KR0148884B1 - 표면실장형 반도체 칩 패키지의 외부리드 교정 장치 - Google Patents

표면실장형 반도체 칩 패키지의 외부리드 교정 장치

Info

Publication number
KR0148884B1
KR0148884B1 KR1019950028813A KR19950028813A KR0148884B1 KR 0148884 B1 KR0148884 B1 KR 0148884B1 KR 1019950028813 A KR1019950028813 A KR 1019950028813A KR 19950028813 A KR19950028813 A KR 19950028813A KR 0148884 B1 KR0148884 B1 KR 0148884B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip package
die
main body
punch die
Prior art date
Application number
KR1019950028813A
Other languages
English (en)
Other versions
KR970018453A (ko
Inventor
박광준
안영수
최상영
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950028813A priority Critical patent/KR0148884B1/ko
Publication of KR970018453A publication Critical patent/KR970018453A/ko
Application granted granted Critical
Publication of KR0148884B1 publication Critical patent/KR0148884B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 칩 패키지의 외부리드가 하부다이의 고정수단의 돌출부에 걸쳐져 지지되고, 반도체 칩 패키지의 본체의 저부가 하부다이의 요홈내에 삽입되어 지지되는 상태에서 그 외부리드들이 교정될 때 반도체 칩 패키지의 본체의 상부면과, 상부다이의 펀치다이의 저부면사이에 공간이 항상 존재하도록 하여 펀치다이의 기계적인 충격에 의한 반도체 칩 패키지와 반도체 칩의 균열의 발생을 방지함은 물론 반도체 칩 패키지의 흔들림에 의한 외부리드들의 교정 불량을 방지할 수 있다. 따라서, 본 발명은 외부리드의 교정공정에서 발생하던, 기계적 충격에 의한 반도체 칩 패키지와 반도체 칩의 균열 발생을 방지할 수 있어 그 교정공정의 신뢰성을 높여주고 반도체 칩 패키지의 불량률을 저하시킴으로써 반도체 칩 패키지의 생산비를 절감할 수 있을 뿐만 아니라, 교정시간을 단축시켜 반도체 칩 패키지의 생산효율을 증가시키는 이점을 갖고 있다.

Description

표면실장형 반도체 칩 패키지의 외부리드 교정 장치
제1(a)도는 종래의 표면실장형 반도체 칩 패키지의 외부리드 교정장치의 구조를 개략적으로 나타낸 정면도.
제1(b)도는 제1(a)도의 외부리드 교정장치의 상부다이의 구조를 나타낸 저면 사시도.
제2(a)도는 본 발명에 의한 표면실장형 반도체 칩 패키지의 외부리드 교정장치의 구조를 개략적으로 나타낸 사시도.
제2(b)도는 제2(a)도의 외부리드 교정장치의 상부다이의 구조를 나타낸 저면 사시도.
제3도는 제2(a)도에 있어서, 표면실장형 반도체 칩 패키지의 외부리드를 교정하는 상태를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 칩 패키지 11 : 외부리드
13 : 본체 21 : 고정수단
23 : 유동수단 31 : 압력수단
33 : 펀치다이(punch die) 35 : 펀치다이 돌출부
41 : 외부리드 43 : 본체
51 : 고정수단 52 : 리드지지용 돌출부
53 : 유동수단 54 : 요홈
55 : 돌출부 61 : 압력수단
63 : 펀치다이 65 : 돌출부
67 : 펀치다이 돌출부
본 발명은 반도체 칩 패키지의 외부리드를 교정하는 장치에 관한 것으로, 더욱 상세하게는 그 외부리드의 교정시 외부리드 교정장치의 기계적 충격에 의한 반도체 칩 패키지 손상을 방지할 수 있는 반도체 칩 패키지의 외부리드 교정 장치에 관한 것이다.
최근 반도체 장치의 고집적화 및 메모리 용량의 증가 등으로 인하여 반도체 장치의 입출력 단자의 수가 증가하게 되고 또한, 반도체 장치와 외부 회로와의 접속을 위한 반도체 장치의 외부리드의 수가 증가하게 되어 외부리드의 미세 피치화 더욱 가속화되고 있다. 이러한 미세 피치화된 외부리드를 갖는 반도체 칩 패키지의 제조공정도 더욱 정밀해지고 있어 반도체 칩 패키지의 제조공정이 진행되는 도중에 외부리드의 미세한 불량으로 인한 반도체 칩 패키지의 불량이 자주 발생하고 있다. 특히, 상기 반도체 칩 패키지의 절단(Trim)공정과 절곡(Forming)공정후의 공정이 진행되는 도중에 외부리드의 휨(Skew), 구부러짐(Bent) 및 들뜸 등과 같은 미세한 외부리드의 불량이 자주 발생하고 있다.
이와 같은 반도체 칩 패키지의 외부리드의 미세한 불량을 교정하는 공정을 반도체 제조공정중에 별도로 두고 있는 것은 일반적으로 생산비 절감과 작업시간의 단축을 할 수 있도록 하기 위함이다.
종래의 표면실장형 반도체 칩 패키지의 외부리드 교정장치는 제1(a)도 및 제1(b)도에 도시된 바와 같이, 하부다이와 상부다이를 갖고 있다.
그 하부다이는 서로 일정한 간격의 공간을 사이에 두고 고정되어 있는 좌,우의 고정수단(21)과, 그 좌,우의 고정수단(21)사이의 공간에서 수직 방향으로 유동하는 유동수단(23)을 갖고 있다.
또한, 그 상부다이는 수직방향으로 유동하는 압력수단(31)과, 그 압력수단(31)의 하부면의 중앙부상에 돌출되어 있는 펀치다이(33)와, 그 펀치다이(33)의 양쪽 긴 변의 가장자리에 각각 하향 돌출되어 있는 펀치다이 돌출부(35)를 갖고 있다.
이와같이 구성되는 종래의 표면실장형 반도체 칩 패키지의 외부리드 교정장치의 작용을 간단히 살펴보면 다음과 같다.
먼저, 하부다이의 좌,우의 고정수단(21)의 상부면상의 정해진 위치에 표면실장형 반도체 칩 패키지(10), 예를 들어 SOP(Small Outline Package)의 좌,우열의 외부리드들(11)이 각각 놓여진다.
이어서, 하부다이의 유동수단(23)이 그 좌,우의 고정수단(21)사이의 공간에서 상승함에 따라 반도체 칩 패키지(10)의 본체(13)의 하부면과 유동수단(23)의 상부면이 접촉하게 된다.
계속하여, 상부다이의 압력수단(31)이 하강하게 됨에따라 압력수단(31)의 저부면의 중앙부에 하향돌출된 펀치다이(33)가 하강하여 반도체 칩 패키지(10)의 본체(13)의 상부면과 펀치다이(33)의 저부면이 접촉하게 되고, 이와 동시에 펀치다이(33)의 펀치다이 돌출부(35)가 외부리드를(11)의 말단부의 상부면과 접촉하여 기계적인 압력을 가하게 됨으로써 외부리드들(11)의 미세한 불량이 교정된다.
즉, 상승하는 유동수단(23)과 하강하는 펀치다이(33)는 반도체 칩 패키지(10)를 흔들리지 않게 고정시키고, 이와 동시에 펀치다이 돌출부(35)가 고정수단(21)의 상부면상에 놓여진 외부리드들(11)을 눌러 외부리드들의 불량, 즉 불량한 평탄성(Coplanarity)과 휨(Skew) 및 구부러짐(Bent)을 교정하게 된다.
한편, 반도체 칩 패키지(10)의 본체(13)의 두께가 최종적으로 하강한 위치에 있는 펀치다이(33)의 저부면과, 최종적으로 상승한 위치에 있는 유동수단(23)의 상부면사이의 간격과 동일하거나 클 경우에는 펀치다이(33)가 본체(13)에 기계적인 압력에 의한 충격을 직접 가하게 되어 본체(13)에 크랙이 발생하게 될 뿐 아니라 본체(13)내의 반도체 칩(도시안됨)에도 크랙이 발생하게 되었다.
그리고, 그 본체(13)의 두께가 최종적으로 하강한 위치에 있는 펀치다이(33)의 저부면과, 최종적으로 상승한 위치에 있는 유동수단(23)의 상부면사이의 간격보다 적을 경우에는 펀치다이(33)가 본체(13)를 고정할 수 없으므로 펀치다이 돌출부(35)가 외부리드들(11)을 교정하는 동안 그 외부리드들(11)이 흔들리게 되어 정확하게 교정되지 않았다.
따라서, 본 발명의 목적은 상부다이의 펀치다이에 의한 기계적인 충격을 방지하여 반도체 칩 패키지의 크랙이 발생하는 것을 방지함과 동시에 표면실장형 반도체 칩 패키지의 외부리드를 정확하게 교정할 수 있는 표면실장형 반도체 칩 패키지의 외부리드 교정장치를 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 반도체 칩 패키지 외부리드의 교정시, 반도체 칩 패키지의 본체의 저부를 하부다이의 유동수단의 요홈내에 삽입하여 고정함과 아울러 그 본체에 가까운 영역의 외부리드들을 하부다이의 지지수단의 돌출부상에 걸치게 하여 고정하고, 그 본체의 상부면과 상부다이의 저부면사이에 공간이 항상 존재하도록 하여 기계적 충격에 의한 반도체 칩 패키지의 균열을 방지하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 의한 표면실장형 반도체 칩 패키지의 외부리드 교정 장치를 첨부 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.
제2(a)도 및 제2(b)를 참조하면, 본 발명의 표면실장형 반도체 칩 패키지의 외부리드 교정 장치는 하부다이와 상부다이를 갖고 있다.
그 하부다이는 서로 일정한 간격의 공간을 사이에 두고 고정되어 있는 좌,우의 고정수단(51)과, 그 좌,우의 고정수단(51)사이의 공간에서 수직 방향으로 유동하는 유동수단(53)를 갖고 있다. 여기서, 그 좌,우의 고정수단(51)사이의 공간에 가까운, 그 좌,우의 고정수단(51)의 상부면상의 영역상의 반도체 칩 패키지의 외부리드들(41)을 지지하기 위한 돌출부(52)가 형성되어 있다. 그 유동수단(53)의 상부면의 중앙부상에 반도체 칩 패키지의 본체(43)의 저부면이 안착될 요홈(54)이 형성되어 있고, 좌,우의 고정수단(51)과 접하지 않는, 상부면의 가장자리상에 돌출부(57)가 각각 형성되어 있다.
또한, 그 상부다이는 수직방향으로 유동하는 압력수단(61)과, 그 압력수단(61)의 하부면의 중앙부상에 돌출되어 있는 펀치다이(63)와, 그 펀치다이(63)의 양쪽 긴 변의 가장자리에 해당하는 압력수단(61)의 저부면상에 돌출되어 있는 외부리드 교정용 펀치다이 돌출부(67)를 갖고 있다. 여기서, 하부다이의 돌출부(57)의 위치상에 대응하도록 돌출부(65)가 펀치다이(63)의 저부면상에 형성되어 있다.
이와 같이 구성되는 표면실장형 반도체 칩 패키지의 외부리드 교정 장치의 작용을 살펴보면 다음과 같다.
먼저, 표면실장형 반도체 칩 패키지, 예를 들어 SOP(Small Outline Package)의 본체(43)로부터 돌출되어 있는 좌,우열의 외부리드들(41)이 하부다이의 좌,우의 고정수단(51)의 상부면상에 각각 놓여진다.
이를 좀 더 상세히 언급하면, 그 본체(43)에서 1차 절곡되기 시작하는 영역까지의 외부리드들(41)은 리드 지지용 돌출부(52)의 상부면상에 접하게 되고, 1차 절곡되기 시작하는 영역에서 2차 절곡되기 시작하는 영역까지의 외부리드들(41)은 돌출부(52)의 측면부상에 접하게 되며, 2차 절곡되기 시작하는 영역에서 말단부까지의 외부리드들(41)은 고정수단(51)의 상부면상에 접하게 된다. 따라서, 외부리드들(41)이 돌출부(52)에 의해 고정되도록 지지된다.
이어서 하부다이의 유동수단(53)이 그 좌,우의 고정수단(51)사이의 공간에서 상승함에 따라 반도체 칩 패키지의 본체(43)의 저부면이 유동수단(53)의 상부면에 형성된 요홈(54)내에 삽입되어 고정된다.
계속하여, 상부다이의 압력수단(61)이 하강하게 됨에따라 압력수단(61)의 저부면의 중앙부에 하향돌출된 펀치다이(63)가 하강하여 반도체 칩 패키지의 본체(43)의 상부면과 펀치다이(63)의 저부면사이에 공간이 유지됨과 동시에 펀치다이(63)의 펀치다이 돌출부(67)가 외부리드들(41)의 말단부의 상부면과 접촉하여 기계적인 압력을 가하게 됨으로써 외부리드들(41)의 미세한 불량이 교정된다.
즉, 유동수단(53)의 요홈(54)는 반도체 칩 패키지의 본체(43)를 흔들리지 않게 고정시키고, 또한 고정수단(51)의 돌출부(52)가 반도체 칩 패키지의 외부리드들(41)을 흔들리지 않게 고정시킨다. 이와 동시에 펀치다이 돌출부(67)가 고정수단(51)의 상부면상에 놓여진 외부리드들(41)의 말단부를 눌러 외부리드들의 불량, 즉 불량한 평탄성(Coplanarity)과 휨(Skew) 및 구부러짐(Bent)을 교정하게 된다.
이때, 제3도에 도시된 바와 같이, 펀치다이(61)의 돌출부(65)와, 유동수단(53)의 리드지지용 돌출부(55)가 서로 접촉하게 되면, 반도체 칩 패키지의 본체(43)의 상부면과, 펀치다이(63)의 저부면사이에 공간(69)이 존재하게 되어 반도체 칩 패키지의 본체(43)의 상부면과, 펀치다이(63)의 저부면이 직접 접하지 않게 된다.
따라서, 반도체 칩 패키지의 본체(43)가 펀치다이에 의한 기계적 충격으로부터 방지되어 그 본체(43)의 손상이 방지된다.
한편, 본체(43)의 높이가 다른 반도체 칩 패키지들의 외부리드들을 교정하는 경우, 반도체 칩 패키지의 본체(43)의 상부면과, 펀치다이(63)의 저부면사이에 공간(69)이 언제나 존재할 수 있도록 펀치다이(63)가 교체되어야 함은 당연한 것이다. 또한, 상기 표면실장형 반도체 칩 패키지는 SOP에 한정되지 않고, TSOP(thin small outline package), SSOP(shrink small outline package), SSOPH(SSOP with Heat sink) 등에도 적용됨은 당연한 것이다.
이상에서 살펴본 바와 같이, 본 발명에 의한 표면실장형 반도체 칩 패키지의 외부리드 교정장치는 반도체 칩 패키지의 외부리드가 하부다이의 고정수단의 돌출부에 걸쳐져 지지되고, 반도체 칩 패키지의 본체의 저부가 하부다이의 요홈내에 삽입되어 지지되는 상태에서 그 외부리드들이 교정될 때 반도체 칩 패키지의 본체의 상부면과, 상부다이의 펀치다이의 저부면사이에 공간이 항상 존재하도록 하여 펀치다이의 기계적인 충격에 의한 반도체 칩 패키지와 반도체 칩의 균열의 발생을 방지함은 물론 반도체 칩 패키지의 흔들림에 의한 외부리드들의 교정 불량을 방지할 수 있다.
따라서, 본 발명은 외부리드의 교정공정에서 발생하던, 기계적 충격에 의한 반도체 칩 패키지와 반도체 칩의 균열 발생을 방지할 수 있어 그 교정공정의 신뢰성을 높여주고 반도체 칩 패키지의 불량률을 저하시킴으로써 반도체 칩 패키지의 생산비를 절감할 수 있을 뿐만 아니라, 교정시간을 단축시켜 반도체 칩 패키지의 생산효율을 증가시키는 이점을 갖고 있다.

Claims (4)

  1. 표면 실장형 반도체 칩 패키지의 본체로부터 돌출된 외부리드들을 지지하는 고정수단들과, 그 고정수단들 사이의 공간에서 유동하여, 그 반도체 칩 패키지의 본체의 저부면을 지지하는 유동수단을 갖는 하부다이와 ; 그 반도체 칩 패키지의 외부리드들을 교정할 때 그 상부다이의 기계적 충격에 의한 그 반도체 칩 패키지의 본체의 균열을 방지하기 위한 공간이 그 반도체 칩 패키지의 상부면과 그 펀치다이의 저부면사이에 존재하도록 형성된 펀치다이와, 그 반도체 칩 패키지의 외부리드들을 교정하기 위한 돌출부가 저부면에 형성된 상부다이를 포함하는 표면실장형 반도체 칩 패키지의 외부리드 교정 장치.
  2. 제1항에 있어서, 상기 펀치다이가 상가 반도체 칩 패키지의 본체의 높이에 따라 교체될 수 있도록 상기 상부다이에 설치되는 것을 특징으로 하는 표면실장형 반도체 칩 패키지의 외부리드 교정 장치.
  3. 제1항에 있어서, 상기 유동수단의 상부면상에 상기 반도체 칩 패키지의 본체의 저부를 삽입하여 고정할 수 있는 요홈이 형성되는 있는 것을 특징으로 하는 표면실장형 반도체 칩 패키지의 외부리드 교정 장치.
  4. 제1항에 있어서, 상기 반도체 칩 패키지의 본체에 가까운 영역의 외부리드들을 지지하기 위한 돌출부가 상기 고정수단의 상부면상에 형성되어 있는 것을 특징으로 하는 표면실장형 반도체 칩 패키지의 외부리드 교정 장치.
KR1019950028813A 1995-09-04 1995-09-04 표면실장형 반도체 칩 패키지의 외부리드 교정 장치 KR0148884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950028813A KR0148884B1 (ko) 1995-09-04 1995-09-04 표면실장형 반도체 칩 패키지의 외부리드 교정 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950028813A KR0148884B1 (ko) 1995-09-04 1995-09-04 표면실장형 반도체 칩 패키지의 외부리드 교정 장치

Publications (2)

Publication Number Publication Date
KR970018453A KR970018453A (ko) 1997-04-30
KR0148884B1 true KR0148884B1 (ko) 1998-10-01

Family

ID=19425994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950028813A KR0148884B1 (ko) 1995-09-04 1995-09-04 표면실장형 반도체 칩 패키지의 외부리드 교정 장치

Country Status (1)

Country Link
KR (1) KR0148884B1 (ko)

Also Published As

Publication number Publication date
KR970018453A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US8941228B2 (en) Semiconductor module and manufacturing method thereof
KR19980070509A (ko) 반도체 장치 및 그 제조방법
KR930004257B1 (ko) 전자부품의 외부리이드의 절곡 성형방법 및 성형장치
KR0148884B1 (ko) 표면실장형 반도체 칩 패키지의 외부리드 교정 장치
CN210866147U (zh) 一种加热块单元及加热装置
JP3061715B2 (ja) 樹脂封止型半導体装置
JP2898694B2 (ja) 半導体装置の製造方法
JP2788780B2 (ja) 外部リードの形状修正方法
JPH04749A (ja) フラットパッケージicの構造とその搭載方法
JP2536411B2 (ja) リ―ド整形方法及びリ―ド整形装置
KR0137924Y1 (ko) 반도체 패키지용 리드 프레임
JP2823328B2 (ja) 樹脂封止半導体装置の外部リード成形方法および外部リード成形装置
KR100219292B1 (ko) 버어를 제거하기 위한 리포밍 장치
KR100196993B1 (ko) 댐바 절단 장치
EP0786807B1 (en) Plastic body surface-mounting semiconductor power device having dimensional characteristics optimized for use of standard shipping and testing modes
KR920004761Y1 (ko) 반도체칩 성형기의 팩키지(package)지지구
KR100250143B1 (ko) 코이닝 펀치
KR100203929B1 (ko) 돌출형 리드 컷팅 날을 갖는 리드 성형 장치
JP2565115B2 (ja) 集積回路パッケージ
CN110931420A (zh) 一种加热块单元及加热装置
JP2536435B2 (ja) 半導体パッケ―ジのリ―ド成形方法及び装置
JPS63234551A (ja) 半導体装置の製造方法
JPS6366956A (ja) 半導体装置
JPH05259357A (ja) フラットパッケージ半導体装置用リードフレーム
KR0123314Y1 (ko) 반도체 제조장비에 있어서의 더블 포밍장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee