JPH04749A - フラットパッケージｉｃの構造とその搭載方法 - Google Patents
フラットパッケージｉｃの構造とその搭載方法Info
- Publication number
- JPH04749A JPH04749A JP2100199A JP10019990A JPH04749A JP H04749 A JPH04749 A JP H04749A JP 2100199 A JP2100199 A JP 2100199A JP 10019990 A JP10019990 A JP 10019990A JP H04749 A JPH04749 A JP H04749A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- flat package
- conductor pattern
- mounting
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005452 bending Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000465 moulding Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 abstract description 13
- 238000005476 soldering Methods 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 4
- 238000004080 punching Methods 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000003245 working effect Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 2
- 238000010137 moulding (plastic) Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はリードがパッケージ本体から横方向に突出させ
て設けた構造のフラットパッケージＩＣの構造と、この
フラットパッケージＩＣの基板への搭載方法に関するも
のである。
て設けた構造のフラットパッケージＩＣの構造と、この
フラットパッケージＩＣの基板への搭載方法に関するも
のである。
〔従来の技術］
第５図は従来の構造を示すフラットパッケージＩＣの斜
視図であり、図において１はパッケージ本体で、半導体
素子を中心に支持して包括するようにプラスチックモー
ルド等によりほぼ矩形の箱形に成形したものである。
視図であり、図において１はパッケージ本体で、半導体
素子を中心に支持して包括するようにプラスチックモー
ルド等によりほぼ矩形の箱形に成形したものである。
２はこのパンケージ本体１の両側面から突出して設けら
れている薄板状の複数本のリードであり、このリード２
は前記半導体素子と電気的接続が成されており、これら
の各リード２を図示しない基板に形成されている導体パ
ターン上に載置して、半田付け等により取りつけるよう
になっている。
れている薄板状の複数本のリードであり、このリード２
は前記半導体素子と電気的接続が成されており、これら
の各リード２を図示しない基板に形成されている導体パ
ターン上に載置して、半田付け等により取りつけるよう
になっている。
そしてこのリード２は図に示すように、はぼ−定の幅で
形成され、パッケージ本体１の両側面から斜め下方に広
がるように突出形成されており、端部から所定の長さの
位置で折曲し、この折曲した折曲部２ａから自由端側を
水平部２ｂとしている。
形成され、パッケージ本体１の両側面から斜め下方に広
がるように突出形成されており、端部から所定の長さの
位置で折曲し、この折曲した折曲部２ａから自由端側を
水平部２ｂとしている。
上述した構造のフラットパッケージＩＣを基板に搭載す
る場合は、フラットパンケージＩＣの各リード２の水平
部２ｂを、図示せぬ基板面に形成された対応する導体パ
ターン上に載置する。
る場合は、フラットパンケージＩＣの各リード２の水平
部２ｂを、図示せぬ基板面に形成された対応する導体パ
ターン上に載置する。
そして、この各リード２と導体パターンとを半田付けあ
るいは溶接等により固定することで、基板との電気的接
続が得られ、これにより基板に搭載される。
るいは溶接等により固定することで、基板との電気的接
続が得られ、これにより基板に搭載される。
しかしながら上述した従来の構造におけるフラットパッ
ケージＩＣは、輸送時や搭載作業における取扱時におい
て何らかの衝撃が加わると、第６図の従来の問題点を示
すフラットパッケージＩＣの斜視図に示すように、リー
ド２が上下方向に変形する場合がある。
ケージＩＣは、輸送時や搭載作業における取扱時におい
て何らかの衝撃が加わると、第６図の従来の問題点を示
すフラットパッケージＩＣの斜視図に示すように、リー
ド２が上下方向に変形する場合がある。
このように、−旦リード２に変形が生じると、このフラ
ットパッケージＩＣはその受は入れ時において、不良部
品として除去されたり、また、もしその変形に気付かず
に、基板に搭載すると、リード２が上方に変形していた
場合は、変形したり−ド２と導体パターンとの間に、ま
た、下方に変形していた場合は他のり一ド２と導体パタ
ーンとの間に隙間が生じて、いわゆる浮きを発生させて
しまうことになる。
ットパッケージＩＣはその受は入れ時において、不良部
品として除去されたり、また、もしその変形に気付かず
に、基板に搭載すると、リード２が上方に変形していた
場合は、変形したり−ド２と導体パターンとの間に、ま
た、下方に変形していた場合は他のり一ド２と導体パタ
ーンとの間に隙間が生じて、いわゆる浮きを発生させて
しまうことになる。
リード２と導体パターン間に浮きが発生すると、半田付
け不良による両者間の電気的接続が損なわれることとな
り、信顛性ある搭載が実行されなくなるという問題があ
った。
け不良による両者間の電気的接続が損なわれることとな
り、信顛性ある搭載が実行されなくなるという問題があ
った。
そこで、本発明は前記問題点を解決するためになされた
ものであり、リードの上下方向への変形による部品の不
良や、実装時における半田付け不良を発生させることな
く、信軽性ある搭載を実現できるようにすることを目的
とするものである。
ものであり、リードの上下方向への変形による部品の不
良や、実装時における半田付け不良を発生させることな
く、信軽性ある搭載を実現できるようにすることを目的
とするものである。
上述した目的を達成するため本発明は、半導体素子を内
包して略矩形の箱形にモールド加工して成るパッケージ
本体の側面から、複数本のリードを横方向に突出させた
フラットパンケージＩＣの構造において、前記リードの
端部から所定の位置に、他の部分より細くした括れ部を
設け、かつこの括れ部を折曲してこの括れ部から自由端
までの取り付け部を導体パターンに対して１５°〜３０
゜に傾斜させた構造としたものである。
包して略矩形の箱形にモールド加工して成るパッケージ
本体の側面から、複数本のリードを横方向に突出させた
フラットパンケージＩＣの構造において、前記リードの
端部から所定の位置に、他の部分より細くした括れ部を
設け、かつこの括れ部を折曲してこの括れ部から自由端
までの取り付け部を導体パターンに対して１５°〜３０
゜に傾斜させた構造としたものである。
そして、上述したこのフラットパッケージＩＣを基板上
に搭載するフラットパッケージＩＣの搭載方法において
、支持手段によりフラットパッケージＩＣを水平に支持
した状態で基板の搭載すべき導体パターン上に載置した
後、リードの括れ部から自由端までの取り付け部がプリ
ント基板と平行となり導体パターンと面接触するまで押
圧手段によりパッケージ本体を下方に押圧して、リード
曲げ加工を載置と同時に行うようにした。
に搭載するフラットパッケージＩＣの搭載方法において
、支持手段によりフラットパッケージＩＣを水平に支持
した状態で基板の搭載すべき導体パターン上に載置した
後、リードの括れ部から自由端までの取り付け部がプリ
ント基板と平行となり導体パターンと面接触するまで押
圧手段によりパッケージ本体を下方に押圧して、リード
曲げ加工を載置と同時に行うようにした。
〔作 用］
上述した構成によれば、まず搭載しようとするフラット
パッケージＩＣを、基板上の搭載すべき導体パターンに
対応させて載置する。
パッケージＩＣを、基板上の搭載すべき導体パターンに
対応させて載置する。
この後、押圧手段によりフラットパッケージＩＣのパッ
ケージ本体を上方から下方に向けて押圧する。これによ
りパッケージ本体の側面から突出形成されている複数本
のリードが、その所定の位置の括れ部にて折れ曲がり、
導体パターンに対して１５°〜３０°に傾斜している取
り付け部の傾斜が徐々に浅くなり、やがて基板と平行と
なって導体パターン面と面接触状態となる。
ケージ本体を上方から下方に向けて押圧する。これによ
りパッケージ本体の側面から突出形成されている複数本
のリードが、その所定の位置の括れ部にて折れ曲がり、
導体パターンに対して１５°〜３０°に傾斜している取
り付け部の傾斜が徐々に浅くなり、やがて基板と平行と
なって導体パターン面と面接触状態となる。
このため、輸送時や取扱時にてＯ〜４５°の範囲で上下
方向に変形したリードも、この押圧動作により折曲され
るので、他の変形していないリードと同様に折曲される
。
方向に変形したリードも、この押圧動作により折曲され
るので、他の変形していないリードと同様に折曲される
。
こうして取り付け部が導体パターンと面接触状態となっ
たところで押圧手段の押圧力を解除する。
たところで押圧手段の押圧力を解除する。
これによりフラットパッケージＩＣの各リードの取り付
け部は基板と平行で、かつ導体パターンと面接触状態で
載置されるので、リードの変形による浮きは解消されて
信較性ある搭載が実現されることになる。
け部は基板と平行で、かつ導体パターンと面接触状態で
載置されるので、リードの変形による浮きは解消されて
信較性ある搭載が実現されることになる。
以下本発明の一実施例を図面を用いて説明する。
第１図は本発明の一実施例を示すフラットパッケージＩ
Ｃの斜視図、第２図は第１図に示すフラットパッケージ
ＩＣの搭載方法を示す側面図である。
Ｃの斜視図、第２図は第１図に示すフラットパッケージ
ＩＣの搭載方法を示す側面図である。
まず、第１図によりその構造を説明すると、１はパッケ
ージ本体であり、従来と同様に半導体素子を中央に支持
して内包するようにプラスチックモールド等によりほぼ
矩形の箱形に成形されている。
ージ本体であり、従来と同様に半導体素子を中央に支持
して内包するようにプラスチックモールド等によりほぼ
矩形の箱形に成形されている。
３はこのパッケージ本体１の両側面から斜め下方に広が
るように突出して設けられている細長い板状の複数本の
リードであり、前記パッケージ本体１内の半導体素子と
電気的接続が成されており、これら各リード３を図示し
ない基板面に形成されている導体パターン上に載置し、
半田付け等により取りつけることで基板との電気的接続
を行うようになっている。
るように突出して設けられている細長い板状の複数本の
リードであり、前記パッケージ本体１内の半導体素子と
電気的接続が成されており、これら各リード３を図示し
ない基板面に形成されている導体パターン上に載置し、
半田付け等により取りつけることで基板との電気的接続
を行うようになっている。
そしてこれらの各リード３には、図に示すようにその端
部から所定の長さの位置に、それぞれ打ち抜き加工等に
より■字形の切り込み３ａが相対向するように形成され
ていると共に、この切り込み３ａにより細く括れた括れ
部３ｂで折曲して、その折曲した括れ部３ｂから自由端
側までを、図示せぬ基板の導体パターンと接触して半田
付け等により取りつけるための取り付け部３Ｃとしてい
る。なお、この時の取り付け部３Ｃの角度は、搭載する
基板面に対して約１５〜３０°の角度で、リード３の下
端が外側に広がるように斜め下方に傾斜した構造となっ
ており、これにより本実施例のフラットパッケージＩＣ
４が構成されている。
部から所定の長さの位置に、それぞれ打ち抜き加工等に
より■字形の切り込み３ａが相対向するように形成され
ていると共に、この切り込み３ａにより細く括れた括れ
部３ｂで折曲して、その折曲した括れ部３ｂから自由端
側までを、図示せぬ基板の導体パターンと接触して半田
付け等により取りつけるための取り付け部３Ｃとしてい
る。なお、この時の取り付け部３Ｃの角度は、搭載する
基板面に対して約１５〜３０°の角度で、リード３の下
端が外側に広がるように斜め下方に傾斜した構造となっ
ており、これにより本実施例のフラットパッケージＩＣ
４が構成されている。
次に、上述した構造によるフラットパッケージｒＣ４の
基板への搭載方法を、第２図を用いて説明する。
基板への搭載方法を、第２図を用いて説明する。
図において、５は前記フラットパッケージＩＣ４等の多
数の電子部品を実装するための基板であり、その表面に
搭載しようとするフラットパッケージＩＣ４のリード３
に対応した導体パターン６が、所定の個所に形成されて
いる。
数の電子部品を実装するための基板であり、その表面に
搭載しようとするフラットパッケージＩＣ４のリード３
に対応した導体パターン６が、所定の個所に形成されて
いる。
これにより搭載しようとするフラットパッケージＴＣ４
を、図示せぬ支持手段によりパッケージ本体１が水平と
なるように支持しく図中（ａ）に示す状態）、基板５上
の、該フラットパッケージＩＣ４に対応する導体パター
ン６上に載置する。
を、図示せぬ支持手段によりパッケージ本体１が水平と
なるように支持しく図中（ａ）に示す状態）、基板５上
の、該フラットパッケージＩＣ４に対応する導体パター
ン６上に載置する。
載置されたフラットパッケージＩＣ４は同図（ｂ）に示
すように、パッケージ本体１の両側面から下方に突出し
ている複数本の各リード３の下端のみが、導体パターン
６上に接触した状態となる。
すように、パッケージ本体１の両側面から下方に突出し
ている複数本の各リード３の下端のみが、導体パターン
６上に接触した状態となる。
この状態で、図示せぬ押圧手段によりフラットパンケー
ジＩＣ４のパッケージ本体１部分を上方から下方へと押
圧する。
ジＩＣ４のパッケージ本体１部分を上方から下方へと押
圧する。
これにより、フラットパッケージＩＣ４の各リード３は
、切り込み３ａにより括れかつ折曲している括れ部３ｂ
が応力を受けてさらに折曲し、基板５に対して１５°〜
３０°に傾斜していた取り付け部３Ｃが、同図（Ｃ）に
示すように徐々に浅くなって行く。
、切り込み３ａにより括れかつ折曲している括れ部３ｂ
が応力を受けてさらに折曲し、基板５に対して１５°〜
３０°に傾斜していた取り付け部３Ｃが、同図（Ｃ）に
示すように徐々に浅くなって行く。
そして、この各取り付け部３Ｃが同図（ｄ）に示すよう
に、基板５と平行となり導体パターン６と面接触となっ
たところで、押下を停止する。
に、基板５と平行となり導体パターン６と面接触となっ
たところで、押下を停止する。
こうして、フラットパッケージＩＣ４の各り一ド３がそ
れぞれ対応する導体パターン６上に面接触状態で搭載さ
れたら、押圧手段による押圧を解除し、このリード３の
取り付け部３Ｃと導体パターン６とを半田付けする。こ
れにより、フラットパッケージＩＣ４は基板５に固定さ
れて実装される。
れぞれ対応する導体パターン６上に面接触状態で搭載さ
れたら、押圧手段による押圧を解除し、このリード３の
取り付け部３Ｃと導体パターン６とを半田付けする。こ
れにより、フラットパッケージＩＣ４は基板５に固定さ
れて実装される。
このため、輸送時や取り扱い時等において何らかの衝撃
を受けて、第３図に示すようにリードが０６〜４５６の
間で上下方向に変形してしまったような場合は、第４図
に示すようにその搭載は変形していないリードと同様に
対応することができる。
を受けて、第３図に示すようにリードが０６〜４５６の
間で上下方向に変形してしまったような場合は、第４図
に示すようにその搭載は変形していないリードと同様に
対応することができる。
第３図はリードが変形したフラットパッケージＩＣの斜
視図、第４図はこのリードが変形しているフラットパッ
ケージＩＣの搭載時の作用を示した側面図である。これ
らの図に見られるように、複数本のり一ド３のうちのい
くつかが変形しているフラットパッケージＩＣを、その
ままの状態で基板５上に載置するき、リード３の変形に
より第４図（ｂ）に示すように曲がって載置されること
になる。しかし、図示せぬ押圧手段により、パッケージ
本体１が下方に押圧されることで、同図（Ｃ）に示すよ
うに他の変形していない正常なり一ド３と同様、導体パ
ターン６と接触している下端とパッケージ本体１との間
に位置する括れ部３ｂの応力が弱いために、この括れ部
３ｂが折曲していき、導体パターン６に対する取り付け
部３ｃの角度が徐々に浅くなっていく。そして、同図（
ｄ）に示すように導体パターン６と面接触状態となる。
視図、第４図はこのリードが変形しているフラットパッ
ケージＩＣの搭載時の作用を示した側面図である。これ
らの図に見られるように、複数本のり一ド３のうちのい
くつかが変形しているフラットパッケージＩＣを、その
ままの状態で基板５上に載置するき、リード３の変形に
より第４図（ｂ）に示すように曲がって載置されること
になる。しかし、図示せぬ押圧手段により、パッケージ
本体１が下方に押圧されることで、同図（Ｃ）に示すよ
うに他の変形していない正常なり一ド３と同様、導体パ
ターン６と接触している下端とパッケージ本体１との間
に位置する括れ部３ｂの応力が弱いために、この括れ部
３ｂが折曲していき、導体パターン６に対する取り付け
部３ｃの角度が徐々に浅くなっていく。そして、同図（
ｄ）に示すように導体パターン６と面接触状態となる。
このように、導体パターン６上にフラットパ。
ケージＩＣ４の取り付け部３ｃを対応させて載置すると
同時にリード３の曲げ加工を行う搭載方法としたため、
各リード３は、導体パターン６上に載置された時点でそ
の取り付け角度が上下方向に０〜４５°の間の変形であ
れば、通常のり−ド３と何ら変わりなく取り付けること
ができることになる。
同時にリード３の曲げ加工を行う搭載方法としたため、
各リード３は、導体パターン６上に載置された時点でそ
の取り付け角度が上下方向に０〜４５°の間の変形であ
れば、通常のり−ド３と何ら変わりなく取り付けること
ができることになる。
こうして、フラットパッケージＩＣ４の各リード３がそ
れぞれ対応する導体パターン６上に面接触状態で搭載さ
れたら、押圧手段による押圧を解除し、このリード３の
取り付け部３ｃと導体パターン６とを半田付けして基板
５に実装する。
れぞれ対応する導体パターン６上に面接触状態で搭載さ
れたら、押圧手段による押圧を解除し、このリード３の
取り付け部３ｃと導体パターン６とを半田付けして基板
５に実装する。
なお、上述した実施例においては、フラットパッケージ
ＩＣ４はパッケージ本体１の二方向、つまり平行な両側
面にリード３が形成されたものとして説明したが、熱論
これに限るものではなく、４方向金側面にそれぞれリー
ドを有するフラットパッ’ｙ−ジｌｃにも適用可能なこ
とは言うまでもない。
ＩＣ４はパッケージ本体１の二方向、つまり平行な両側
面にリード３が形成されたものとして説明したが、熱論
これに限るものではなく、４方向金側面にそれぞれリー
ドを有するフラットパッ’ｙ−ジｌｃにも適用可能なこ
とは言うまでもない。
以上説明したように本発明によれば、半導体素子を内包
して略矩形の箱形にモールド加工して成るパッケージ本
体の側面から、複数本のリードを横方向に突出させたフ
ラットパッケージＩＣの構造において、前記リードの端
部から所定の位置に、他の部分より細くした括れ部を設
け、かつこの括れ部を折曲してこの括れ部から自由端ま
での取り付け部を導体パターンに対して１５°〜３０°
に傾斜させた構造とした。
して略矩形の箱形にモールド加工して成るパッケージ本
体の側面から、複数本のリードを横方向に突出させたフ
ラットパッケージＩＣの構造において、前記リードの端
部から所定の位置に、他の部分より細くした括れ部を設
け、かつこの括れ部を折曲してこの括れ部から自由端ま
での取り付け部を導体パターンに対して１５°〜３０°
に傾斜させた構造とした。
そして、上述したこのフラットパンケージＩＣを基板上
に搭載するフラットパッケージＩＣの搭載方法において
、支持手段によりフラットパッケージＩＣを水平に支持
した状態で基板の搭載すべき導体パターン上に載置した
後、リードの括れ部から自由端までの取り付け部が基板
と平行となり導体パターンと面接触するまで押圧手段に
よりパッケージ本体を下方に押圧して、リード曲げ加工
を載置と同時に行うようにしたので、輸送時や取り扱い
時において何らかの衝撃を受けてリードが変形しても搭
載時におけるリード曲げ加工を行うために、正常に搭載
することができる。
に搭載するフラットパッケージＩＣの搭載方法において
、支持手段によりフラットパッケージＩＣを水平に支持
した状態で基板の搭載すべき導体パターン上に載置した
後、リードの括れ部から自由端までの取り付け部が基板
と平行となり導体パターンと面接触するまで押圧手段に
よりパッケージ本体を下方に押圧して、リード曲げ加工
を載置と同時に行うようにしたので、輸送時や取り扱い
時において何らかの衝撃を受けてリードが変形しても搭
載時におけるリード曲げ加工を行うために、正常に搭載
することができる。
したがって上記角度の範囲内における変形では、不良部
品として除去されることはない。
品として除去されることはない。
そして、たとえリードが変形したフラットパッケージＩ
Ｃであっても、搭載時に加圧することでリードの曲げ加
工をしながら搭載する方法により、変形がＯ〜４５°以
内であれば、搭載時における曲げ加工により充分に対応
することができ、変形分は曲げ加工時に吸収されて補正
される。その結果、導体パターンとの間の浮きも防止さ
れ、半田付け不良を生じることもなく、確実な電気的接
続が得られ、信軌性あるフラットパッケージＩＣの搭載
方法が得られる。
Ｃであっても、搭載時に加圧することでリードの曲げ加
工をしながら搭載する方法により、変形がＯ〜４５°以
内であれば、搭載時における曲げ加工により充分に対応
することができ、変形分は曲げ加工時に吸収されて補正
される。その結果、導体パターンとの間の浮きも防止さ
れ、半田付け不良を生じることもなく、確実な電気的接
続が得られ、信軌性あるフラットパッケージＩＣの搭載
方法が得られる。
第１図は本発明の一実施例を示すフラットパッケージＩ
Ｃの斜視図、第２図は第１図に示すフラットパッケージ
ＩＣの搭載方法を示す側面図、第３図はリードが変形し
たフラットパッケージＩＣの斜視図、第４図はリードが
変形したフラットバッケージＩＣの搭載時の作用を示す
側面図、第５図は従来の構造を示すフラットパッケージ
ＩＣの斜視図、第６図の従来の問題点を示すフラットパ
ッケージＩＣの斜視図である。 ■・・・パッケージ本体 ａ・・・切り込み Ｃ・・・取り付け部 ・・・フラットパッケージ ・・・基板 ■ ３・・・リード ３ｂ・・・括れ部 ６・・・導体パターン 特許出願人 沖電気工業株式会社 代 理 人 弁理士 金倉喬二 （ａ） （ｂ） （Ｃ） （ｄ）５ 塔戴方法玄示す側面図 難 ２ ｌ （ａ） ｊ−所要形して０３埼合ａ渭用乞示す側面図睡 ４ 国
Ｃの斜視図、第２図は第１図に示すフラットパッケージ
ＩＣの搭載方法を示す側面図、第３図はリードが変形し
たフラットパッケージＩＣの斜視図、第４図はリードが
変形したフラットバッケージＩＣの搭載時の作用を示す
側面図、第５図は従来の構造を示すフラットパッケージ
ＩＣの斜視図、第６図の従来の問題点を示すフラットパ
ッケージＩＣの斜視図である。 ■・・・パッケージ本体 ａ・・・切り込み Ｃ・・・取り付け部 ・・・フラットパッケージ ・・・基板 ■ ３・・・リード ３ｂ・・・括れ部 ６・・・導体パターン 特許出願人 沖電気工業株式会社 代 理 人 弁理士 金倉喬二 （ａ） （ｂ） （Ｃ） （ｄ）５ 塔戴方法玄示す側面図 難 ２ ｌ （ａ） ｊ−所要形して０３埼合ａ渭用乞示す側面図睡 ４ 国
Claims (1)
- 【特許請求の範囲】 １、半導体素子を内包して略矩形の箱形にモールド加工
して成るパッケージ本体の側面から、複数本のリードを
横方向に突出させたフラットパッケージＩＣの構造にお
いて、 前記リードの端部から所定の位置に、他の部分より細く
した括れ部を設け、かつこの括れ部を折曲してこの括れ
部から自由端までの取り付け部を導体パターンに対して
１５°〜３０°に傾斜させたことを特徴とするフラット
パッケージＩＣの構造。 ２、半導体素子を内包して略矩形の箱形にモールド加工
したパッケージ本体の側面から、複数本のリードを横方
向に突出させて成るフラットパッケージＩＣを、支持手
段によりパッケージ本体が水平となるように支持し、前
記複数本のリードを基板上に形成された導体パターン上
に対応するように載置して搭載するフラットパッケージ
ＩＣの搭載方法において、 前記支持手段によりフラットパッケージＩＣを水平部に
支持した状態で基板の搭載すべき導体パターン上に載置
した後、リードの括れ部から自由端までの取り付け部が
基板と平行となり導体パターンと面接触するまで押圧手
段によりパッケージ本体を下方に押圧して、リード曲げ
加工を載置と同時に行うようにしたことを特徴とするフ
ラットパッケージＩＣの搭載方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100199A JPH04749A (ja) | 1990-04-18 | 1990-04-18 | フラットパッケージｉｃの構造とその搭載方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100199A JPH04749A (ja) | 1990-04-18 | 1990-04-18 | フラットパッケージｉｃの構造とその搭載方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04749A true JPH04749A (ja) | 1992-01-06 |
Family
ID=14267633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100199A Pending JPH04749A (ja) | 1990-04-18 | 1990-04-18 | フラットパッケージｉｃの構造とその搭載方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04749A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444389A (ja) * | 1990-06-12 | 1992-02-14 | Hitachi Chem Co Ltd | パッケージ型ｉｃの接続方法 |
| JPH06315768A (ja) * | 1993-05-11 | 1994-11-15 | Kawasaki Heavy Ind Ltd | 自動二輪車用フレームの製造方法と製造装置 |
| JPH09331011A (ja) * | 1996-06-11 | 1997-12-22 | Nec Corp | 半導体装置 |
| US5885054A (en) * | 1996-01-31 | 1999-03-23 | Komatsu Electronics Metals Co. Ltd. | Carrying device for semiconductor wafers |
| US6408504B2 (en) | 2000-05-30 | 2002-06-25 | Honda Giken Kogyo Kabushiki Kaisha | Process and apparatus for assembling vehicle body frame for motorcycle |
| JP2010171060A (ja) * | 2009-01-20 | 2010-08-05 | Fuji Electric Fa Components & Systems Co Ltd | 樹脂封止形デバイスのリードフレーム |
-
1990
- 1990-04-18 JP JP2100199A patent/JPH04749A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444389A (ja) * | 1990-06-12 | 1992-02-14 | Hitachi Chem Co Ltd | パッケージ型ｉｃの接続方法 |
| JPH06315768A (ja) * | 1993-05-11 | 1994-11-15 | Kawasaki Heavy Ind Ltd | 自動二輪車用フレームの製造方法と製造装置 |
| US5885054A (en) * | 1996-01-31 | 1999-03-23 | Komatsu Electronics Metals Co. Ltd. | Carrying device for semiconductor wafers |
| JPH09331011A (ja) * | 1996-06-11 | 1997-12-22 | Nec Corp | 半導体装置 |
| US6408504B2 (en) | 2000-05-30 | 2002-06-25 | Honda Giken Kogyo Kabushiki Kaisha | Process and apparatus for assembling vehicle body frame for motorcycle |
| JP2010171060A (ja) * | 2009-01-20 | 2010-08-05 | Fuji Electric Fa Components & Systems Co Ltd | 樹脂封止形デバイスのリードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0426349B1 (en) | Low height chip carrier socket | |
| US5250759A (en) | Surface mount component pads | |
| JPH06302347A (ja) | Ｉｃソケット及びそのコンタクト | |
| JPH04749A (ja) | フラットパッケージｉｃの構造とその搭載方法 | |
| KR100407751B1 (ko) | 반도체장치 | |
| JPH10313089A (ja) | 電子部品およびその実装構造 | |
| JPH03203300A (ja) | 集積回路をベースに装着する装置 | |
| JPS62118555A (ja) | 集積回路パツケ−ジ | |
| US6016852A (en) | Leaded grid array IC package having coplanar bent leads for surface mount technology | |
| US4401352A (en) | Connector system for connecting a ceramic substrate to a printed circuit board | |
| US9004959B2 (en) | Electrical connecting device | |
| EP0616367A1 (en) | Lead structure and lead connecting method for semiconductor device | |
| US5383094A (en) | Connection lead stucture for surface mountable printed circuit board components | |
| US5698819A (en) | Surface mount electronic reed switch component | |
| JPH08203579A (ja) | ヒューズクリップ | |
| US6045369A (en) | Device for mounting semiconductor package and method of fabricating same | |
| JP2565115B2 (ja) | 集積回路パッケージ | |
| EP0899831A2 (en) | Asymmetric connector and method of mounting the same onto printed board | |
| JP2788780B2 (ja) | 外部リードの形状修正方法 | |
| JP2766142B2 (ja) | Ｉｃソケット | |
| JP2523003Y2 (ja) | 表面実装用電気コネクタ | |
| JP2002134642A (ja) | ワイヤボンディング端子構造 | |
| JPH11297431A (ja) | 電気コネクタ | |
| KR20030073058A (ko) | 비지에이 또는 엘지에이 소자의 인쇄 회로 주기판 무납땜장착 및 분리를 위한 장치. | |
| JPH0755013Y2 (ja) | 混成集積回路装置の実装構造 |