KR19990035572A - 리드프레임 표면처리 방법 - Google Patents

리드프레임 표면처리 방법 Download PDF

Info

Publication number
KR19990035572A
KR19990035572A KR1019970057394A KR19970057394A KR19990035572A KR 19990035572 A KR19990035572 A KR 19990035572A KR 1019970057394 A KR1019970057394 A KR 1019970057394A KR 19970057394 A KR19970057394 A KR 19970057394A KR 19990035572 A KR19990035572 A KR 19990035572A
Authority
KR
South Korea
Prior art keywords
lead frame
nickel
metal
plating
palladium
Prior art date
Application number
KR1019970057394A
Other languages
English (en)
Other versions
KR100464905B1 (ko
Inventor
유연상
전종근
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970057394A priority Critical patent/KR100464905B1/ko
Publication of KR19990035572A publication Critical patent/KR19990035572A/ko
Application granted granted Critical
Publication of KR100464905B1 publication Critical patent/KR100464905B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/08—Rinsing
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드프레임의 표면처리 방법에 관한 것으로, 리드프레임에 경도가 높은 금속(예를 들어 니켈-파라듐)이 도금된 리드프레임을 불활성가스(예를 들어 질소가스) 분위기에서 고온의 열을 가하여 소정시간 동안 열처리함으로써 리드프레임 표면에 형성된 경도가 높은 도금층의 연성을 증대시켜 본딩성 및 납땜성을 향상시킬 수 있고, 또한 폼 공정에서 절곡부분에 크랙이 발생되는 것을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있다.

Description

리드프레임 표면처리 방법
본 발명은 리드프레임 표면처리 방법에 관한 것으로, 더욱 상세하게는 리드프레임의 표면에 형성된 경도가 높은 도금층의 연성을 증대시켜 와이어 본딩 불량 및 도금층에 크랙이 발생되는 것을 방지하기 위해서 리드프레임을 고온의 불활성가스 분위기에서 열처리한 리드프레임 표면처리 방법에 관한 것이다.
일반적으로 리드프레임은 반도체 패키지의 골격을 형성하는 것으로, 도 1a에 도시된 바와 같이 리드프레임(10)은 실리콘 칩(20)이 부착되는 다이패드(11)와 실리콘 칩(10)과 와이어(30)에 의해 연결되어 외부에서 전달된 전기적 신호 실리콘 칩(20)에 전달하는 리드(13)로 구성되어 있다.
리드프레임(10)은 재료에 따라 합금계 리드프레임과 구리계 리드프레임으로 나뉘어지며, 반도체 패키지 조립공정이 진행되기 전에 합금계 리드프레임 및 구리계 리드프레임의 표면에는 금(Au), 은(Ag), 니켈-파라듐(Ni-Pd), 주석-납(Sn-Pb)등의 금속이 도금된다. 이와 같이, 리드프레임의 원재료에 금속을 미리 도금하는 이유는 몰딩공정 중 리드프레임으로 흘러나온 얇은 레진을 제거하는 디플레쉬(deflash) 공정 및 디플레쉬 공정 후 진행되는 도금공정을 제거하여 공정을 단순화하기 위해서이다.
예를 들어 구리계 리드프레임(10) 표면에 금, 은, 주석-납, 니켈-파라듐등의 금속을 각각 도금하고 각 도금층의 경도를 비교하면 니켈-파라듐 도금층(15)이 금, 은, 주석-납등의 도금층에 비해 경도가 매우 높다. 따라서, 니켈-파라듐이 도금된 구리계 리드프레임을 사용하여 반도체 패키지를 제작하면 신뢰성이 저하되는 문제점이 있었다.
이는, 도 1a에 도시된 바와 같이 실리콘 칩(20)과 리드프레임(10)의 리드들(13)을 전기적으로 연결하는 와이어 공정에서 리드(13)와 와이어(30)간의 본딩력(bondability)이 저하되기 때문인데, 니켈-파라듐 도금층(15)의 경도가 높기 때문에 구리계 리드프레임(10)에 도금된 니켈-파라듐 도금층(15)과 와이어(30)의 재질인 금간의 접합력이 약하다.
또한, 도 1b에 도시된 바와 같이 몰딩수지(40) 외부로 노출된 아웃리드들(13a)의 모양을 규정된 형태로 만드는 폼(form)공정에서 아웃리드들(13a)이 일정형태로 절곡될 때 경도가 높아 취성을 갖는 니켈-파라듐 도금층(15)에 크랙이 발생되므로 구리계 리드프레임(10)의 원재료인 구리가 공기중으로 노출되어 구리계 리드프레임(10)이 부식되고, 반도체 패키지를 실장할 경우 납땜성(solderability)이 저하된다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 감안하여 안출된 것으로써, 리드프레임의 표면에 형성된 경도가 높은 도금층의 연성을 증대시키기 위해서 리드프레임을 불활성가스 분위기에서 소정시간 동안 열처리하여 도금층으로 인해 반도체 패키지의 신뢰성이 저하되는 것을 방지한 리드프레임 표면처리 방법을 제공하는데 있다.
도 1a는 반도체 패키지의 구조를 개략적으로 도시한 단면도이고,
도 1b는 도 1a의 B부분을 확대한 원내확대도이며,
도 2는 본 발명에 의한 리드프레임의 표면처리 과정을 도시한 블록도이다.
이와 같은 목적을 달성하기 위해서 본 발명은 양호한 도금성을 얻기 위해서 리드프레임에 부착되어 있는 오염물질을 제거하는 전처리 공정과, 상기 리드프레임이 산화되는 것을 방지하고 상기 리드프레임과 실리콘 칩을 전기적으로 연결하는 와이어 본딩에서 상기 리드프레임과 와이어간의 본딩성을 향상시키기 위해서 상기 리드프레임 표면을 내열성 및 내산화성을 갖는 금속으로 도금하는 도금 공정과, 상기 리드프레임에 도금된 금속을 연화시키기 위해 상기 금속이 도금된 리드프레임을 소정의 온도로 열처리하는 열처리 공정과, 반도체 패키지의 신뢰성을 확보하기 위해서 상기 금속이 도금된 상기 리드프레임을 초순수로 세정하고 건조하는 후처리 공정을 포함한다.
바람직하게, 상기 내열성 및 내산화성을 갖는 금속은 니켈과 파라듐이다.
바람직하게, 상기 열처리 공정을 진행하는 온도는 약 300∼450℃이며 상기 니켈 및 파라듐이 고온의 열에 의해 급속히 산화되는 것을 방지하기 위해서 불활성가스인 질소가스가 주입된다.
이하 본 발명에 의한 리드프레임의 표면처리 방법을 첨부된 도면 도 1a 및 도 2를 참조하여 설명하면 다음과 같다.
도 2는 본 발명에 의한 리드프레임의 표면처리 과정을 도시한 블록도이다.
예를 들어 경도가 높은 니켈-파라듐 금속을 이용하여 구리계 리드프레임의 표면을 도금하는 과정에 대해 설명하면 다음과 같다.
먼저 양호한 도금성을 얻기 위해서 스템핑(stamping)된 구리계 리드프레임(10)에 부착된 프레스유를 용제로 예비탈지하고, 전해탈지한 후 구리계 리드프레임(10)을 세정하여 오염물질을 제거하는 전처리 공정(110)을 진행한다.
전처리 공정(110)이 완료되면, 구리계 리드프레임(10)이 고온의 열과 공기에 의해 산화되는 것을 방지하고, 내산화성이 좋은 금속을 도금할 때 구리계 리드프레임(10)과 내산화성 금속간의 도금성을 향상시키기 위해서 전기도금 및 화학도금법을 이용하여 구리계 리드프레임(10)의 표면에 니켈을 도금하는 니켈도금 공정(120)을 진행한다.
니켈 도금 공정(120)이 완료되면 실리콘 칩(20)과 리드들(13)을 연결시키는 와이어 본딩공정에서 리드(13)와 와이어(30)간의 본딩성 및 납땜성을 증대시키기 위해서 고온 및 내산화성의 금속, 즉 파라듐을 니켈 도금층 표면에 다시 도금하는 파라듐 도금공정(130)을 진행한다. 여기서, 니켈과 파라듐은 금 또는 은에 비해 경도가 높기 때문에 외력에 의해 쉽게 크랙이 발생된다.
이로 인해 파라듐 도금 공정(130)이 완료되면 니켈-파라듐 도금층(15)의 연성을 증대시키기 위해 니켈-파라듐이 도금된 구리계 리드프레임(10)을 고온에서 열처리하는 열처리 공정(140)을 진행한다. 이때, 열처리 공정(140)에 적용되는 온도는 바람직하게 300∼450℃이며 고온의 열에 의해서 니켈 및 파라듐 도금층(15)이 급속하게 산화되는 것을 방지하기 위해서 불활성 가스인 질소가스를 주입하여 공정을 진행한다.
이와 같이, 경도가 높은 니켈 및 파라듐을 열처리하면 풀림(annealing) 현상에 의해서 니켈 및 파라듐의 조직이 균일하게 변화되고, 구리계 리드프레임(10)의 표면에 도금할 때 발생된 내부응력이 제거되어 니켈 및 파라듐 도금층(15)이 연화된다.
또한, 니켈과 파라듐이 도금될 때 흡착된 수소가 고온의 열에 의해 활성화 되면서 니켈-파라듐 도금층(15)에서 방출되므로 수소에 의한 응력 집중 현상이 해소되고 이로 인해 니켈-파라듐 도금층(15)의 연성이 증대된다.
열처리 공정(140)이 완료되면 반도체 패키지의 신뢰성을 확보하기 위해서 니켈 파라듐 도금된 구리계 리드프레임(10)을 초순수에 넣어 충분히 세정하여 오염물을 제거한 후 구리계 리드프레임(10)을 건조하여 습도가 낮은 깨끗한 환경에서 보관하는 후처리 공정(150)을 진행한다.
이상에서 설명한 바와 같이 본 발명은 리드프레임에 경도가 높은 금속(예를 들어 니켈-파라듐)이 도금된 리드프레임을 불활성가스(예를 들어 질소가스) 분위기에서 고온의 열을 가하여 소정시간 동안 열처리함으로써 리드프레임 표면에 형성된 경도가 높은 도금층의 연성을 증대시켜 본딩성 및 납땜성을 향상시킬 수 있고, 또한 폼 공정에서 절곡부분에 크랙이 발생되는 것을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (6)

  1. 양호한 도금성을 얻기 위해서 리드프레임에 부착되어 있는 오염물질을 제거하는 전처리 공정과;
    상기 리드프레임이 산화되는 것을 방지하고 상기 리드프레임과 실리콘 칩을 전기적으로 연결하는 와이어 본딩에서 상기 리드프레임과 와이어간의 본딩성을 향상시키기 위해서 상기 리드프레임 표면을 내열성 및 내산화성을 갖는 금속으로 도금하는 도금 공정과;
    상기 리드프레임에 도금된 금속을 연화시키기 위해 상기 금속이 도금된 리드프레임을 소정의 온도로 열처리하는 열처리 공정과;
    반도체 패키지의 신뢰성을 확보하기 위해서 상기 금속이 도금된 상기 리드프레임을 초순수로 세정하고 건조하는 후처리 공정을 포함하는 것을 특징으로 하는 리드프레임 표면 처리 방법.
  2. 제 1 항에 있어서, 상기 내열성 및 내산화성을 갖는 금속은 니켈과 파라듐인 것을 특징으로 하는 리드프레임 표면처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 도금 공정은 상기 리드프레임의 산화를 방지하기 위해서 상기 리드프레임의 표면에 상기 니켈을 도금하는 니켈 도금 공정과, 상기 리드프레임과 상기 와이어간의 본딩성을 증대시키기 위해서 상기 니켈 도금층 표면에 상기 파라듐을 도금하는 파라듐 도금 공정으로 구분되는 것을 특징으로 하는 리드프레임 표면처리 방법.
  4. 제 1 항에 있어서, 상기 소정의 온도는 약 300∼450℃인 것을 특징으로 하는 리드프레임 표면처리 방법.
  5. 제 1 항에 있어서, 상기 열처리 공정은 상기 금속이 산화되는 것을 방지하기 위해서 불활성가스가 주입되는 것을 특징으로 하는 리드프레임 표면처리 방법.
  6. 제 5 항에 있어서, 상기 불활성 가스는 질소가스인 것을 특징으로 하는 리드프레임 표면처리 방법.
KR1019970057394A 1997-10-31 1997-10-31 리드프레임 표면처리 방법 KR100464905B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970057394A KR100464905B1 (ko) 1997-10-31 1997-10-31 리드프레임 표면처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970057394A KR100464905B1 (ko) 1997-10-31 1997-10-31 리드프레임 표면처리 방법

Publications (2)

Publication Number Publication Date
KR19990035572A true KR19990035572A (ko) 1999-05-15
KR100464905B1 KR100464905B1 (ko) 2005-04-06

Family

ID=37302030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057394A KR100464905B1 (ko) 1997-10-31 1997-10-31 리드프레임 표면처리 방법

Country Status (1)

Country Link
KR (1) KR100464905B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030015946A (ko) * 2001-08-18 2003-02-26 주식회사 이오테크닉스 레이저를 이용한 리드 프레임의 도금층 치밀화 방법 및 그장치
CN116479485A (zh) * 2023-05-04 2023-07-25 泰州东田电子有限公司 一种高可靠性引线框架及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63249361A (ja) * 1987-04-06 1988-10-17 Nippon Mining Co Ltd 半導体リ−ドフレ−ム
KR930011119B1 (ko) * 1990-11-23 1993-11-24 현대전자산업 주식회사 리드프레임 열처리 방법
KR960039315A (ko) * 1995-04-06 1996-11-25 이대원 리드프레임 제조방법
KR100234162B1 (ko) * 1997-02-24 1999-12-15 유무성 반도체 리드프레임의 열처리 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030015946A (ko) * 2001-08-18 2003-02-26 주식회사 이오테크닉스 레이저를 이용한 리드 프레임의 도금층 치밀화 방법 및 그장치
CN116479485A (zh) * 2023-05-04 2023-07-25 泰州东田电子有限公司 一种高可靠性引线框架及其制备方法
CN116479485B (zh) * 2023-05-04 2023-10-20 泰州东田电子有限公司 一种高可靠性引线框架及其制备方法

Also Published As

Publication number Publication date
KR100464905B1 (ko) 2005-04-06

Similar Documents

Publication Publication Date Title
KR100286151B1 (ko) 집적 회로 패키지, 리드 프레임, 및 그 제조물
JP3062086B2 (ja) Ｉｃパッケージ
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
US8012886B2 (en) Leadframe treatment for enhancing adhesion of encapsulant thereto
JP2005311353A (ja) リードフレーム及びその製造方法
US4800178A (en) Method of electroplating a copper lead frame with copper
US4767049A (en) Special surfaces for wire bonding
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
US7250671B2 (en) Lead frame and method for manufacturing semiconductor package with the same
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
KR100275381B1 (ko) 반도체 패키지용 리드프레임 및 리드프레임도금방법
KR100464905B1 (ko) 리드프레임 표면처리 방법
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
JPH0368788A (ja) リードフレーム用銅条の製造方法
KR100209264B1 (ko) 반도체 리드 프레임
JP2004282103A (ja) リードフレームの部分貴金属めっき方法
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法
JPS63304654A (ja) リ−ドフレ−ム
JPH1126673A (ja) リ−ドフレ−ムの製造方法
JPS6153434B2 (ko)
KR0128165B1 (ko) 초소형전자 패키지내로 수분 및 오염물질의 침투를 줄이기 위한 방법
JPH08153843A (ja) 半導体チップ実装用リードフレーム
KR100691338B1 (ko) 반도체장치 제조용 리드프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee