KR19990034355A - MOS transistor manufacturing method - Google Patents
MOS transistor manufacturing method Download PDFInfo
- Publication number
- KR19990034355A KR19990034355A KR1019970055950A KR19970055950A KR19990034355A KR 19990034355 A KR19990034355 A KR 19990034355A KR 1019970055950 A KR1019970055950 A KR 1019970055950A KR 19970055950 A KR19970055950 A KR 19970055950A KR 19990034355 A KR19990034355 A KR 19990034355A
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- concentration source
- low concentration
- gate
- impurity ions
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims description 7
- -1 fluorine ions Chemical class 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910001439 antimony ion Inorganic materials 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 엘디디 구조의 소스 및 드레인을 형성하기 위해 측벽을 형성함으로써, 공정단계가 복잡하고 시간이 많이 걸려 제조비용이 증가하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 기판하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인을 형성하는 저농도 소스 드레인 형성단계와; 상기 저농도 소스 드레인의 상부에 확산방지용 불순물 이온을 이온주입하여 확산방지막을 형성하는 확산방지막 형성단계와; 상기 확산방지막의 상부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성함과 아울러 게이트의 하부 기판 양측에 저농도 소스 및 드레인을 위치시키는 고농도 소스 및 드레인 형성단계로 이루어져 공정을 단순화하여 제조비용을 절감하는 효과가 있다.The present invention relates to a MOS transistor manufacturing method, the conventional MOS transistor manufacturing method has a problem that the manufacturing cost is increased by the complicated and time-consuming process step by forming the side wall to form the source and drain of the LED structure. . In view of the above problems, the present invention includes a gate forming step of forming a gate on an upper portion of the substrate; A low concentration source drain forming step of ion implanting low concentration impurity ions under the side substrate of the gate to form a low concentration source and a drain; Forming a diffusion barrier layer by implanting diffusion preventing impurity ions on the low concentration source drain; High concentration source and drain are formed by ion implanting high concentration impurity ions on the diffusion barrier and high concentration source and drain forming low concentration source and drain on both sides of the lower substrate of the gate to simplify the manufacturing cost. There is a saving effect.
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 게이트의 측면에 측벽을 형성하지 않고, 고농도와 저농도의 소스 및 드레인 사이에 확산을 제한하는 확산방지막을 형성하여 엘디디구조의 소스 및 드레인을 형성함으로써, 제조공정을 단순화하는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a MOS transistor, and in particular, by forming a diffusion barrier layer to restrict diffusion between high concentration and low concentration source and drain without forming sidewalls on the side of the gate to form a source and drain of the LED structure The present invention relates to a MOS transistor manufacturing method suitable for simplifying the manufacturing process.
일반적으로, 모스 트랜지스터는 기판의 상부에 게이트산화막과 다결정실리콘을 순차적으로 증착한 후, 사진식각 공정을 통해 상기 게이트산화막과 다결정실리콘을 식각하여 게이트를 형성하고, 그 게이트의 측면 하부기판에 저농도 불순물 이온을 이온주입한 다음, 그 게이트의 측면에 측벽을 형성하여 그 측벽의 측면 하부 기판에 고농도 불순물 이온을 주입하여 제조하였다. 이와 같이 게이트 부근에 저농도 소스 및 드레인과 그 저농도 소스 및 드레인에 접한 고농도 소스 및 드레인을 형성하여 열전하의 발생을 방지하였으며, 이와 같은 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, a MOS transistor is formed by sequentially depositing a gate oxide film and polysilicon on an upper portion of a substrate, and then etching the gate oxide film and polycrystalline silicon through a photolithography process to form a gate, and a low concentration impurity on the lower side substrate of the gate. After ion implantation, a sidewall was formed on the side of the gate, and a high concentration of impurity ions were implanted into the lower substrate on the side of the sidewall. As such, a low concentration source and drain and a high concentration source and drain in contact with the low concentration source and drain were formed in the vicinity of the gate to prevent the occurrence of heat charge. Referring to the accompanying drawings of the conventional MOS transistor manufacturing method, the following description will be made in detail. same.
도1a 내지 도1c는 종래 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막과 다결정실리콘을 순차적으로 증착하고, 사진식각공정을 통해 상기 다결정실리콘과 게이트산화막을 부분적으로 식각하여 게이트(2)를 형성하고, 그 게이트(2)의 측면 기판(1)하부에 저농도 불순물 이온을 주입하여 저농도 소스 및 드레인(3)을 형성하는 단계(도1a)와; 상기 게이트(2)와 저농도 소스 및 드레인(3)의 상부에 산화막을 증착하고, 건식식각하여 게이트(2)의 측면에 측벽(4)을 형성하는 단계(도1b)와; 상기 측벽(4)의 측면 하부 기판(1)에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성하는 단계(도1c)로 구성된다.1A to 1C are cross-sectional views illustrating a process of manufacturing a conventional MOS transistor. As shown in FIG. Partially etching to form a gate 2, and implanting low concentration impurity ions under the side substrate 1 of the gate 2 to form a low concentration source and drain 3 (FIG. 1A); Depositing an oxide film on the gate (2) and the low concentration source and drain (3) and dry etching to form a sidewall (4) on the side of the gate (2); A high concentration source and drain 5 are formed by ion implanting high concentration impurity ions into the lower side substrate 1 of the side wall 4 (FIG. 1C).
이하, 상기와 같은 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명하면 다음과 같다.Hereinafter, the method of manufacturing the conventional MOS transistor as described above will be described in more detail.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 필드산화막(도면 미도시)을 증착하여 소자가 형성될 영역을 정의하고, 그 소자가 형성될 영역의 상부에 얇은 게이트산화막과 다결정실리콘을 순차적으로 증착한다. 보통 기판(1)은 피형 기판을 사용하여 엔모스 트랜지스터를 형성하게 되며, 경우에 따라서는 엔형 웰을 형성하고, 그 웰의 상부에 피형 모스 트랜지스터를 제조하기도 한다.First, as shown in FIG. 1A, a field oxide film (not shown) is deposited on the substrate 1 to define a region where a device is to be formed, and a thin gate oxide film and polycrystalline silicon are formed on the top of the region where the device is to be formed. Are deposited sequentially. Usually, the substrate 1 forms an NMOS transistor using a to-be-formed substrate. In some cases, an N-type well is formed, and an NMOS transistor is manufactured on the well.
그 다음, 상기 다결정실리콘의 상부에 포토레지스트를 도포하고, 노광하여 게이트 패턴을 형성하고, 상기 패턴이 형성된 포토레지스트를 식각 마스크로 하는 식각공정으로 상기 다결정실리콘과 게이트산화막의 일부를 식각하여 게이트(2)를 형성한다.Next, a photoresist is coated on the polysilicon and exposed to form a gate pattern, and a portion of the polysilicon and the gate oxide film is etched by an etching process using the photoresist on which the pattern is formed as an etch mask. 2) form.
그 다음, 상기 게이트(2)의 측면 기판(1) 하부에 저농도의 불순물 이온을 이온주입하여 저농도의 소스 및 드레인(3)을 형성한다. 이때, 엔형 저농도 소스 및 드레인(3)은 보통 인이온(P+)을 이온주입하여 형성한다.Then, a low concentration of impurity ions are implanted into the lower side of the side substrate 1 of the gate 2 to form a low concentration of source and drain 3. At this time, the N-type low concentration source and drain 3 are usually formed by ion implantation of phosphorus ion (P + ).
그 다음, 도1b에 도시한 바와 같이, 상기 기판(1)에 형성한 게이트(2)와 저농도 소스 및 드레인(3)의 상부에 고온저압의 분위기에서 산화막을 증착하고, 그 산화막을 건식식각함으로써 게이트(2)의 측면에 측벽(4)을 형성한다.Then, as shown in FIG. 1B, an oxide film is deposited on the gate 2 and the low concentration source and drain 3 formed in the substrate 1 in a high temperature and low pressure atmosphere, and the oxide film is dry-etched. The side wall 4 is formed on the side of the gate 2.
그 다음, 도1c에 도시한 바와 같이 상기 측벽(4)의 측면 기판하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성한다. 이때 주입하는 이온은 비소이온(As+)이다.Then, as shown in FIG. 1C, high concentration impurity ions are ion-implanted under the side substrate of the side wall 4 to form a high concentration source and drain 5. The implanted ion is arsenic ion (As + ).
이와 같이 이온주입을 통해 고농도 소스 및 드레인(5)을 형성한 후에는 높은 온도로 상기 기판(1)을 가열하여 이온주입시 기판(1)에 손상이 간 것을 상쇄하며, 이온들을 정렬시켜 모스 트랜지스터를 활성화하게 되며, 금속공정을 통해 배선을 하게 된다.After forming the high concentration source and drain 5 through ion implantation as described above, the substrate 1 is heated to a high temperature to offset the damage to the substrate 1 during ion implantation, and the ions are aligned to form a MOS transistor. Will be activated and wired through metal process.
상기한 바와 같이 종래 모스 트랜지스터 제조방법은 엘디디 구조의 소스 및 드레인을 형성하기 위해 측벽을 형성함으로써, 공정단계가 복잡하고 시간이 많이 걸려 제조비용이 증가하는 문제점이 있었다.As described above, the conventional MOS transistor manufacturing method has a problem in that a manufacturing step increases due to complicated and time-consuming process steps by forming sidewalls to form a source and a drain of an LED structure.
이와 같은 문제점을 감안한 본 발명은 측벽의 형성 없이 엘디디 구조의 소스 및 드레인을 형성하는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a MOS transistor manufacturing method for forming a source and a drain of an LED structure without forming sidewalls.
도1a 내지 도1c는 종래 모스 트랜지스터의 제조공정 수순단면도.1A to 1C are cross-sectional views illustrating a manufacturing process of a conventional MOS transistor.
도2a 내지 도2c는 본 발명 모스 트랜지스터의 제조공정 수순단면도.2A to 2C are cross-sectional views of a manufacturing process of the MOS transistor of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1:기판 2:게이트1: Substrate 2: Gate
3:저농도 소스 및 드레인 5:고농도 소스 및 드레인3: low concentration source and drain 5: high concentration source and drain
6:확산방지막6: Diffusion barrier
상기와 같은 목적은 기판의 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 기판하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인을 형성하는 저농도 소스 드레인 형성단계와; 상기 저농도 소스 드레인의 상부에 확산방지용 불순물 이온을 이온주입하여 확산방지막을 형성하는 확산방지막 형성단계와; 상기 확산방지막의 상부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성함과 아울러 게이트의 하부 기판 양측에 저농도 소스 및 드레인을 위치시키는 고농도 소스 및 드레인 형성단계로 이루어져, 모스 트랜지스터의 활성화를 위한 어닐링공정시 불순물 이온이 고농도 소스 및 드레인으로 부터 저농도 소스 및 드레인으로 확산되는 것을 확산방지막을 사용하여 방지함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a gate forming step of forming a gate on top of the substrate; A low concentration source drain forming step of ion implanting low concentration impurity ions under the side substrate of the gate to form a low concentration source and a drain; Forming a diffusion barrier layer by implanting diffusion preventing impurity ions on the low concentration source drain; Forming a high concentration source and drain by ion implantation of a high concentration of impurity ions on the diffusion barrier layer and a low concentration source and drain on both sides of the lower substrate of the gate, for the activation of the MOS transistor In the annealing process, it is achieved by preventing diffusion of impurity ions from a high concentration source and a drain to a low concentration source and a drain using a diffusion barrier, which will be described in detail with reference to the accompanying drawings.
도2a 내지 도2c는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트(2)를 형성하고, 그 게이트(2)의 측면 기판(1) 하부에 저농도 불순물 이온을 주입하여 저농도 소스 및 드레인(3)을 형성하는 단계(도2a)와; 상기 저농도 소스 및 드레인(3)의 상부에 확산방지를 위한 불순물 이온을 이온주입하여 확산방지막(6)을 형성하는 단계(도2b)와; 상기 확산방지막(6)의 상부에 고농도 불순물 이온을 주입하여 상기 저농도 소스 및 드레인(3)과 확산방지막(6)을 기판(1)의 하부로 밀어내고, 그 저농도 소스 및 드레인(3)과 확산방지막(6)이 위치하는 기판(1)의 하부영역에 고농도 소스 및 드레인(5)을 형성하는 단계(도2c)로 이루어진다.2A through 2C are cross-sectional views of a manufacturing process of the MOS transistor according to the present invention. As shown therein, a gate 2 is formed on an upper portion of the substrate 1, and a lower side of the side substrate 1 of the gate 2 is formed. Implanting low concentration impurity ions to form a low concentration source and drain 3 (FIG. 2A); Forming a diffusion barrier 6 by implanting impurity ions for diffusion prevention on top of the low concentration source and drain 3 (FIG. 2B); By implanting high concentration impurity ions into the diffusion barrier 6, the low concentration source and drain 3 and diffusion barrier 6 are pushed down the substrate 1, and the low concentration source and drain 3 and diffusion are diffused. A high concentration source and drain 5 are formed in the lower region of the substrate 1 on which the prevention film 6 is located (FIG. 2C).
이하, 상기와 같이 구성된 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명하면 다음과 같다.Hereinafter, the method of manufacturing the MOS transistor of the present invention configured as described above will be described in more detail.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 필드산화막을 증착하여 소자를 형성할 영역을 정의하고, 그 소자가 형성될 영역의 상부에 게이트산화막과 다결정실리콘을 순차적으로 증착한다.First, as shown in FIG. 2A, a field oxide film is deposited on the substrate 1 to define a region where a device is to be formed, and a gate oxide film and polysilicon are sequentially deposited on the region where the device is to be formed.
그 다음, 사진식각공정을 통해 상기 다결정실리콘과 게이트산화막의 일부를 식각하여 소자가 형성될 영역의 중앙부에 게이트(2)를 형성한다.Next, a portion of the polysilicon and the gate oxide layer is etched through the photolithography process to form the gate 2 in the center of the region where the device is to be formed.
그 다음, 상기 게이트(2)의 측면 기판(1)의 하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(3)을 형성한다. 이때 저농도 불순물 이온은 엔형 모스 트랜지스터를 제조시에는 인이온(P+)을 주입한다.Next, low concentration impurity ions are implanted into the lower portion of the side substrate 1 of the gate 2 to form the low concentration source and drain 3. At this time, the low concentration impurity ions are implanted with phosphorus ions (P + ) when manufacturing the N-type MOS transistor.
그 다음, 도2b에 도시한 바와 같이 상기 형성한 저농도 소스 및 드레인(3)의 상부에 확산방지를 위한 불순물이온을 주입하여 확산방지막(6)을 형성한다. 이때, 확산방지를 위한 불순물이온은 불소이온(F+)을 사용한다.Next, as shown in FIG. 2B, impurity ions for diffusion prevention are implanted into the formed low concentration source and drain 3 to form a diffusion barrier 6. In this case, fluorine ions (F + ) are used as impurity ions for preventing diffusion.
그 다음, 도2c에 도시한 바와 같이 상기 확산방지막(6)의 상부에 고농도 불순물이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성한다. 이때 주입하는 고농도 불순물 이온은 안티몬이온(Sb+)을 사용한다.Then, as shown in FIG. 2C, high concentration impurity ions are implanted into the diffusion barrier 6 to form a high concentration source and drain 5. At this time, the implanted high concentration impurity ions use antimony ions (Sb + ).
이와 같이 고농도 소스 및 드레인(5)을 형성하기 위해 불순물 이온을 주입하면 상기 게이트(2)측면 기판(1)의 하부에 형성한 저농도 소스 및 드레인(3)과 확산방지막(6)은 기판(1)의 하부로 더 밀려나게 되며, 이로 인해 기판(1)의 표면에는 고농도 소스 및 드레인(5)이 형성됨과 아울러 게이트(2)의 하부 양측면 기판(1)에는 저농도 소스 및 드레인(3)이 형성된다.In this way, when the impurity ions are implanted to form the high concentration source and drain 5, the low concentration source and drain 3 and the diffusion barrier 6 formed under the gate 2 side substrate 1 are formed of the substrate 1. The lower concentration source and drain 3 are formed on the surface of the substrate 1 and the lower concentration source and drain 5 are formed on the surface of the substrate 1. do.
이와 같이 형성한 고농도 소스 및 드레인(5)과 저농도 소스 및 드레인(3)을 활성화하는 어닐링공정에서 상기 고농도 소스 및 드레인(5)과 저농도 소스 및 드레인(3)의 사이에 형성한 확산방지막(6)에 의해 고농도 소스 및 드레인(5)으로부터 저농도 소스 및 드레인(3)으로 불순물 이온이 확산되는 것을 방지하여, 이온주입시 형성한 그대로의 상태를 유지한다.The diffusion barrier 6 formed between the high concentration source and drain 5 and the low concentration source and drain 3 in the annealing process of activating the high concentration source and drain 5 and the low concentration source and drain 3 thus formed. ) Prevents the diffusion of impurity ions from the high concentration source and drain 5 to the low concentration source and drain 3, thereby maintaining the state as formed during ion implantation.
상기한 바와 같이 본 발명 모스 트랜지스터 제조방법은 기판의 상부에 게이트를 형성하고, 그 게이트 측면기판에 저농도 불순물 이온과 확산방지용 불순물 이온, 고농도 불순물 이온을 순차적으로 이온주입하고, 어닐링하여 엘디디구조의 모스 트랜지스터를 제조함으로써, 공정단계를 단순화하여 제조비용을 절감하는 효과가 있다.As described above, in the method of manufacturing the MOS transistor of the present invention, a gate is formed on an upper portion of the substrate, and low concentration impurity ions, diffusion preventing impurity ions, and high concentration impurity ions are sequentially implanted into the gate side substrate, and then annealed to form an LED structure. By manufacturing the MOS transistor, there is an effect of reducing the manufacturing cost by simplifying the process step.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970055950A KR100253340B1 (en) | 1997-10-29 | 1997-10-29 | Manufacturing method for mos transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970055950A KR100253340B1 (en) | 1997-10-29 | 1997-10-29 | Manufacturing method for mos transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990034355A true KR19990034355A (en) | 1999-05-15 |
| KR100253340B1 KR100253340B1 (en) | 2000-04-15 |
Family
ID=19523666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970055950A KR100253340B1 (en) | 1997-10-29 | 1997-10-29 | Manufacturing method for mos transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100253340B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770060B1 (en) * | 2000-06-26 | 2007-10-24 | 인피니온 테크놀로지스 아게 | High frequency transistor device with antimony implantation and fabrication method thereof |
-
1997
- 1997-10-29 KR KR1019970055950A patent/KR100253340B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770060B1 (en) * | 2000-06-26 | 2007-10-24 | 인피니온 테크놀로지스 아게 | High frequency transistor device with antimony implantation and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100253340B1 (en) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652152A (en) | Process having high tolerance to buried contact mask misalignment by using a PSG spacer | |
| US6566208B2 (en) | Method to form elevated source/drain using poly spacer | |
| US6258675B1 (en) | High K gate electrode | |
| US4621413A (en) | Fabricating a semiconductor device with reduced gate leakage | |
| US5990532A (en) | Semiconductor arrangement with lightly doped regions under a gate structure | |
| KR100253340B1 (en) | Manufacturing method for mos transistor | |
| KR100273296B1 (en) | Method for fabricating mos transistor | |
| US5994737A (en) | Semiconductor device with bird's beak | |
| KR0170436B1 (en) | Method of manufacturing mosfet | |
| KR950002196B1 (en) | Making method of ldd for semiconductor device | |
| KR100302612B1 (en) | Manufacturing method for mos transistor | |
| KR100336768B1 (en) | Manufacturing method for semiconductor device | |
| US6207520B1 (en) | Rapid thermal anneal with a gaseous dopant species for formation of lightly doped regions | |
| KR100234728B1 (en) | Method of manufacturing mosfet | |
| KR100273297B1 (en) | Method for fabricating mos transistor | |
| KR100243024B1 (en) | Method of manufacturing mos transistor | |
| KR100274979B1 (en) | Method for forming contact of semiconductor device | |
| KR20010045138A (en) | Manufacturing method for semiconductor device | |
| KR100567047B1 (en) | Menufacturing method for mos transistor | |
| KR100231479B1 (en) | Method of fabricating field transistor | |
| KR100273299B1 (en) | Method for fabricating mos transistor | |
| KR100226496B1 (en) | Method of manufacturing semiconductor device | |
| KR100268931B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100313513B1 (en) | Manufacturing method for contact hole in semiconductor device | |
| KR0156103B1 (en) | Fabrication method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |