KR19990030552A - 수평플라이백펄스신호의 위상 보정 회로 - Google Patents

수평플라이백펄스신호의 위상 보정 회로 Download PDF

Info

Publication number
KR19990030552A
KR19990030552A KR1019970050796A KR19970050796A KR19990030552A KR 19990030552 A KR19990030552 A KR 19990030552A KR 1019970050796 A KR1019970050796 A KR 1019970050796A KR 19970050796 A KR19970050796 A KR 19970050796A KR 19990030552 A KR19990030552 A KR 19990030552A
Authority
KR
South Korea
Prior art keywords
waveform
circuit
output
flyback pulse
horizontal
Prior art date
Application number
KR1019970050796A
Other languages
English (en)
Other versions
KR100287528B1 (ko
Inventor
박원구
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970050796A priority Critical patent/KR100287528B1/ko
Publication of KR19990030552A publication Critical patent/KR19990030552A/ko
Application granted granted Critical
Publication of KR100287528B1 publication Critical patent/KR100287528B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

본 발명은 고해상도 모니터에 있어서, 특히 편향발진IC의 PLL부로 인가되는 수평플라이백펄스신호의 위상을 보정하기 위한 수평플라이백펄스신호의 위상 보정 회로에 관한 것이다.
종래 다이나믹 포커스 보정 회로를 고해상도 모니터에 적용함에 있어서 다이나믹 포커스파형을 증폭하는 증폭회로에서 지연시간으로 인해 정확한 다이나믹 포커스 파형이 인가되지 못하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 스피드업회로를 구성하여 수평플라이백펄스신호를 스피드업시켜 증폭회로에서 지연시간으로 인한 입력파형과 출력파형사이의 위상차를 보정함으로서 정확한 다이나믹 포커스파형을 포커스단자에 인가하는데 그 주된 목적이 있다.

Description

수평플라이백펄스신호의 위상 보정 회로
본 발명은 고해상도 모니터에 있어서, 특히 편향발진IC의 PLL부로 인가되는 수평플라이백펄스신호의 위상을 보정하기 위한 수평플라이백펄스신호의 위상 보정 회로에 관한 것이다.
종래 다이나믹 포커스 보정 회로의 구성은 도 1에 도시된 바와같이, 입력된 플라이백펄스를 반전증폭하는 제 1반전증폭부(11)와, 주파수-전압 변환(F/V) 출력을 비반전증폭하는 비반전증폭부(12)와, 상기 비반전증폭부(12)의 출력신호를 적분하는 적분회로부(13)와, 상기 적분회로부(13)의 출력파형을 반전 증폭시켜 입력되는 주파수에 관계없이 일정한 크기의 진폭을 가진 전압파형을 출력하는 제 2반전증폭부(14)와, 상기 제 2반전증폭부(14)의 출력파형을 증폭하는 버퍼회로부(15)와, 상기 버퍼회로부(15)의 출력파형을 반전증폭하는 제 3반전증폭부(16)와, 상기 제 3반전증폭부(16)의 출력파형을 증폭 및 정형하는 파형증폭 및 정형부(17)로 구성된다.
미설명 부호 C1~C7은 콘덴서, R1~R20은 저항, Q1~Q6는 트랜지스터, D1은 다이오드이다.
상기와 같이 구성된 종래 다이나믹 포커스 보정 회로의 동작을 도 1과 도 2를 참조하여 설명하면 다음과 같다.
먼저, 높은 주파수의 플라이백펄스(FP)가 제 1반전증폭부(11)의 저항(R1) 및 콘덴서(C1)를 통과하여 도 2의 A파형과 같은 높은 진폭 파형이 출력되고, 이 A점 파형은 트랜지스터(Q1)를 거쳐 반전증폭된다.
이때, 높은 주파수를 갖는 플라이백펄스(FP)가 입력되면 비반전증폭기(A1)의 비반전(+)입력단에도 높은 전압이 인가되어 비반전 증폭된후 적분회로부(13)를 통해 적분되어 출력된다.
상기 적분회로부(13)에서 출력된 파형은 저항(R7)을 통해 트랜지스터(Q2)의 베이스로 인가되어 트랜지스터(Q2)는 온동작하고 이때, 상기 트랜지스터(Q2)의 콜렉터에는 제 2도의 B파형과 같이 상대적으로 낮은 진폭의 파형이 출력된다.
한편, 낮은 주파수의 플라이백펄스(FP)가 제 1반전증폭부(11)로 입력되면 비반전증폭기(A1)의 비반전(+)입력단에도 낮은 전압이 인가되므로 비반전증폭기(A1)의 출력단에서는 로우신호가 출력되어 트랜지스터(Q2)는 오프된다.
상기 트랜지스터(Q2)가 오프되면 B점 파형은 상대적으로 높은 진폭의 전압파형이 출력된다.
즉, B점 파형은 입력되는 주파수의 높낮이에 관계없이 일정한 크기의 진폭을 가진 전압파형이 출력된다.
한편, B점 파형은 트랜지스터(Q3) 및 저항(R1), 콘덴서(C4)를 통해 버퍼링된후 트랜지스터(Q4)의 베이스로 입력되어 도 2의 C파형과 같이 반전증폭된다.
상기 트랜지스터(Q4)에서 반전증폭된 출력파형은 저항(R15)(R17)을 통해 트랜지스터(Q5)(Q6)에 의해 증폭된후 도 2의 D파형과 같이 정형된 파형이 CRT의 포커스 단자(G4)로 출력되어 입력되는 주파수에 관계없이 선명한 화면을 제공할 수 있게 된다.
그러나, 종래 다이나믹 포커스 보정 회로를 고해상도 모니터에 적용함에 있어서 다이나믹 포커스파형을 증폭하는 증폭회로에서 지연시간으로 인해 정확한 다이나믹 포커스 파형이 인가되지 못하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 스피드업회로를 구성하여 수평플라이백펄스신호를 스피드업시켜 증폭회로에서 지연시간으로 인한 입력파형과 출력파형사이의 위상차를 보정함으로서 정확한 다이나믹 포커스파형을 포커스단자에 인가하는데 그 주된 목적이 있다.
도 1은 종래 다이나믹 포커스 보정 회로도
도 2는 종래 회로도에서 각부 출력파형도
도 3은 본 발명 수평플라이백펄스신호의 위상 보정 회로도
도 4는 본 발명에서 각부 출력파형도
상기 목적달성을 위한 본 발명 수평플라이백펄스신호의 위상 보정 회로의 구성은 도 2에 도시된 바와같이, 수평플라이백펄스를 출력하는 수평출력부(21)와, 상기 수평출력부(21)에서 출력된 수평플라이백펄스전압을 분압시키는 전압분배회로(22)와, 상기 전압분배회로(22)에 의해 분압된 전압을 스피드업시켜 위상보정하기 위한 스피드업회로(23)와, 상기 스피드업회로(23)에서 출력된 파형을 클리핑하는 클리퍼회로(24)와, 상기 클리퍼회로(24)의 출력전압을 임피던스 매칭하기 위한 버퍼회로(25)와, 상기 버퍼회로(25)에서 출력된 전압파형에 의해 수평다이나믹 포커스 파형을 출력하는 편향발진IC(26)와, 상기 편향발진IC(26)에서 출력된 수평다이나믹 포커스 파형을 증폭하는 증폭회로(27)로 구성된다.
미설명 부호 Q1,Q2는 트랜지스터, D1~D3는 다이오드, R1~R4는 저항, C1~C5는 콘덴서이다.
상기와 같이 구성된 본 발명 수평플라이백펄스신호의 위상 보정 회로의 작용효과를 설명하면 다음과 같다.
먼저, 편향요크(DY)가 포함된 수평출력부(21)에서는 도 4에 E파형과 같은 수평플라이백펄스가 출력되고 이 수평플리이백펄스전압은 콘덴서(C1)(C2)에 의해 전압 분배되어 콘덴서(C3)를 통해 도 4에 F파형과 같은 전압파형이 출력된다.
상기 콘덴서(C3)를 통해 출력된 전압파형은 콘덴서(C5) 및 저항(R1)을 통과하는데 이때, 시정수(R1C5)를 작게 하여 전압파형을 스피드업시켜 증폭회로(27)에서 지연시간(td)으로 발생되는 입력파형과 출력파형간의 위상차를 보정할 수 있게 된다.
한편, 콘덴서(C5) 및 저항(R1)을 통해 스피드업된 전압파형은 전압(V1)과 다이오드(D2)에 의해 파형의 피크가 V2+0.7V로 클리핑되고 또한, 다이오드(D3)에 의해 -0.7V보다 낮은 전압도 클리핑되어 도 4에 G와 같은 파형이 출력된다.
클리퍼회로(24)에서 클리핑되어 출력된 G파형은 트랜지스터(Q2)의 베이스로 입력되고 이때, 트랜지스터(Q2)는 온되어 콜렉터와 연결된 저항(R3)를 통해 도 4에 D와 같은 파형이 편향발진IC(26)의 PLL부로 출력된다.
상기 편향발진IC(26)에서는 PLL부로 입력된 전압파형에 의해 도 4에 I파형과 같은 수평다이나믹 포커스파형이 저항(R4)을 통해 증폭회로(28)로 출력한다.
한편, 상기 증폭회로(28)에서는 입력된 수평다이나믹 포커스파형이 증폭될때 증폭회로의 특성상 입력파형과 출력파형간에는 약간의 지연시간(td)이 존재하게 되는데, 스피드업회로에서 수평플라이백펄스를 스피드업시킴으로서 위상차을 보정하여 정확한 다이나믹 포커스파형을 인가할수 있게 된다.
상기와 같이 작용하는 본 발명 수평플라이백펄스신호의 위상 보정 회로는 수평편향주파수가 높은 고해상도 모니터에 적용하여 정확한 다이나믹 포커스 파형을 인가함으로서 화면의 선명도를 향상시킬수 있는 효과가 있다.

Claims (1)

  1. 수평플라이백펄스를 출력하는 수평출력부(21)와, 상기 수평출력부(21)에서 출력된 수평플라이백펄스전압을 분압시키는 전압분배회로(22)와, 상기 전압분배회로(22)에 의해 분압된 전압을 스피드업시켜 위상보정하기 위한 스피드업회로(23)와, 상기 스피드업회로(23)에서 출력된 파형을 클리핑하는 클리퍼회로(24)와, 상기 클리퍼회로(24)의 출력전압을 임피던스 매칭하기 위한 버퍼회로(25)와, 상기 버퍼회로(25)에서 출력된 전압파형에 의해 수평다이나믹 포커스 파형을 출력하는 편향발진IC(26)와, 상기 편향발진IC(26)에서 출력된 수평다이나믹 포커스 파형을 증폭하는 증폭회로(27)로 구성된 것을 특징으로 하는 수평플라이백펄스신호의 위상 보정 회로.
KR1019970050796A 1997-10-01 1997-10-01 수평플라이백펄스신호의 위상 보정 회로 KR100287528B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050796A KR100287528B1 (ko) 1997-10-01 1997-10-01 수평플라이백펄스신호의 위상 보정 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050796A KR100287528B1 (ko) 1997-10-01 1997-10-01 수평플라이백펄스신호의 위상 보정 회로

Publications (2)

Publication Number Publication Date
KR19990030552A true KR19990030552A (ko) 1999-05-06
KR100287528B1 KR100287528B1 (ko) 2001-04-16

Family

ID=37515012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050796A KR100287528B1 (ko) 1997-10-01 1997-10-01 수평플라이백펄스신호의 위상 보정 회로

Country Status (1)

Country Link
KR (1) KR100287528B1 (ko)

Also Published As

Publication number Publication date
KR100287528B1 (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
US5703509A (en) Frequency multiplier circuit
KR19990030552A (ko) 수평플라이백펄스신호의 위상 보정 회로
US5677647A (en) High power pulse waveform generator
KR940005077Y1 (ko) 멀티 싱크 모니터의 다이나믹 포커스 보정회로
JPH10163752A (ja) 水晶発振回路
JPS63144662A (ja) パラボラ状周期信号発生回路
KR100247497B1 (ko) 브라운관의 코너부 포커스 보정회로
JP2831718B2 (ja) ボルテージフォロワ回路
KR0172697B1 (ko) 모니터의 수평 드라이브 듀티제어회로
KR0119811Y1 (ko) 다중모드모니터의 모드판별회로
JPS62169514A (ja) エツジトリガ−発生回路
JP3480567B2 (ja) 不揮発性半導体記憶装置
JPS6240877A (ja) ダイナミツクフオ−カス装置
KR0136655Y1 (ko) 다중모드 모니터의 수평사이즈 가변범위 보정회로
JPH02109407A (ja) 増幅回路
SU1649573A1 (ru) Функциональный преобразователь
KR100396120B1 (ko) 매칭용 증폭회로를 구비하는 디비에스 튜너
KR940001624Y1 (ko) 브라운관 캐소우드의 입력 영상출력회로
KR930000672B1 (ko) 수직 동기신호 홀드회로
JP2754636B2 (ja) Ｆｍ復調器
KR910009203Y1 (ko) 연산증폭기를 이용한 수직편향조절회로
CN113296081A (zh) 一种适用于阵列激光雷达的片上窄脉冲电流发生电路
KR920005057Y1 (ko) 수직라스터 클램핑 회로
KR930015668A (ko) Tv의 수평 홀드 및 수평 극성 전환 회로
JPH04114262U (ja) ダイナミツクフオーカス回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee