KR100287528B1

KR100287528B1 - 수평플라이백펄스신호의 위상 보정 회로

Info

Publication number: KR100287528B1
Application number: KR1019970050796A
Authority: KR
Inventors: 박원구
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1997-10-01
Filing date: 1997-10-01
Publication date: 2001-04-16
Also published as: KR19990030552A

Abstract

본 발명은 고해상도 모니터에 있어서, 특히 편향발진IC의 PLL부로 인가되는 수평플라이백펄스신호의 위상을 보정하기 위한 수평플라이백펄스신호의 위상 보정 회로에 관한 것이다.

종래 다이나믹 포커스 보정 회로를 고해상도 모니터에 적용함에 있어서 다이나믹 포커스파형을 증폭하는 증폭회로에서 지연시간으로 인해 정확한 다이나믹 포커스 파형이 인가되지 못하는 문제점이 있었다.

본 발명에서는 수평플아이백 펄스신호의 위상 보정수단을 구성하여 증폭회로에서 발생될 지연시간만큼 수평플라이백 펄스 신호의 위상을 앞당겨 보정하도록 하므로써, 증폭회로에서의 지연시간으로 인한 입력파형을 출력파형사이의 위사차를 보정하여 정확한 다이나믹 포커스파형을 포커스단자에 인가하도록 하는 것이다.

Description

수평플라이백펄스신호의 위상 보정 회로

종래 다이나믹 포커스 보정 회로의 구성은 도 1에 도시된 바와같이, 입력된 플라이백펄스를 반전증폭하는 제 1반전증폭부(11)와, 주파수-전압 변환(F/V) 출력을 비반전증폭하는 비반전증폭부(12)와, 상기 비반전증폭부(12)의 출력신호를 적분하는 적분회로부(13)와, 상기 적분회로부(13)의 출력파형을 반전 증폭시켜 입력되는 주파수에 관계없이 일정한 크기의 진폭을 가진 전압파형을 출력하는 제 2반전증폭부(14)와, 상기 제 2반전증폭부(14)의 출력파형을 증폭하는 버퍼회로부(15)와, 상기 버퍼회로부(15)의 출력파형을 반전증폭하는 제 3반전증폭부(16)와, 상기 제 3반전증폭부(16)의 출력파형을 증폭 및 정형하는 파형증폭 및 정형부(17)로 구성된다.

미설명 부호 C1~C7은 콘덴서, R1~R20은 저항, Q1~Q6는 트랜지스터, D1은 다이오드이다.

상기와 같이 구성된 종래 다이나믹 포커스 보정 회로의 동작을 도 1과 도 2를 참조하여 설명하면 다음과 같다.

먼저, 높은 주파수의 플라이백펄스(FP)가 제 1반전증폭부(11)의 저항(R1) 및 콘덴서(C1)를 통과하여 도 2의 A파형과 같은 높은 진폭 파형이 출력되고, 이 A점 파형은 트랜지스터(Q1)를 거쳐 반전증폭된다.

이때, 높은 주파수를 갖는 플라이백펄스(FP)가 입력되면 비반전증폭기(A1)의 비반전(+)입력단에도 높은 전압이 인가되어 비반전 증폭된후 적분회로부(13)를 통해 적분되어 출력된다.

상기 적분회로부(13)에서 출력된 파형은 저항(R7)을 통해 트랜지스터(Q2)의 베이스로 인가되어 트랜지스터(Q2)는 온동작하고 이때, 상기 트랜지스터(Q2)의 콜렉터에는 제 2도의 B파형과 같이 상대적으로 낮은 진폭의 파형이 출력된다.

한편, 낮은 주파수의 플라이백펄스(FP)가 제 1반전증폭부(11)로 입력되면 비반전증폭기(A1)의 비반전(+)입력단에도 낮은 전압이 인가되므로 비반전증폭기(A1)의 출력단에서는 로우신호가 출력되어 트랜지스터(Q2)는 오프된다.

상기 트랜지스터(Q2)가 오프되면 B점 파형은 상대적으로 높은 진폭의 전압파형이 출력된다.

즉, B점 파형은 입력되는 주파수의 높낮이에 관계없이 일정한 크기의 진폭을 가진 전압파형이 출력된다.

한편, B점 파형은 트랜지스터(Q3) 및 저항(R1), 콘덴서(C4)를 통해 버퍼링된후 트랜지스터(Q4)의 베이스로 입력되어 도 2의 C파형과 같이 반전증폭된다.

상기 트랜지스터(Q4)에서 반전증폭된 출력파형은 저항(R15)(R17)을 통해 트랜지스터(Q5)(Q6)에 의해 증폭된후 도 2의 D파형과 같이 정형된 파형이 CRT의 포커스 단자(G4)로 출력되어 입력되는 주파수에 관계없이 선명한 화면을 제공할 수 있게 된다.

그러나, 종래 다이나믹 포커스 보정 회로를 고해상도 모니터에 적용함에 있어서 다이나믹 포커스파형을 증폭하는 증폭회로에서 지연시간으로 인해 정확한 다이나믹 포커스 파형이 인가되지 못하는 문제점이 있었다.

본 발명에서는수평플아이백 펄스신호의 위상 보정수단을 구성하여 증폭회로에서 발생될 지연시간만큼 수평플라이백 펄스 신호의 위상을 앞당겨 보정하도록 하므로써, 증폭회로에서의 지연시간으로 인한 입력파형과 출력파형사이의 위상차를 보정하여 정확한 다이나믹 포커스파형을 포커스단자에 인가하도록 한 것이다.

도 1은 종래 다이나믹 포커스 보정 회로도

도 2는 종래 회로도에서 각부 출력파형도

도 3은 본 발명 수평플라이백펄스신호의 위상 보정 회로도

도 4는 본 발명에서 각부 출력파형도

상기 목적달성을 위한 본 발명 수평플라이백펄스신호의 위상 보정 회로의 구성은 도 3에 도시된 바와같이, 수평플라이백펄스를 출력하는 수평출력부(21)와, 상기 수평출력부(21)에서 출력된 수평플라이백펄스전압을 분압시키는 전압분배회로(22)와, 상기 전압분배회로(22)에 의해 분압된 전압 파형의 위상을 소정의 설정된 시정수에 따라 보정하기 위한 위상보정부(23)와, 상기 위상보정부(23)에서 출력된 파형을 클링핑하여 버퍼회로(25)를 통해 편향발진IC(26)에 공급하기 위한 클리퍼회로(24)와, 클리퍼회로(24)의 출력 전압을 임피던스 매칭시켜 클리퍼회로(24)로 부터의 입력파형을 유지시켜 편향발진IC(26)에 공급하는 버퍼회로(25)와, 버퍼회로(25)에서 출력된 전압파형에 의해 수평다이나믹 포커스 파형을 출력하는 편향발진IC(26)와, 상기 편향발진IC(26)에서 출력된 수평다이나믹 포커스 파형을 증폭하는 증폭회로(27)로 구성된다.

그리고, 상기 위상보정부(23)는 위상 보정을 위하여 시정수를 설정하는 저항(R1) 및 콘덴서(C5)를 포함하여 구성된다.

미설명 부호 Q1,Q2는 트랜지스터, D1~D3는 다이오드, R1~R4는 저항, C1~C5는 콘덴서이다.

상기와 같이 구성된 본 발명 수평플라이백펄스신호의 위상 보정 회로의 작용효과를 설명하면 다음과 같다.

먼저, 편향요크(DY)가 포함된 수평출력부(21)에서는 도 4에 E파형과 같은 수평플라이백펄스가 출력되고 이 수평플리이백펄스전압은 콘덴서(C1)(C2)에 의해 전압 분배되어 콘덴서(C3)를 통해 도 4에 F파형과 같은 전압파형이 출력된다.

상기 콘덴서(C3)를 통해 출력된 전압파형은 콘덴서(C5) 및 저항(R1)을 통과하는데 이때, 위상보정부(23)에 설정되는 시정수(R1C5)를 작게 하여 전압파형을 앞당겨지도록 증폭회로(27)에서 발생되는 지연시간(t_d)으로 발생되는 입력파형과 출력파형간의 위상차를 보정할 수 있도록 한다.

즉, 증폭회로(27)에서 발생될 수 있는 지연시간(t_d)만큼 수평플라이백펄스 전압파형을 미리 앞당겨지도록 하므로써, 파형증폭시 정상적인 수평다이나믹 포커스파형을 출력해낼 수 있도록 하는 것이다.

한편, 콘덴서(C5) 및 저항(R1)에 설정된 시정수에 따라 출력된 전압파형은 전압(V1)과 다이오드(D2)에 의해 파형의 피크가 V₂+ 0.7V로 클리핑되고 또한, 다이오드(D3)에 의해 -0.7V보다 낮은 전압도 클리핑되어 도 4에 G와 같은 파형으로 버퍼회로(25)의 트랜지스터(Q1)의 동작 영역내에서 입력되도록 한다.

클리퍼회로(24)에서 클리핑되어 출력된 G파형은 트랜지스터(Q2)의 베이스로 입력되고 이때, 트랜지스터(Q2)는 온동작하여 콜렉터와 연결된 저항(R3)을 통해 도 4에 D와 같은 파형이 편향발진IC(26)의 PLL부로 출력된다.

상기 편향발진IC(26)에서는 PLL부로 입력된 전압파형에 의해 도 4에 I파형과 같은 수평다이나믹 포커스파형이 저항(R4)을 통해 증폭회로(28)로 출력한다.

증폭회로(28)에서는 이와 같이 입력된 수평다이나믹 포커스 파형을 증폭하여 플아이백트랜스(FBT)에 공급하게 된다.

여기서, 상기 증폭회로(28)를 통해 입력된 수평다이나믹 포커스파형이 증폭될때 증폭회로의 특성상 입력파형과 출력파형간에는 약간의 지연시간(t_d)이 존재하게 되므로, 앞서 위상보정부(23)를 통해 위상보정된 상태가 정상적인 위치로 되도록아 오게 되므로, 정확한 다이나믹 포커스파형을 플라이백 트랜스(FBT)에 인가할 수 있게 된다.

상기와 같이 작용하는 본 발명 수평플라이백펄스신호의 위상 보정 회로는 수평편향주파수가 높은 고해상도 모니터에 적용하여 정확한 다이나믹 포커스 파형을 인가함으로서 화면의 선명도를 향상시킬수 있는 효과가 있다.

Claims

수평플라이백펄스를 출력하는 수평출력부와, 상기 수평출력부에서 출력된 수평플라이백펄스전압을 분압시키는 전압분배회로와, 상기 전압분배회로에 의해 분압된 전압 파형의 위상을 소정의 설정된 시정수에 따라 보정하기 위한 위상보정부와, 위상보정부에서 출력된 파형을 클링핑하여 버퍼회로를 통해 편향발진IC에 공급하기 위한 클리퍼회로와, 클리퍼회로의 출력 전압을 임피던스 매칭시켜 클리퍼회로로 부터의 입력파형을 유지시켜 편향발진IC에 공급하는 버퍼회로와, 상기 버퍼회로에서 출력된 전압파형에 의해 수평다이나믹 포커스 파형을 출력하는 편향발진IC와, 상기 편향발진IC에서 출력된 수평다이나믹 포커스 파형을 증폭하는 증폭회로로 구성된 것을 특징으로 하는 수평플라이백펄스신호의 위상 보정 회로.