KR920007137Y1

KR920007137Y1 - 수직사이즈 신호 제한회로

Info

Publication number: KR920007137Y1
Application number: KR2019900013755U
Authority: KR
Inventors: 신욱희
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1990-09-04
Filing date: 1990-09-04
Publication date: 1992-10-02
Also published as: KR920007258U

Abstract

내용 없음.

Description

수직사이즈 신호 제한회로

제1도는 이 고안에 따른 수직사이즈 제한회로.

제2도는 이 고안에 따른 수직사이즈 제한회로의 주요부분 파형도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 제1반전부 20 : 제2반전부

30 : 수직사이즈 신호 입력부 40 : 비교부

50 : 합성부 60 : 클램핑부

70 : 궤환부 Q1∼Q7 : 트랜지스터

D1∼D5 : 다이오드 C1∼C6 : 콘덴서

OP1∼OP3 : 비교기 R1∼R26 : 저항

이 고안은 모니터에 관한 것으로서, 더욱 상세하게는 모니터의 오동작에 의한 화상의 크기가 변화되는 것을 자동으로 방지할 수 있는 수직사이즈 신호 자동제한 회로에 관한 것이다.

모니터에 일정한 화상을 디스플레이 시킬때, 디스플레이되는 화상의 크기를 항상 일정한 크기로 유지시킬 필요가 있으나, 모니터의 오동작으로 인하여 화상의 크기가 변화되는 경우 즉 라스터(Raster)가 변화되는 경우가 발생한다.

종래에는 이러한 라스터의 변화를 제어하기 위하여 외부에 라스터 조정장치를 구성하여, 모니터의 사용자가 라스터를 보면서 적당한 사이즈로 라스터 조정장치를 조정하여 왔다.

즉, 모니터에 디스플레이 되는 화상의 크기가 작게 표현되면, 외부 라스터 조정장치를 조정하여 화상의 크기를 크게 조정하고, 화상의 크기가 크게 표현되면 외부 라스터 조정장치를 조정하여 화상의 크기를 작게 조정하여 왔다.

그러나, 이러한 종래의 라스터 조정장치는 화상의 크기에 따라 라스터 조정장치를 매번 조정하여야 하므로 사용자는 모니터의 사용시 불편한 문제점이 있있다.

이 고안은 이러한 문제점을 해결하기 위한 것으로서 화상의 크기를 제어하는 수직사이즈 신호를 기준신호와 비교하여, 자동으로 일정수직 사이즈 신호로서 유지하게 하므로서 모니터에 디스플레이되는 화상의 크기를 일정하게 유지할 수 있는 수직사이즈 신호 제한회로를 제공하는데 있다.

이러한 목적을 달성하기 위한 이 고안의 특징은, 입력되는 수직동기 신호를 반전하여 출력하는 제1 반전부와, 상기 제1 반전부에 연결되여 상기 제1 반전부의 출력을 반전하여 출력하는 제2 반전부와, 입력되는 수직사이즈 신호를 클램핑하는 수직사이즈 신호 입력부와, 상기 수직사이즈 신호 입력부에 연결되어 상기 수직사이즈신호 입력부의 출력을 정류하여 기준전압과 비교하는 비교부와, 상기 제2 반전부 및 비교부에 연결되어 상기제2 비교부의 출력 및 비교부의 출력을 합성하여 톱니파로서 출력하는 합성부와, 상기 합성부에 연결되어 상기 합성부의 출력을 일정레벨로 클램핑하는 클램핑부와 상기 클램핑부의 출력을 궤환시켜 상기 수직사이즈 신호 입력부에 인가하는 궤환부와로 구성되는 수직사이즈 신호 제한회로에 있다.

이하, 이 고안의 실시예를 첨부된 도면에 따라 상세히 설명한다.

제1도는 이 고안에 따른 수직사이즈 신호 제한회로도로서, 제1 반전부(10), 제2 반전부(20), 수직사이즈신호 입력부(30), 비교부(40), 합성부(50), 클램핑부(60) 및 궤환부(70)로 이루어진다.

이를 더욱 구체적으로 설명하면, 입력되는 수직동기신호(VT)를 반전하여 출력하는 제1 반전부(10)는 스위칭용 트랜지스터(Q1)로 이루어진다.

그리고 상기 제1 반전부(10)에 연결되어 상기 제1 반전부(10)의 출력을 반전하여 출력하는 제2 반전부(20)는 상기 제1 반전부(10)의 트랜지스터(Q1)에 상기 트랜지스터(Q1)의 구동에 따라 구동되는 스위칭용 트랜지스터(Q2)를 연결하고, 상기 트랜지스터(Q2)에 정류용 다이오드(D5) 및 바이어스용 트랜지스터(Q3)를 연결하여 상기 트랜지스터(Q2)는 상기 트랜지스터(Q1)의 출력을 반전하여 출력하도록 이루어진다.

그리고, 입력되는 수직사이즈신호를 클램핑하는 수직사이즈 신호 입력부(30)는 클램핑 다이오드(D1)를 증폭용 트랜지스터(Q4)에 연결하여 상기 다이오드(D1)에서 클램핑된 신호가 상기 트랜지스터(Q4)에서 반전 및 증폭되어 출력되도록 이루어진다.

그리고 수직사이즈 신호 입력부(30)는 상기 트랜지스터(Q4)에 반전 및 증폭용 트랜지스터(Q5)를 연결하여 상기 트랜지스터(Q4)에서 출력되는 신호가 반전되어 출력되도록 이루어진다.

그리고, 상기 수직사이즈 신호 입력부(30)에 연결되어, 상기 수직사이즈 신호 입력부(30)의 출력을 정류하여 기준전압과 비교하는 비교부(40)는 상기 수직사이즈 입력부(30)에 정류용 다이오드(D3) 및 검파용 콘덴서(C1)를 연결하여, 상기 수직사이즈 신호 입력부(30)의 출력이 정류 및 검파되어 일정레벨의 직류전압이 되도록 이루어진다.

그리고, 비교부(40)는 상기 다이오드(D3) 및 콘덴서(C1)를 비교기(OP1)의 반전단자(-)에 연결하고, 상기 비교기(OP1)의 비반전단자(+)에 기준전압(B+)이 정류용 다이오드(D4)를 통하여 인가되도록 한다.

이때, 상기 비교기(OP1)의 비반전단자(+)에는 바이어스 조정용 가변저항(VR1)을 연결하여, 사용자의 조절에 의하여 비교기(OP1)의 비반전단자(+)에 인가되는 기준전압이 가변되도록 이루어진다.

그리고 상기 제2 반전부(20) 및 비교부(40)에 연결되어 상기 제2 비교부(20)의 출력 및 비교부(40)의 출력을 합성하여 출력하는 합성부(50)는 상기 제2 비교부(20)의 출력에 따라 구동하는 스위칭용 트랜지스터(Q6)를 상기 비교부(40)의 출력에 따라 구동하는 트랜지스터(Q7)에 연결한다.

그리고 상기 트랜지스터(Q7)의 콜렉터측은 상기 트랜지스터(Q7)에 연결된 저항(R10)과의 시정수에 따라 충방전하므로 입력신호를 일정레벨의 톱니파형으로 출력하는 콘덴서(C3)를 연결하여 이루어진다.

그리고, 상기 합성부(50)에 연결되어 상기 합성부(50)의 출력을 일정레벨로 클램핑하는 클램핑부(60)는 상기 합성부(50)의 출력이 콘덴서(C4)를 통해 비교기(OP2)의 비반전단자(+) 및 비교기(OP3)의 반전단자(-)에 인가되도록하고, 상기 비교기(OP2)의 반전단자(-) 및 비교기(OP3)의 비반전단자(+)에 기준전압이 인가되어 비교된 후, 비교된 신호들이 합성되어 출력되도록 이루어진다.

그리고, 상기 클램핑부(60)의 출력은 음극선관(CRT)의 편향회로에 인가되는 한편 궤환부(70)를 거쳐 상기 수직사이즈 신호 입력부(30)에 궤환되도록 이루어진다.

이와같이 이루어진 이 고안에 따른 수직사이즈 신호 제한회로는 제2도의 펄스(P1)와 같은 수직 동기신호(VT)가 상기 제1 반전부(10)의 트랜지스터(Q1)에 인가되면, 상기 트랜지스터(Q1)는 상기 펄스(P1)가 로우레벨일때 구동하여 상기 트랜지스터(Q1)의 콜렉터측은 상기 펄스(P1)의 반전된 신호가 출력된다.

그리고 상기 제1 반전부(10)에 연결된 제2 반전부(20)의 트랜지스터(Q2)는 베이스측에 하이레벨신호가 인가될때 구동하므로 상기 트랜지스터(Q2)의 콜렉터측은 상기 제1 반전부(10)의 출력을 반전시킨 원래의 펄스(P1)파형을 갖는 신호를 출력한다.

이때, 상기 수직사이즈 신호 입력부(30)에는 펄스(P2)와 같은 톱니파형의 수직사이즈신호가 입력되며, 이러한 펄스(P2)는 클램핑 다이오드(D1)에 의하여 클램핑되므로, 펄스(P3)와 같은 파형의 신호가 출력된다.

그리고, 이러한 펄스(P3)는 트랜지스터(Q4)의 베이스 측에 인가되므로, 상기 트랜지스터(Q4)의 콜렉터측은 상기 펄스(P3)의 반전된 신호를 출력하며, 이러한 펄스(P3)의 반전된 신호가 트랜지스터(Q5)의 베이스측에 인가되므로 상기 트랜지스터(Q5)의 콜렉터측은 펄스(P4)와 같이 펄스(P3)와 같은 파형을 갖는 신호를 출력한다.

그리고 상기 수직사이즈 신호 입력부(30)에서 출력되는 펄스(P4)는 비교부(40)의 정류용 다이오드(D3) 및 검파용 콘덴서(C1)에 의하여 정류되어 펄스(P5)와 같이 일정레벨을 갖는 직류전압으로 변환되어 비교기(OP1)의 반전단자(-)에 인가된다.

그리고, 상기 비교기(OP1)의 비반전단자(+)에는 일정레벨을 갖는 기준전압이 인가되는 상태이므로 비교기(OP1)는 단자(+), (-)에 인가되는 전압을 비교하여 펄스(P6)와 같은 일정레벨을 갖는 신호를 출력하게 된다.

이때 모니터의 사용자는 상기 비교기(OP1)에 연결된 가변저항(VR1)을 조절하므로서, 상기 펄스(P6)의 레벨을 조절할 수 있다.

그리고, 이러한 펄스(P6)는 합성부(50)의 트랜지스터(Q7)에 인가되므로 상기 트랜지스터(Q7)는 베이스측및 에미터측의 전위차에 의하여 구동된다.

이때, 상기 트랜지스터(Q7)에 연결된 트랜지스터(Q6)는, 상기 제1반전부(10)에서 펄스(P1)의 반전원 신호가 하이레벨 일때 구동하여, 상기 트랜지스터(Q7)를 제어하게 된다.

그리고, 상기 트랜지스터(Q7)의 콜렉터측 출력은 콘덴서(C3) 및 저항(R10)의 시정수에 따른 충방전 작용에 의하여, 상기 콘덴서(C3)는 펄스(P7)와 같이 상기 트랜지스터(Q7)의 출력에 따른 일정레벨을 갖는 톱니파형을 출력하게 된다.

이때, 이러한 톱니파형의 펄스(P7)는 비교기(OP2),(OP3)의 비반전단자(+) 및 반전단자(-)에 인가되고, 상기 비교기(OP2),(OP3)의 반전단자(-) 및 비반전단자(+)에는 일정레벨의 기준전압이 인가되므로 상기 톱니파형의 펄스(P7)는 일정레벨(H),(L) 상태내의 신호만이 클램핑되어, 상기 비교기(OP2),(OP3)의 합성출력은 펄스(P8)와 같은 구형파를 출력하게 되며, 이러한 구형파 펄스(P8)는 상기 제2 반전부(20)의 출력과 합성되어, 일정폭을 갖는 수직사이즈 신호로서 음극선관의 편향에 인가되는 한편, 궤환부(70)를 통하여, 일정레벨을 갖는 톱니파 펄스의 수직사이즈신호로 변환되어, 상기 수직사이즈 신호 입력부(30)에 인가되는 것이다.

즉 이 고안은 수직사이즈 신호를 비교부에 구성되는 비교기에서 비교할때, 가변저항을 조정하여, 원하는 레벨로 제어가 가능한 한편, 상기 비교부의 출력중 일정레벨을 띤 신호만을 클램핑하므로서, 항상 일정한 폭의 수직사이즈신호가 출력되어 모니터에 디스플레이 되는 영상의 크기는 사용자가 원하는 레벨로 향상 유지시킬수 있는 효과가 있다.

Claims

입력되는 수직동기신호(VT)를 반전하여 출력하는 제1 반전부(10)와, 상기 제1 반전부(10)에 연결되어 상기 제1 반전부(10)의 출력을 반전하여 출력하는 제2 반전부(20)와, 입력되는 수직사이즈 신호(VS)를 클램핑하는 수직사이즈신호 입력부(30)와, 상기 수직사이즈신호 입력부(30)에 연결되어, 상기 수직사이즈신호 입력부(30)의 출력을 정류하여 기준전압과 비교하는 비교부(40)와, 상기 제2 반전부(20) 및 비교부(40)에 연결되어 상기 제2 비교부(20)의 출력 및 비교부(40)의 출력을 합성하여 톱니파로 출력하는 합성부(50)와, 상기 합성부(50)에 연결되어 상기 합성부(50)의 출력을 일정레벨로 클램핑하는 클램핑부(60)와, 상기 클램핑부(60)에 연결되어 상기 클램핑부(60)의 출력을 궤환시켜, 톱니파형으로 상기 수직신호 궤환부(30)에 인가하는 궤환부(70)와, 로 구성되는 것을 특징으로 하는 수직사이즈신호 제한회로.
제1항에 있어서, 상기 제1 반전부(10)는, 입력되는 수직동기신호를 반전시켜 증폭하는 트랜지스터(Q1)로 구성된 수직사이즈 신호 제한회로.
제1항에 있어서, 상기 제2 반전부(20)는, 상기 제1 반전부(10)에 연결되어 상기 제1 반전부(10)의 출력을 반전시켜 증폭하는 트랜지스터(Q2)로 구성된 수직사이즈 신호 제한회로.
제1항에 있어서, 상기 수직사이즈 신호 입력부(30)는, 입력되는 수직사이즈 신호(VS)를 클램핑하는 클램핑용 다이오드(D1)와, 상기 다이오드(D1)에 연결되어 상기 다이오드(D1)의 출력을 반전시켜 증폭하는 트랜지스터(Q4)와, 상기 트랜지스터(Q4)에 연결되어 상기 트랜지스터(Q4)의 출력을 반전시켜 출력하는 트랜지스터(Q5)와, 로 구성된 수직사이즈 신호 제한회로.
제1항에 있어서, 상기 비교부(40)는, 상기 수직사이즈 신호 입력부(30)의 출력을 정류하는 정류용 다이오드(D3)와, 상기 다이오드(D3)에 연결되어 상기 다이오드(D3)의 출력을 기준전압과 비교하는 비교기(OP1)와, 로 구성된 수직사이즈 신호 제한회로.
제1항에 있어서, 상기 합성부(50)는, 상기 제1 반전부(10)에 연결되어 상기 제1 반전부(10)의 출력에 따라 구동되는 트랜지스터(Q6)와, 상기 비교부(40)에 연결되어 상기 비교부(40)의 출력에 따라 구동하는 트랜지스터(Q7)와, 상기 트랜지스터(Q6)에 연결되어, 시정수에 의하여 상기 트랜지스터(Q6)의 출력을 톱니파로 형성시키는 저항(R10) 및 콘덴서(C3)와, 로 구성된 수직사이즈 신호 제한회로.
제1항에 있어서, 상기 클램핑부(60)는, 상기 합성부(50)에 연결되어 상기 합성부(50)의 출력을 기준전압과 비교하여 출력전압을 합성하는 비교기(OP1),(OP2)로 구성된 수직사이즈 신호 제한회로.