KR19990030305A - 감광성 소프트 패시베이션층을 갖춘 집적회로 - Google Patents

감광성 소프트 패시베이션층을 갖춘 집적회로 Download PDF

Info

Publication number
KR19990030305A
KR19990030305A KR1019980040809A KR19980040809A KR19990030305A KR 19990030305 A KR19990030305 A KR 19990030305A KR 1019980040809 A KR1019980040809 A KR 1019980040809A KR 19980040809 A KR19980040809 A KR 19980040809A KR 19990030305 A KR19990030305 A KR 19990030305A
Authority
KR
South Korea
Prior art keywords
layer
etch stop
opening
stop layer
passivation layer
Prior art date
Application number
KR1019980040809A
Other languages
English (en)
Other versions
KR100281031B1 (ko
Inventor
챤드라세카 나라얀
베티나 딘켈
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
디어터 크리스트, 베르너 뵈켈
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션, 디어터 크리스트, 베르너 뵈켈, 지멘스 악티엔게젤샤프트 filed Critical 포만 제프리 엘
Publication of KR19990030305A publication Critical patent/KR19990030305A/ko
Application granted granted Critical
Publication of KR100281031B1 publication Critical patent/KR100281031B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

감광성 소프트-패시베이션 층의 형성 후 디바이스 특징구조를 액세스하기 위해 단자 비아 개구를 한정하기 위해 에칭 스톱층을 이용하는 집적회로가 개시되었다. 상기 에칭 스톱층은 상기 단자 비아 개구의 사이즈가 전류 감광성 소프트-패시베이션 층의 레졸루션 성능으로부터 분리되어 질 수 있게 한다.

Description

감광성 소프트 패시베이션층을 갖춘 집적회로
본 발명은 일반적으로 반도체 제조에 관한 것으로 더욱 상세히는, 소프트 패시베이션 층에 관한 것이다.
디바이스 제조에서, 절연층, 반도전층 및 도전층이 기판상에 형성된다. 상기 층들은 디바이스 특징구조 및 스페이스를 생성하기 위해 패터닝된다. 상기 특징구조 및 스페이스의 최소크기 또는 특징구조의 사이즈(F)는 사용된 물질 및 리소그래픽 시스템의 레졸루션 성능에 의존한다. 상기 특징 구조 및 스페이스는 트랜지스터, 커패시터 또는 레지스터와 같은 디바이스를 형성하기 위해 패터닝된다. 이들 디바이스는 그후 소망하는 전기적 기능을 달성하기 위해 상호연결되어 칩 또는 집적회로(ICs)를 생성한다.
퓨즈는 표준 프로세싱이 완료된 후 IC의 상호연결부를 변경시키도록 채용된다. IC의 상호연결부를 변경시킬 수 있음은 IC 제조자에게 고객의 특정 요구사항을 수용하기 위해 표준 IC 설계를 재단할 수 있는 유연성을 제공한다. 퓨즈는 또한 수율을 증대시키기 위해 결함있는 회로를 대체하는, 여분회로에 연결부를 제공하는 데 사용되어 왔다. 예로서, 퓨즈는 임의접근 메모리(RAM) IC에서 여분라인(여분 활성화)를 갖춘 결함있는 워드라인 및/또는 비트라인을 대체시키는 데 사용될 수 있다.
레이저 차단가능 퓨즈로서 참조되는 퓨즈의 한 유형은 통상적으로 IC의 표면 또는 표면 근처에 형성된다. 퓨즈 물질에 충돌하는 레이저 빔은 퓨즈부분을 비도전성이 되게 하므로써, 퓨즈를 통하는 전류 흐름을 방해한다. 레이저 차단가능 퓨즈는 비교적 제조하기 단순하기 때문에 널리 사용된다.
상기 퓨즈는 일반적으로 IC의 표면상에 형성된다. IC 및 퓨즈는 주위로부터 디바이스를 보호하기 위해 하드 및 소프트 패시베이션층에 의해 커버된다. 소프트 패시베이션 층으로부터 퓨즈를 절연시키기 위해 장벽층이 제공된다. 소프트 패시베이션 층은 예를들어 감광성 폴리이미드(PSPI;photosensitive polyimide)이다. 퓨즈를 액세스하기 위해, PSPI에 개구가 형성된다. 상기 개구는 단자 비아(TV;terminal via) 개구로서 참조된다.
상기 TV 개구의 형성은 리소그래픽 기술에 의해 달성된다. 이 기술은 노광소스 및 마스크로 PSPI를 선택적으로 노광시키는 것을 포함한다. 상기 마스크는 TV 개구에 대응하는 패턴을 포함한다. 그후 PSPI는 PSPI가 열적으로 안정되도록 경화되어 진다. 경화 후, 반응성 이온 에칭(RIE; reactive ion etching)이 수행된다. RIE는 노광된 영역의 기타 절연층 및 하드 패시베이션층을 제거하고, 상기 퓨즈에 TV 개구를 생성한다.
TV 개구의 최소 특징구조 사이즈를 결정하는 PSPI의 리소그래픽 레졸루션은 현재 이용가능한 감광성 폴리머에 의존한다. 현재 이용가능한 감광성 폴리머는 약 10㎛의 작은 TV 개구를 신뢰성 있게 한정한다.
미래의 IC 설계에서, 칩 사이즈를 더욱 소형화할 수 있는 작은 TV 개구를 제공하는 것이 중요하다. 그러나, 현재 이용가능한 PSPI는 영역을 덜 차지하는 진보된 퓨즈 디자인을 수용할 수 없다.
따라서, 본 발명은 상기와 같은 단점을 해결하기 위해, 더욱 소형인 TV 윈도우가 공간을 덜 차지하는 진보된 퓨즈 디자인을 수용할 수 있는 집적회로를 제공하는 것을 목적으로 한다.
도 1 및 도 2는 감광성 폴리이미드의 레졸루션 성능 보다 작은 TV 개구를 제공하기 위한 본 발명의 실시예를 나타낸 도.
* 도면의 주요부분에 대한 부호의 설명 *
100; 집적회로 100; 기판
105; 디바이스 120; 디바이스 특징구조
125,126;유전층 130;에칭스톱층
132; TV 개구 140; 실리콘 산화물 층
142; 실리콘 질화물 층
본 발명은 전류 폴리이미드 층의 레졸루션 성능 보다 작은 TV 개구를 형성하는 것에 관한 것이다. 본 발명의 한 실시예에 따라, 에칭 스톱 층이 감광성 소프트-패시베이션 층에 의해 후속하여 덮혀지는 디바이스 특징 구조위에 제공된다. 상기 에칭 스톱 층은 상기 디바이스 특징구조를 액세스하기에 충분한 개구를 제공하도록 패터닝된다. 상기 에칭 스톱 층을 이용하여, 디바이스 특징구조를 액세스하는 데 사용된 개구의 사이즈는 감광성 소프트-패시베이션 층의 리소그래픽 레졸루션으로부터 디커플링된다. 대신에, 개구의 사이즈는 상기 에칭 스톱 층을 패터닝하는 데 사용된 리소그래픽 프로세스에 좌우된다. 이와 같이, 디바이스 특징구조를 액세스하는 데 사용된 개구는 감광성 소프트-패시베이션 층에 형성된 개구 보다 훨씬 작다.
본 발명을 더욱 잘 이해하기 위해선, 다음의 상세한 설명 및 첨부도면을 참조하여야 한다.
본 발명은 PSPI에 TV 개구를 형성하는 것에 관한 것이다. 도 1을 참조하면, 반도체 집적회로(IC)(100)의 일부분의 단면이 도시되어 있다. 예로서, IC는 임의접근 메모리(RAM), 동적 임의접근 메모리(DRAM), 동기식 DRAM(SDRAM), 정적 RAM(SRAM) 또는 판독 전용메모리(ROM)와 같은 메모리 회로이다. 또한, IC는 프로그램가능 논리 어레이(PLA), 주문형 특정 응용 IC(ASIC), 병합된 DRAM-논리 IC(내장된 DRAM), 또는 임의의 기타 회로 디바이스일 수 있다.
전형적으로, 다양한 ICs가 실리콘웨이퍼와 같은 반도체 기판상에서 병렬로 제조된다. 프로세싱 후, 상기 웨이퍼는 ICs를 다수의 개별 칩으로 분리하기 위해 절단된다. 상기 칩들은 컴퓨터 시스템, 셀룰러 폰, 개인 휴대용 단말기기(PDAs) 및 기타 제품과 같은 소비자 제품에 사용되기 위해 최종 제품으로 패키징된다.
도시된 바와 같이, IC는 예로서 실리콘 웨이퍼와 같은 기판(101)상에 형성된 디바이스(105)를 포함한다. SOI(silicon on insulator), SOS(silicon on sapphire), 게르마늄, 갈륨 비소 및 III 내지 V족 화합물과 같은 기타 반도체 기판도 유용하다. 디바이스는 상세히 도시되지는 않았다. 한 실시예에서, IC는 DRAM IC에 채용된 것과 같은 다수의 메모리 셀을 포함한다.
통상적으로, 다수의 디바이스 층은 상기 디바이스 위에 형성된다. 이들 디바이스 층은 IC를 구성하는 디바이스를 형성하도록 패터닝된 도전층 및 절연층을 포함한다.
예시적으로, 디바이스 특징구조(120)는 유전층(125)에 의해 분리된 디바이스 위에 제공된다. 유전물질은 예를들어, 실리콘 이산화물(SiO2), 실리콘 질화물(Si3N4) 또는 임의의 기타 유전물질을 포함한다. 상기 디바이스 특징구조는 예로서 IC의 가공 후 소망하는 전기적 특성을 달성하기 위해 하부에 놓인 디바이스의 상호연결을 제공하기 위해 사용되는 퓨즈를 나타낸다.
한 대표적인 실시예에서, 유전층(126)은 디바이스 특징구조(120)위에 형성된다. 유전층은 예로서, BEOL(back-end-of-line) 프로세싱을 위해 리드 프레임에 단자 연결을 제공하는 본드 패드를 형성하기 위해 사용되는 바와 같은 상부에 놓인 도전층으로부터 디바이스 특징구조를 분리시킨다.
본 발명에 따라, 에칭 스톱층(130)이 유전층(126) 위에 제공된다. 한 실시예에서, 에칭 스톱층은 유익하게 본드 패드 연결을 형성하는 데 사용되는 도전층을 포함한다. 이것은 추가의 처리 단계없이 에칭 스톱층이 제공되어 질 수 있게 하므로써, 미가공 프로세스 시간(RPT;raw process time)에서 어떠한 불이익도 없다.
그러나, 이러한 도전층이 정상적인 프로세싱의 일부분으로서 이용불가능하다면, 에칭 스톱층이 유전층(126) 위에 증착된다. 에칭 스톱층은 예를들어 Al, Cu, W, Mo 와 같은 도전성 물질 또는 기타 도전성 물질을 포함한다. 선택적인 에칭으로 제거될 수 있는 에칭 스톱층 상부 및 하부에 있는 기타 물질도 유용하다. 통상적으로, 이것은 에칭 스톱층이 유전층(126)의 물질과는 상이한 물질 및 그 위에 형성된 물질과 상이한 물질을 포함함을 의미한다. 예로서, 상부에 놓인 층이 실리콘 산화물이고 유전층이 실리콘 산화물을 포함한다면 그리고 그 반대인 경우이면 실리콘 질화물 에칭 스톱층이 사용될 수 있다.
상기 에칭 스톱 층은 디바이스 특징구조(120) 위에 위치된 개구를 제공하도록 패터닝된다. 도시된 바와 같이, 상기 개구는 디바이스 특징구조(120)에 액세스할 수 있을 만큼 충분하다. 예로서, 디바이스 특징구조가 레이저 차단가능 퓨즈이면, 개구는 연결부를 분리하기 위해 레이저 차단가능 퓨즈에 의해 충분히 액세스된다. 통상적으로, 디바이스 특징구조(120)는 전류 PSPI로 가능한 최소 개구 보다 더욱 작다. 이와 같이, 에칭 스톱층에 패터닝된 개구는 전류 PSPI로 가능한 최소 개구 보다 훨씬 작다.
에칭 스톱층의 패터닝은 종래의 리소그래픽 및 에칭 기술을 이용하여 달성된다. 이러한 기술은 포토레지스트 층을 에칭 스톱층 위에 증착시키며 노광 소스 및 마스크로 상기 층을 선택적으로 에칭하는 단계를 포함한다. 포지티브 레지스트 또는 네거티브 레지스트가 사용되는 지의 여부에 좌우되어, 포토레지스트 층의 노광부분 및 노광되지 않은 부분은 에칭 스톱층의 영역을 선택적으로 노광시키기 위해 성장 동안 제거된다. 상기 레지스트에 의해 보호되지 않은 영역은 예로서 개구(132)를 생성하기 위해 반응성 이온 에칭(RIE)에 의해 에칭된다.
실리콘 산화물층(140) 및 실리콘 질화물층(142)은 IC의 표면 위에 증착되고, 에칭 스톱층을 덮는다. 층(140 및 142)은 하드 패시베이션 층으로서의 역할을 한다. 통상적으로, 산화물층 및 질화물층은 각각 약 50nm 내지 800nm 이다. 대안으로, 하드 패시베이션 층 및 유전층이 예로서 실리콘 산화물을 포함한다면, 에칭 스톱층은 실리콘 질화물로 형성될 수 있다. 또한 하드 패시베이션 층 및 유전층은 실리콘 질화물을 포함하며, 에칭 스톱층은 실리콘 산화물로 형성될 수 있다.
소프트 패시베이션 층(150)은 IC 위에 증착된다. 소프트 패시베이션 층(150)은 주위의 오염으로부터 IC를 보호하는 역할을 한다. 한 실시예에서, 소프트 패시베이션 층은 PSPI를 포함한다. 이러한 PSPI는 Olin Microelectronic Materials에 의해 제조된 Probimide 7000 series를 포함한다. 듀폰 5878과 같은 기타 비-감광성 폴리머도 사용될 수 있지만 여분의 포토패터닝 단계를 필요로 할 것이다.
PSPI는 스핀-코팅 또는 커튼-코팅과 같은 다양한 증착 기술에 의해 증착된다. 통상적으로, PSPI의 타겟 두께는 최종 경화 후 약 6㎛ 이다.
증착 후, PSPI는 노광 소스 및 마스크에 의해 선택적으로 노광된다. 노광 소스에 노광된 PSPI의 영역은 교차결합되며 성장 후 남아 있는다. 광에 노광되지 않은 PSPI의 다른 영역은 성장 동안 없어지며, 소망하는 TV 개구를 남긴다. 포지티브 활성 PSPI도 이용될 수 있고, 여기서 노광된 영역은 성장 동안 제거된다. 결과적으로, PSPI는 디바이스 특징구조(120)를 액세스하는 TV 개구를 형성하기 위해 후속하는 RIE의 에칭 마스크로서의 역할을 한다.
상기한 바와 같이, 현재 이용가능한 PSPI의 레졸루션은 약 10㎛이다. 이것은 디바이스 특징구조(120)를 액세스하는 데 필요한 개구 보다 훨씬 큰 PSPI에서의 개구로 된다. RIE는 PSPI의 노광부분과 그 하부에 있는 여러 디바이스 층을 제거한다.
RIE가 계속됨에 따라, 에칭 스톱층은 노광된다. 이 에칭 스톱층은 그 밑에 있는 물질이 RIE에 의해 제거로부터 보호된다. 그러나, 개구(132)의 에칭 스톱층에 의해 보호되지 않은 물질은 RIE에 의해 제거되며, 에칭 스톱층에 의해 생성된 개구는 PSPI층의 개구 보다 작다.
본 발명에 따른 에칭 스톱층의 제공은 TV 개구(132)가 PSPI의 레졸루션 성능으로부터 디커플링될 수 있게 한다. 이것은 예로서, 진보된 퓨즈 디자인과 같은 더욱 작은 퓨즈 뱅크를 수용하도록 TV 개구가 훨씬 작을 수 있게 한다.
본 발명이 여러 실시예를 참조하여 상세히 도시되고 설명되었지만, 당업자는 본 발명의 범위로부터 벗어나지 않고 다양한 수정 및 변경이 행해질 수 있음을 인식할 것이다. 본 발명의 범위는 따라서 상기 설명뿐만 아니라 본 발명의 전체 범위와 등가인 첨부된 특허청구범위를 참조하여 결정되어야 한다.
상기와 같은 본 발명의 구성에 의해, 개량된 퓨즈 디자인을 수용할 수 있는 작은 TV 개구를 제공하므로써 칩 사이즈를 더욱 소형화할 수 있다.

Claims (2)

  1. 디바이스 특징구조;
    상기 디바이스 특징구조 위의 유전층 특징구조;
    상기 유전층 특징구조 위에 형성된 감광성 소프트 패시베이션층; 및
    상기 디바이스 특징구조 위의 상기 유전층 특징구조 상부에 형성되고, 유전층에 의해 상기 디바이스 특징구조로부터 분리되며, 유전물질이 선택적으로 제거되어 질 수 있는 물질을 포함하는 에칭 스톱 층을 포함하는 것을 특징으로 하는 집적회로.
  2. 제 1 항에 있어서, 상기 에칭 스톱 층의 개구는 상기 감광성 소프트 패시베이션 층의 개구 보다 작은 것을 특징으로 하는 집적회로.
KR1019980040809A 1997-09-30 1998-09-30 감광성 소프트 패시베이션층을 갖춘 집적회로 KR100281031B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/940,807 1997-09-30
US08/940,807 US6127721A (en) 1997-09-30 1997-09-30 Soft passivation layer in semiconductor fabrication

Publications (2)

Publication Number Publication Date
KR19990030305A true KR19990030305A (ko) 1999-04-26
KR100281031B1 KR100281031B1 (ko) 2001-03-02

Family

ID=25475455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980040809A KR100281031B1 (ko) 1997-09-30 1998-09-30 감광성 소프트 패시베이션층을 갖춘 집적회로

Country Status (6)

Country Link
US (1) US6127721A (ko)
EP (1) EP0905774A3 (ko)
JP (1) JP3469790B2 (ko)
KR (1) KR100281031B1 (ko)
CN (1) CN1144271C (ko)
TW (1) TW406373B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784516B1 (en) * 2000-10-06 2004-08-31 International Business Machines Corporation Insulative cap for laser fusing
CN100420001C (zh) * 2005-05-27 2008-09-17 中芯国际集成电路制造(上海)有限公司 一种改进深沟槽dram钨金属位线的cmp工艺窗的方法
DE102006046790B4 (de) * 2006-10-02 2014-01-02 Infineon Technologies Ag Integriertes Bauelement und Verfahren zum Trennen einer elektrisch leitfähigen Verbindung
JP4686617B2 (ja) * 2009-02-26 2011-05-25 株式会社東芝 スタンパ作製用マスター原盤およびその製造方法並びにＮｉスタンパの製造方法
US8971006B2 (en) * 2011-02-04 2015-03-03 Denso Corporation Electronic control device including interrupt wire
KR101516078B1 (ko) * 2013-09-16 2015-04-29 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US9647200B1 (en) 2015-12-07 2017-05-09 International Business Machines Corporation Encapsulation of magnetic tunnel junction structures in organic photopatternable dielectric material

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device
JPH03198327A (ja) * 1989-12-26 1991-08-29 Fujitsu Ltd 半導体装置の製造方法
US5091289A (en) * 1990-04-30 1992-02-25 International Business Machines Corporation Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions
FR2664095B1 (fr) * 1990-06-28 1993-12-17 Commissariat A Energie Atomique Procede de fabrication d'un contact electrique sur un element actif d'un circuit integre mis.
US5189506A (en) * 1990-06-29 1993-02-23 International Business Machines Corporation Triple self-aligned metallurgy for semiconductor devices
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5187119A (en) * 1991-02-11 1993-02-16 The Boeing Company Multichip module and integrated circuit substrates having planarized patterned surfaces
US5235205A (en) * 1991-04-23 1993-08-10 Harris Corporation Laser trimmed integrated circuit
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US5397741A (en) * 1993-03-29 1995-03-14 International Business Machines Corporation Process for metallized vias in polyimide
KR100256800B1 (ko) * 1993-06-22 2000-05-15 김영환 콘택홀 제조방법
JPH0737988A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd 半導体集積回路装置の製造方法
JPH088209A (ja) * 1994-01-10 1996-01-12 Cypress Semiconductor Corp 半導体装置の製造のための除去されるポストの処理方法
US5466639A (en) * 1994-10-06 1995-11-14 Micron Semiconductor, Inc. Double mask process for forming trenches and contacts during the formation of a semiconductor memory device
US5723381A (en) * 1995-09-27 1998-03-03 Siemens Aktiengesellschaft Formation of self-aligned overlapping bitline contacts with sacrificial polysilicon fill-in stud
US5652182A (en) * 1995-12-29 1997-07-29 Cypress Semiconductor Corporation Disposable posts for self-aligned non-enclosed contacts
US5821160A (en) * 1996-06-06 1998-10-13 Motorola, Inc. Method for forming a laser alterable fuse area of a memory cell using an etch stop layer
US5726100A (en) * 1996-06-27 1998-03-10 Micron Technology, Inc. Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask
US5652175A (en) * 1996-07-19 1997-07-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a fuse structure
US5851903A (en) * 1996-08-20 1998-12-22 International Business Machine Corporation Method of forming closely pitched polysilicon fuses

Also Published As

Publication number Publication date
EP0905774A3 (en) 2003-11-19
CN1213162A (zh) 1999-04-07
JPH11163146A (ja) 1999-06-18
CN1144271C (zh) 2004-03-31
US6127721A (en) 2000-10-03
KR100281031B1 (ko) 2001-03-02
EP0905774A2 (en) 1999-03-31
TW406373B (en) 2000-09-21
JP3469790B2 (ja) 2003-11-25

Similar Documents

Publication Publication Date Title
KR100535798B1 (ko) 듀얼대마신구조체및제조방법
US5272101A (en) Electrically programmable antifuse and fabrication processes
US7301216B2 (en) Fuse structure
US9263384B2 (en) Programmable devices and methods of manufacture thereof
KR100258168B1 (ko) 퓨즈 절단을 위한 개구부를 가지는 반도체 장치
US20020079552A1 (en) Semiconductor device and manufacturing method thereof
US5776825A (en) Method for forming a semiconductor device having reduced stepped portions
US6072242A (en) Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
KR100281031B1 (ko) 감광성 소프트 패시베이션층을 갖춘 집적회로
US6914319B2 (en) Semiconductor device having a fuse
US6362024B1 (en) Semiconductor memory device manufacturing method with fuse cutting performance improved
US6455435B1 (en) Method for fabricating a wiring plane on a semiconductor chip with an antifuse
US20020086519A1 (en) Stacked vias and method
US5494839A (en) Dual photo-resist process for fabricating high density DRAM
KR100439835B1 (ko) 멀티-플로빙용 패드 및 그 제조방법
US20230326904A1 (en) Method of manufacturing semiconductor device having air cavity
US20230326789A1 (en) Semiconductor device having air cavity
JP2004342922A (ja) 半導体装置および半導体装置の製造方法
KR101024715B1 (ko) 반도체 소자의 형성 방법
JPH08321550A (ja) 半導体集積回路装置およびその製造方法
KR100772091B1 (ko) 에스램소자의 제조방법
WO2020098623A1 (en) Semiconductor device, pad structure and fabrication method thereof
KR970003730B1 (ko) 반도체 장치 및 그의 제조방법
US20050029631A1 (en) Method of fabricating a semiconductor device having a photo-sensitive polyimide layer and a device fabricated in accordance with the method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121105

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131107

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141107

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee