KR19990025890A - Manufacturing method of wiring using molybdenum or molybdenum alloy and manufacturing method of thin film transistor using same - Google Patents
Manufacturing method of wiring using molybdenum or molybdenum alloy and manufacturing method of thin film transistor using same Download PDFInfo
- Publication number
- KR19990025890A KR19990025890A KR1019970047729A KR19970047729A KR19990025890A KR 19990025890 A KR19990025890 A KR 19990025890A KR 1019970047729 A KR1019970047729 A KR 1019970047729A KR 19970047729 A KR19970047729 A KR 19970047729A KR 19990025890 A KR19990025890 A KR 19990025890A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- film
- molybdenum
- atomic percentage
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 229910001182 Mo alloy Inorganic materials 0.000 title claims abstract description 39
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 229910052750 molybdenum Inorganic materials 0.000 title claims abstract description 25
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 title claims abstract description 24
- 239000011733 molybdenum Substances 0.000 title claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 179
- 229910001080 W alloy Inorganic materials 0.000 claims abstract description 58
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 33
- 239000011651 chromium Substances 0.000 claims abstract description 33
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 63
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 62
- 239000010937 tungsten Substances 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 51
- 229910000838 Al alloy Inorganic materials 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 46
- 229910052782 aluminium Inorganic materials 0.000 claims description 44
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 35
- 239000000203 mixture Substances 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 15
- 229910000667 (NH4)2Ce(NO3)6 Inorganic materials 0.000 claims description 13
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 11
- 150000002910 rare earth metals Chemical class 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 229910052723 transition metal Inorganic materials 0.000 claims description 10
- 150000003624 transition metals Chemical class 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 description 77
- 239000000463 material Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
몰리브덴 또는 몰리브덴 합금을 이용한 배선의 제조 방법 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것으로서, 크롬, 몰리브덴 또는 몰리브덴 합금의 단일막 또는 이들의 조합으로 이루어진 이중막을 이용하여 표시 장치, 특히 액정 표시 장치의 데이터 배선 및 소스/드레인 전극을 형성한다. 이때, 데이터 배선 및 소스/드레인 전극을 하부는 크롬막 상부는 몰리브덴-텅스텐 합금막으로 형성하는 경우에 완만한 경사 식각이 가능하다.The present invention relates to a method of manufacturing a wiring using molybdenum or molybdenum alloy and a method of manufacturing a thin film transistor using the same, wherein the data of a display device, in particular, a liquid crystal display device using a double film made of a single film or a combination of The wiring and source / drain electrodes are formed. In this case, when the data line and the source / drain electrodes are formed at the bottom of the chromium film and the upper part of the molybdenum-tungsten alloy film, gentle etch is possible.
Description
본 발명은 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device using molybdenum or molybdenum alloy.
일반적으로 반도체 장치의 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연 및 단선을 억제하는 것이 요구된다.In general, since the wiring of the semiconductor device is used as a means for transmitting a signal, it is required to suppress signal delay and disconnection.
단선을 방지하는 방법으로는 배선을 다층으로 형성하는 방법이 제시되고 있으나, 다층의 배선을 형성하기 위해 서로 다른 식각액이 필요할 뿐 아니라 여러 번의 식각 공정이 필요하게 된다.As a method of preventing disconnection, a method of forming a plurality of wirings has been proposed, but not only different etching solutions are required to form multilayer wiring, but also several etching processes are required.
신호 지연을 방지하는 방법으로는 저저항을 가지는 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 물질을 사용하는 것이 일반적이다. 그러나, 알루미늄 또는 알루미늄 합금을 사용하는 경우에는 양극 산화 공정을 부가하여 알루미늄의 약한 물리적인 특성을 보강할 필요가 있다. 또한 액정 표시 장치에서와 같이 패드부에서 ITO(indium tin oxide)를 사용하여 알루미늄을 보강하는 경우 알루미늄 또는 알루미늄 합금과 ITO의 접촉 특성이 좋지 않아 다른 금속을 개재하여야 하는 문제점을 가지고 있다.As a method of preventing signal delay, a material such as aluminum (Al) or aluminum alloy (Al alloy) having low resistance is generally used. However, when using aluminum or aluminum alloys, it is necessary to add anodization processes to reinforce the weak physical properties of aluminum. In addition, in the case of reinforcing aluminum using ITO (indium tin oxide) in the pad part as in the liquid crystal display device, there is a problem in that the contact property between aluminum or an aluminum alloy and ITO is poor, and another metal must be interposed.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 배선을 다층으로 형성하는 경우에도 각층이 동일한 식각 조건에서 유사한 식각비를 보이는 배선용 합금을 제공하고, 이를 이용하여 표시 장치의 제조 공정을 단순화하고 제품의 특성을 향상시키는 것이 그 과제이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problem, and provides a wiring alloy in which each layer has a similar etching ratio under the same etching conditions even when the wiring is formed in multiple layers, thereby simplifying the manufacturing process of the display device and the characteristics of the product. It is the task to improve.
도 1 내지 도 3은 본 발명의 실시예에 따른 몰리브덴 합금(MoW)의 특성을 도시한 그래프이고,1 to 3 is a graph showing the characteristics of the molybdenum alloy (MoW) according to an embodiment of the present invention,
도 4는 본 발명에 따른 몰리브덴 합금(MoW)막의 식각 프로파일을 도시한 단면도이고,4 is a cross-sectional view showing an etching profile of a molybdenum alloy (MoW) film according to the present invention,
도5 내지 8은 본 발명의 실시예에 따른 몰리브덴 합금(MoW)과 알루미늄 합금(Al alloy)으로 이루어진 이중막의 식각 프로파일을 도시한 도면이고,5 to 8 illustrate an etching profile of a double layer made of molybdenum alloy (MoW) and aluminum alloy (Al alloy) according to an embodiment of the present invention.
도 9a 및 9b는 본 발명의 제 1실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이고,9A and 9B are plan views showing the structure of a thin film transistor substrate according to the first embodiment of the present invention;
도 10은 도 9a에서 X-X'선을 따라 절단한 단면도이고,FIG. 10 is a cross-sectional view taken along the line X-X 'of FIG. 9A;
도 11a 내지 도 11d는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이고,11A to 11D are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to a first embodiment of the present invention.
도 12는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이고,12 is a plan view illustrating a structure of a thin film transistor substrate according to a second exemplary embodiment of the present invention.
도 13은 도 12에서 XIII-XIII'선을 따라 절단한 단면도이고,FIG. 13 is a cross-sectional view taken along the line XIII-XIII ′ of FIG. 12;
도 14a 내지 도 14c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이고,14A to 14C are cross-sectional views illustrating a method of manufacturing a thin film transistor substrate according to a second exemplary embodiment of the present invention.
도 15는 본 발명의 제1 실험예에 따른 몰리브덴-텅스텐 합금막의 식각비를 도시한 그래프이고,15 is a graph showing the etching ratio of the molybdenum-tungsten alloy film according to the first experimental example of the present invention,
도 16은 본 발명의 제2 실험예에 따른 박막 트랜지스터의 제조 방법에서 데이트 패턴을 이중막으로 형성하는 경우에 식각 프로파일을 도시한 단면도이고,FIG. 16 is a cross-sectional view illustrating an etching profile when a date pattern is formed of a double layer in the method of manufacturing a thin film transistor according to a second experimental example of the present invention.
도 17은 본 발명의 제3 실험예에 따른 박막 트랜지스터의 제조 방법에서 데이트 패턴을 이중막으로 형성하는 경우에 식각 프로파일을 도시한 단면도이다.FIG. 17 is a cross-sectional view illustrating an etching profile when a date pattern is formed as a double layer in the method of manufacturing a thin film transistor according to a third experimental example of the present invention.
본 발명에 따른 배선은 동일한 식각 조건에서 테이퍼(taper) 형상으로 가공할 수 있으며 테이퍼 각도가 20∼70°의 범위인 이중의 도전막이거나, 동일한 식각 조건에서 하부 도전막의 식각비보다 상부 도전막의 식각비가 70∼100Å/sec 정도 큰 이중의 도전막으로 이루어진다.The wiring according to the present invention can be processed into a taper shape under the same etching conditions and a double conductive film having a taper angle in the range of 20 to 70 °, or an etching of the upper conductive film than the etching ratio of the lower conductive film under the same etching conditions. It consists of a double electrically conductive film with a ratio of about 70-100 Pa / sec.
여기에서 식각 방법이 습식 식각인 경우에는 동일한 식각 조건이란 동일한 식각액을 사용하는 것을 의미한다.In the case where the etching method is wet etching, the same etching condition means using the same etching solution.
이러한 도전막은 15μΩcm 이하의 낮은 비저항을 가지는 하부 도전막과 패드용 물질로 이루어진 상부 도전막으로 이루어진다. 여기에서, 패드용 물질이란 패드로서 사용될 수 있는 특성을 가진 물질을 의미한다. 그 특성에 대해서는 실시예에서 설명하기로 한다.The conductive film is composed of a lower conductive film having a low resistivity of 15 μΩcm or less and an upper conductive film made of a pad material. Here, the material for the pad means a material having properties that can be used as the pad. The characteristics will be described in the Examples.
여기서, 하부 도전막으로는 알루미늄 또는 알루미늄 합금이 사용되며, 상부 도전막으로는 원자 백분율 0.01%∼20% 미만의 텅스텐(W)과 나머지 몰리브덴(Mo) 및 불가피한 불순물로 이루어진 몰리브덴 조성물 또는 합금이 사용된다. 몰리브덴 합금에서 텅스텐의 조성비는 원자 백분율 9%∼11%, 특히, 10%인 것이 바람직하다.Here, aluminum or an aluminum alloy is used as the lower conductive layer, and a molybdenum composition or alloy composed of tungsten (W) having an atomic percentage of less than 0.01% to 20%, remaining molybdenum (Mo), and unavoidable impurities is used as the upper conductive layer. do. The composition ratio of tungsten in the molybdenum alloy is preferably 9% to 11%, in particular 10%, in atomic percentage.
이러한 몰리브덴 함유 조성물은 비저항이 12∼14μΩcm 정도로 작고 패드로서 사용이 가능하므로 단일막 배선으로 이용될 수 있다.Such a molybdenum-containing composition can be used as a single film wiring because the resistivity is as small as 12 to 14 µΩcm and can be used as a pad.
하부에 형성된 도전막이 알루미늄 합금인 경우에는 함유된 전이 금속 또는 희토류 금속이 5% 이하인 것이 좋다.When the conductive film formed on the lower portion is an aluminum alloy, it is preferable that the transition metal or rare earth metal contained is 5% or less.
습식 식각시 식각액은 알루미늄 또는 알루미늄 합금을 식각하는 데 사용되는 식각액으로서, 예를 들면, CH3COOH/HNO3/H3PO4/H2O를 들 수 있으며, 이때 HNO3의 농도는 8∼14%인 것이 바람직하다.In wet etching, the etchant is an etchant used to etch aluminum or an aluminum alloy, and for example, CH 3 COOH / HNO 3 / H 3 PO 4 / H 2 O, wherein the concentration of HNO 3 is 8∼. 14% is preferable.
이러한 이중의 도전막은 표시 장치에서 주사 신호를 인가하는 게이트선 또는 데이터 신호를 인가하는 데이터선으로 사용할 수 있다.The double conductive layer may be used as a gate line for applying a scan signal or a data line for applying a data signal in the display device.
이러한 본 발명에 따른 배선의 제조 방법은 한 기판의 상부에 하부 도전막을 적층하고 하부 도전막의 상부에 동일한 식각 조건에서 하부 도전막의 식각비보다 식각비가 70∼100Å/sec 정도 큰 상부 도전막을 적층한다. 다음, 상부 도전막 및 하부 도전막을 동시에 식각하여 배선을 완성한다.In the method of manufacturing a wiring according to the present invention, a lower conductive film is stacked on an upper substrate, and an upper conductive film is stacked on the lower conductive film by an etching ratio of about 70 to 100 kPa / sec larger than that of the lower conductive film under the same etching conditions. Next, the upper conductive film and the lower conductive film are simultaneously etched to complete the wiring.
이러한 이중의 도전막으로 이루어진 배선의 제조 방법은 표시 장치의 제조 방법에서 주사 신호를 인가하는 게이트선 또는 데이터 신호를 인가하는 데이터선의 제조 방법에도 적용할 수 있다.The method for manufacturing a wiring made of such a double conductive film can also be applied to a method for manufacturing a gate line for applying a scan signal or a data line for applying a data signal in the method for manufacturing a display device.
앞에서 설명한 바와 같이 이러한 몰리브덴-텅스텐 배선을 이용하여 액정 표시 장치를 제작할 수 있다.As described above, a liquid crystal display device may be manufactured using such molybdenum-tungsten wiring.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 기판 위에 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴 합금을 적층하고 식각액을 이용하여 몰리브덴 합금막을 패터닝하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선을 형성한다.In the method for manufacturing a thin film transistor substrate for a liquid crystal display according to the present invention, a molybdenum alloy composed of tungsten having an atomic percentage of less than 0.01% to 20%, remaining molybdenum and unavoidable impurities is laminated, and a molybdenum alloy film is patterned using an etchant to form a gate. A gate wiring including a line, a gate pad, and a gate electrode is formed.
여기서, 몰리브덴 합금막의 하부에 알루미늄 또는 알루미늄 합금으로 이루어진 도전막을 적층하는 것도 가능하며, 몰리브덴 합금막을 패터닝할 때, 도전막을 함께 패터닝한다.Here, it is also possible to laminate a conductive film made of aluminum or an aluminum alloy under the molybdenum alloy film, and when the molybdenum alloy film is patterned, the conductive film is patterned together.
또한, 이러한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서 데이터선, 데이터 패드 및 소스/드레인 전극을 포함하는 데이터 배선은 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴-텅스텐 합금, 크롬 또는 몰리브덴의 단일막 또는 이들을 조합한 다중막으로 형성한다.In addition, in the method of manufacturing a thin film transistor substrate according to the present invention, the data line including the data line, the data pad, and the source / drain electrode is made of molybdenum-containing tungsten with an atomic percentage of less than 0.01% to 20%, and remaining molybdenum and unavoidable impurities It is formed from a single film of tungsten alloy, chromium or molybdenum, or a combination of these.
이 데이터선, 데이터 패드 및 소스/드레인 전극을 하부막은 크롬막, 상부막은 몰리브덴-텅스텐 합금막으로 형성하는 경우에 동일한 식각액으로 상부막과 하부막을 동일한 식각하여 테이퍼 형상으로 가공한다.When the data line, the data pad, and the source / drain electrodes are formed of a chromium film having a lower film and an upper film of a molybdenum-tungsten alloy film, the upper film and the lower film are etched with the same etching solution and processed into a tapered shape.
여기서, 식각액은 크롬을 식각하는 데 사용되는 식각액으로서, 예를 들면, HNO3/(NH4)2Ce(NO3)6/H2O를 들 수 있으며, 이때 HNO3의 농도를 4~10%, (NH4)2Ce(NO3)6의 농도는 10~15%인 것이 바람직하다.Here, the etchant is an etchant used to etch chromium, and for example, HNO 3 / (NH 4 ) 2 Ce (NO 3 ) 6 / H 2 O, wherein the concentration of HNO 3 is 4 to 10. The concentration of% and (NH 4 ) 2 Ce (NO 3 ) 6 is preferably from 10 to 15%.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.DETAILED DESCRIPTION OF THE EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
반도체 장치, 특히 표시 장치의 배선으로는 15μΩcm 이하의 낮은 비저항을 가지는 알루미늄, 알루미늄 합금, 몰리브덴, 구리 등과 같은 물질이 적합하다. 한편, 배선은 외부로부터 신호를 받거나, 외부로 신호를 전달하기 위한 패드를 가지고 있어야 한다. 패드용 물질은 일정 수준 이하의 비저항을 가져야 하며, 또한 산화가 잘되지 않아야 하며 제조 과정에서 쉽게 단선이 발생하지 않아야 한다. 알루미늄과 알루미늄 합금은 비저항이 매우 낮으나 산화가 잘되고 제조 과정에서 쉽게 단선이 발생하기 때문에 패드용 물질로는 적합하지 않다. 이와는 달리 크롬, 탄탈륨, 타이타늄, 몰리브덴 및 그 합금 등과 같은 물질은 패드용으로는 적합하나 알루미늄에 비하여 비저항이 크다. 따라서, 배선을 만들 때에는 두 가지 특성을 모두 가진 금속을 사용하거나, 하부에는 저저항 도전막을 사용하고 상부에는 패드용 도전막을 사용하여 저항이 낮으면서도 패드로 사용할 수 있도록 한다.As the wiring of the semiconductor device, especially the display device, materials such as aluminum, aluminum alloy, molybdenum, copper, etc. having a low resistivity of 15 μΩcm or less are suitable. On the other hand, the wiring should have a pad for receiving a signal from the outside or transmitting a signal to the outside. The pad material should have a resistivity below a certain level, should not oxidize well and should not easily break during manufacture. Aluminum and aluminum alloys have very low resistivity but are not suitable as pad materials because of their good oxidation and easy disconnection during manufacturing. In contrast, materials such as chromium, tantalum, titanium, molybdenum and alloys thereof are suitable for pads but have a higher resistivity than aluminum. Therefore, when the wiring is made, a metal having both characteristics is used, or a low resistance conductive film is used at the bottom and a pad conductive film is used at the top, so that the pad can be used with low resistance.
또한, 배선을 이중으로 하는 경우 동일한 식각 조건, 특히 습식 식각인 경우 하나의 식각액을 이용하여 동시에 식각하되 완만한 경사각을 가지는 테이퍼 형태로 가공한다. 이를 위해서는 동일한 식각액에 대하여 20∼70°미만의 범위에서 테이퍼 각도를 가지거나, 상부 도전막의 식각비가 하부 도전막의 식각비에 비하여 70∼100Å/sec 정도 큰 것이 바람직하다. 또한 단일막으로 배선을 형성하는 경우에도 20∼70°미만의 범위에서 테이퍼 각도를 가지는 것이 바람직하다.In addition, when wiring is doubled, the same etching conditions, particularly wet etching, are simultaneously etched using one etchant but processed into a tapered shape having a gentle inclination angle. For this purpose, it is preferable that the same etching liquid has a taper angle in the range of less than 20 to 70 °, or that the etching ratio of the upper conductive film is about 70 to 100 kPa / sec higher than that of the lower conductive film. Moreover, even when wiring is formed by a single film, it is preferable to have a taper angle in the range below 20-70 degrees.
이러한 과정에서, 본 발명의 실시예에 따른 배선용 합금으로 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴 합금을 개발하였다. 여기에서, 텅스텐의 조성비는 원자 백분율 5%∼15%, 나아가 9%∼11%인 것이 바람직하다.In this process, a molybdenum alloy including tungsten having an atomic percentage of less than 0.01% to 20%, remaining molybdenum, and unavoidable impurities was developed as an alloy for wiring according to an embodiment of the present invention. Here, it is preferable that the composition ratio of tungsten is 5%-15% of atomic percentage, and also 9%-11%.
도 1 내지 도 3은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금(MoW)의 특성을 도시한 그래프이다.1 to 3 are graphs showing the characteristics of the molybdenum-tungsten alloy (MoW) according to an embodiment of the present invention.
도 1은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 증착 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 단위 전력당 증착되는 두께를 나타낸 것이다.Figure 1 shows the deposition characteristics of the molybdenum-tungsten alloy according to an embodiment of the present invention, the horizontal axis shows the tungsten content in atomic percentage and the vertical axis shows the thickness deposited per unit power.
도 1에서 알 수 있듯이, 텅스텐의 함유량이 원자 백분율 20(atomic%) 이하인 경우 단위 전력당 증착되는 몰리브덴-텅스텐 합금막의 두께는 1.20∼1.40(Å/W)의 범위이다.As can be seen from FIG. 1, when the content of tungsten is 20 atomic percent or less, the thickness of the molybdenum-tungsten alloy film deposited per unit power ranges from 1.20 to 1.40 (kW / W).
도 2는 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 비저항 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 그에 따른 비저항을 나타낸 것이다.Figure 2 shows the resistivity of the molybdenum-tungsten alloy according to an embodiment of the present invention, the horizontal axis represents the tungsten content in atomic percentage and the vertical axis represents the resistivity accordingly.
도 2에서 알 수 있듯이, 텅스텐(W)의 함유량에 따라 몰리브덴-텅스텐 합금의 비저항(R)은 12.0∼14.0(μΩcm)으로 나타났다.As can be seen in Figure 2, the specific resistance (R) of the molybdenum-tungsten alloy according to the content of tungsten (W) was 12.0 ~ 14.0 (μΩcm).
이와 같이, 원자 백분율 20% 이하의 텅스텐을 함유한 몰리브덴-텅스텐 합금은 15μΩcm 이하의 낮은 비저항을 가지므로 단일막으로 만들어 배선으로 사용해도 무방하지만, 패드용 물질로서의 성질을 가지고 있기 때문에, 알루미늄이나 그 합금 등의 상부에 적층되어 배선으로 사용될 수 있다. 특히, 표시 장치의 신호선, 이중에서도 액정 표시 장치의 게이트선 또는 데이터선으로 사용할 수 있다.As such, the molybdenum-tungsten alloy containing tungsten with an atomic percentage of 20% or less has a low resistivity of 15 μΩcm or less, so that it may be made of a single film and used as a wiring, but because of its properties as a pad material, aluminum or its It is laminated on top of an alloy or the like and can be used as a wiring. In particular, it can be used as a signal line of the display device, or a gate line or a data line of the liquid crystal display device.
도 3은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 식각비(etch rate) 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 알루미늄 식각액에 대하여 단위 시간당 식각되는 정도를 나타낸 것이다.Figure 3 shows the etching rate (etch rate) characteristics of the molybdenum-tungsten alloy according to an embodiment of the present invention, the horizontal axis represents the tungsten content in atomic percentage and the vertical axis shows the degree of etching per unit time for the aluminum etchant will be.
다시 말하면, 몰리브덴-텅스텐 합금 박막이 알루미늄 합금의 식각액(HNO3: H3PO4: CH3COOH : H2O)에 대하여 단위 시간당 식각되는 정도를 텅스텐(W)의 함유량에 따라 나타낸 것이다.In other words, the degree to which the molybdenum-tungsten alloy thin film is etched per unit time with respect to the etching liquid (HNO 3 : H 3 PO 4 : CH 3 COOH: H 2 O) of the aluminum alloy is indicated according to the content of tungsten (W).
도 3에서 알 수 있듯이, 텅스텐의 함유량이 0%인 경우에는 식각비가 250(Å/sec) 정도로 매우 크게 나타나지만 텅스텐의 함유량이 5%인 경우에는 식각비가 100(Å/sec) 정도로 나타난다. 그리고 텅스텐의 함유량이 15∼20% 사이에서는 50(Å/sec) 이하로 떨어짐을 알 수 있다.As can be seen in FIG. 3, when the tungsten content is 0%, the etch ratio is very large as about 250 (Å / sec), but when the tungsten content is 5%, the etch ratio is about 100 (Å / sec). And it turns out that content of tungsten falls to 50 (Pa / sec) or less between 15 and 20%.
한편, 비저항이 매우 낮은 알루미늄 또는 그 합금은 HNO3(8∼14%) : H3PO4: CH3COOH : H2O로 이루어진 알루미늄 식각액에 대하여 40∼80(Å/sec) 정도의 식각비를 가지므로, 이 정도의 식각비보다 70∼100(Å/sec) 정도가 큰 식각비를 가지는 몰리브덴-텅스텐 합금막을 알루미늄막 또는 알루미늄 합금막의 상부에 형성하면 우수한 이중막 배선을 얻을 수 있다.On the other hand, aluminum having very low resistivity or an alloy thereof has an etching ratio of about 40 to 80 (Å / sec) with respect to an aluminum etchant consisting of HNO 3 (8 to 14%): H 3 PO 4 : CH 3 COOH: H 2 O. Therefore, when the molybdenum-tungsten alloy film having an etching ratio of about 70 to 100 (Å / sec) is larger than the etching ratio of this level, an excellent double film wiring can be obtained.
도 4는 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금막의 식각 프로파일을 도시한 도면이다.4 is a view illustrating an etching profile of a molybdenum-tungsten alloy film according to an embodiment of the present invention.
도 4는 몰리브덴 합금의 단일막을 알루미늄 합금의 식각액을 이용하여 식각한 프로파일을 나타낸 것으로, 완만한 프로파일이 형성됨을 알 수 있다.4 shows a profile obtained by etching a single film of molybdenum alloy using an etchant of an aluminum alloy, and it can be seen that a gentle profile is formed.
즉, 기판(1) 상부에 원자 백분율 10%의 텅스텐이 함유된 텅스텐-몰리브덴 합금막(2)을 3,000Å 정도의 두께로 증착한 다음, 알루미늄 합금 식각액을 이용하여 식각을 실시하면 20∼25。의 각을 가지는 완만한 프로파일이 형성되었다.That is, a tungsten-molybdenum alloy film 2 containing tungsten having an atomic percentage of 10% on the substrate 1 is deposited to a thickness of about 3,000 kPa, and then etched using an aluminum alloy etchant to produce 20 to 25 ° C. A gentle profile with an angle of was formed.
한편, 도 3에서 알 수 있는 바와 같이, 텅스텐의 조성비를 조절하여 몰리브덴-텅스텐 합금막의 식각비를 100(Å/sec) 미만으로 낮출 수 있으므로 몰리브덴-텅스텐 합금으로 이루어진 단일막으로도 표시 장치용 특히, 액정 표시 장치의 게이트선 또는 데이터선으로 사용할 수 있다.On the other hand, as can be seen in Figure 3, by adjusting the composition ratio of tungsten to lower the etch ratio of the molybdenum-tungsten alloy film to less than 100 (Å / sec), even for a display device even with a single film made of molybdenum-tungsten alloy It can be used as a gate line or a data line of the liquid crystal display device.
도 5 내지 도 8은 알루미늄 합금과 몰리브덴-텅스텐 합금의 이중막을 알루미늄 합금의 식각액을 이용하여 식각한 경우 이중막 프로파일(profile)을 도시한 것이다. 기판(1) 상부에 알루미늄 또는 알루미늄 합금막(3)을 2,000Å 정도의 두께로 증착하고, 그 위에 몰리브덴-텅스텐 합금막(2)을 1,000Å 정도의 두께로 증착한 다음, 알루미늄 식각액을 이용하여 알루미늄 합금막(3) 및 몰리브덴-텅스텐 합금막(2)을 동시에 식각하였다.5 to 8 illustrate a double layer profile when a double layer of an aluminum alloy and a molybdenum-tungsten alloy are etched using an etchant of an aluminum alloy. An aluminum or aluminum alloy film 3 is deposited on the substrate 1 to a thickness of about 2,000 kPa, and the molybdenum-tungsten alloy film 2 is deposited to a thickness of about 1,000 kPa on the substrate 1, and then an aluminum etchant is used. The aluminum alloy film 3 and the molybdenum-tungsten alloy film 2 were simultaneously etched.
여기서, 알루미늄 합금은 알루미늄을 기본 물질로 하고, 여기에 Ti, Cr, Ni, Cu, Zr, Nb, Mo, Pd, Hf, Ta, W 등의 전이 원소(transition metal) 또는 Nd, Gd, Dy, Er 등의 희토류 금속(rare earth metal) 중 2원소 또는 3원소가 결합된 합금으로서, 함유된 전이 원소 또는 희토류 금속은 원자 백분율 5% 이하이다.Here, the aluminum alloy is made of aluminum as a base material, and here transition metals such as Ti, Cr, Ni, Cu, Zr, Nb, Mo, Pd, Hf, Ta, W, or Nd, Gd, Dy, In rare earth metals such as Er, an alloy in which two or three elements are bonded, the contained transition element or rare earth metal has an atomic percentage of 5% or less.
또한, 식각액은 알루미늄 식각액(HNO3: H3PO4: CH3COOH : H2O)을 사용하였으며, 바람직하게는 질산이 8∼14% 정도 함유된 것이 좋다.In addition, the etchant used an aluminum etchant (HNO 3 : H 3 PO 4 : CH 3 COOH: H 2 O), preferably containing about 8 to 14% nitric acid.
도 5는 몰리브덴-텅스텐 합금막에서 텅스텐의 함유율이 5%인 경우로서 30∼40°의 프로파일을 나타내고 있고, 텅스텐의 함유율이 10%인 도 6의 경우에는 40~50°의 프로파일을 나타내고 있다. 텅스텐 함유율이 15%가 되면 도 7에서와 같이 프로파일이 80~90°가 되고, 텅스텐의 함유율이 20%가 되면 도 8에서와 같이 90°의 프로파일을 보여주고 있다.FIG. 5 shows a profile of 30 to 40 ° as the content of tungsten is 5% in the molybdenum-tungsten alloy film, and a profile of 40 to 50 ° in the case of FIG. 6 in which the content of tungsten is 10%. When the tungsten content is 15%, the profile becomes 80 to 90 ° as shown in FIG. 7, and when the tungsten content is 20%, the profile of 90 ° is shown as shown in FIG. 8.
또한, 본 발명의 실시예에서 알루미늄 합금과 몰리브덴-텅스텐 합금의 이중막을 알루미늄 식각액을 이용하여 식각하는 경우에는, 식각 후에 얼룩이 나타나지 않았다.In addition, in the embodiment of the present invention, when etching a double layer of aluminum alloy and molybdenum-tungsten alloy using an aluminum etching solution, stains did not appear after etching.
이와 같이, 알루미늄 합금과 원자 백분율 20% 이하의 텅스텐이 함유된 몰리브덴-텅스텐 합금으로 이루어진 이중막을 알루미늄 합금 식각액을 이용하여 식각하는 경우에, 30∼90°의 범위에서 테이퍼 각도가 형성된다. 또한, 도 6에서 보는 바와 같이, 텅스텐 함유량이 10%정도, 즉 9%∼11%인 경우에 가장 바람직한 테이퍼 각도(40∼50°)가 형성된다.As described above, when a double film made of an aluminum alloy and a molybdenum-tungsten alloy containing tungsten having an atomic percentage of 20% or less is etched using an aluminum alloy etching solution, a taper angle is formed in the range of 30 to 90 degrees. 6, the most preferable taper angle (40-50 degrees) is formed when tungsten content is about 10%, ie, 9%-11%.
그러면, 이러한 배선을 이용한 액정 표시 장치용 박막 트랜지스터 기판에 대하여 상세히 설명한다.Next, the thin film transistor substrate for a liquid crystal display device using the wiring will be described in detail.
먼저, 도 9a, 9b 및 도 10을 참고로 하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다. 여기에서, 도 10은 도 9a에서 X-X'선의 단면도이다.First, a structure of a thin film transistor substrate according to a first exemplary embodiment of the present invention will be described with reference to FIGS. 9A, 9B, and 10. Here, FIG. 10 is sectional drawing of the XX 'line | wire in FIG. 9A.
기판(100) 위에 게이트선(200) 및 그 분지인 게이트 전극(210), 그리고 게이트선(200)의 끝에 형성되어 있는 게이트 패드(220)로 이루어진 게이트 패턴이 형성되어 있다. 게이트 전극(210) 및 게이트 패드(220)는 각각 하층의 알루미늄막 또는 알루미늄 합금막(211, 221)과 상층의 몰리브덴-텅스텐 합금막(212, 222)으로 이루어져 있으며, 게이트선(200) 역시 알루미늄막 또는 알루미늄 합금막과 몰리브덴-텅스텐 합금막의 이중막으로 이루어져 있다. 여기에서 게이트 패드(220)는 외부로부터의 주사 신호를 게이트선(200)으로 전달한다.A gate pattern including a gate line 200, a branch of the gate electrode 210, and a gate pad 220 formed at an end of the gate line 200 is formed on the substrate 100. The gate electrode 210 and the gate pad 220 each consist of a lower aluminum film or an aluminum alloy film 211 and 221 and an upper molybdenum-tungsten alloy film 212 and 222. The gate line 200 is also made of aluminum. Or a double film of an aluminum alloy film and a molybdenum-tungsten alloy film. The gate pad 220 transmits a scan signal from the outside to the gate line 200.
게이트 패턴(200, 210, 220) 위에는 게이트 절연층(300)이 형성되어 있으며, 이 게이트 절연층(300)은 게이트 패드(220)의 상층인 몰리브덴-텅스텐 합금막(222)을 노출시키는 접촉 구멍(720)을 가지고 있다. 게이트 전극(210) 상부의 게이트 절연층(300) 위에는 수소화된 비정질 실리콘(a-Si:H)층(400) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(510, 520)이 게이트 전극(210)을 중심으로 양쪽에 형성되어 있다.A gate insulating layer 300 is formed on the gate patterns 200, 210, and 220, and the gate insulating layer 300 has a contact hole exposing the molybdenum-tungsten alloy film 222, which is an upper layer of the gate pad 220. Have 720. On the gate insulating layer 300 on the gate electrode 210, a hydrogenated amorphous silicon (a-Si: H) layer 400 and hydrogenated amorphous silicon layers 510 and 520 heavily doped with n + impurities are gate electrodes. It is formed on both sides about 210.
게이트 절연층(300) 위에는 또한 세로로 데이터선(600)이 형성되어 있고 그 한 쪽 끝에는 데이터 패드(630)가 형성되어 외부로부터의 화상 신호를 전달한다. 데이터선(600)의 분지인 소스 전극(610)이 한 쪽 도핑된 비정질 실리콘층(510) 위에 형성되어 있으며, 소스 전극(610)의 맞은 편에 위치한 도핑된 비정질 실리콘층(520) 위에는 드레인 전극(620)이 형성되어 있다. 여기서, 데이터선(600), 소스 및 드레인 전극(610, 620), 데이터 패드(630)를 포함하는 데이터 패턴은 몰리브덴-텅스텐 합금막으로 이루어져 있다. 한편, 도 9b에서는 게이트 패드(220) 부근의 게이트 절연층(300) 위에는 게이트 보조 패드부(640)가 추가로 형성되어 있다.A data line 600 is also vertically formed on the gate insulating layer 300, and a data pad 630 is formed at one end thereof to transmit an image signal from the outside. A source electrode 610, which is a branch of the data line 600, is formed on one doped amorphous silicon layer 510, and a drain electrode is disposed on the doped amorphous silicon layer 520 opposite to the source electrode 610. 620 is formed. Here, the data pattern including the data line 600, the source and drain electrodes 610 and 620, and the data pad 630 is formed of a molybdenum-tungsten alloy film. Meanwhile, in FIG. 9B, a gate auxiliary pad part 640 is further formed on the gate insulating layer 300 near the gate pad 220.
데이터 패턴(600, 610, 620, 630) 및 이 데이터 패턴으로 가려지지 않은 비정질 실리콘층(500) 위에는 보호막(700)이 형성되어 있으며, 이 보호막(700)에는 게이트 패드(220)의 상층 몰리브덴-텅스텐 합금막(222), 드레인 전극(620), 데이터 패드(630)를 노출시키는 접촉 구멍(720, 710, 730)이 각각 형성되어 있다. 한편, 도 9b에서는 게이트 보조 패드부(640) 상부에 보호막(700)의 접촉 구멍(740)이 형성되어 있다.A passivation layer 700 is formed on the data patterns 600, 610, 620, and 630 and the amorphous silicon layer 500 that is not covered by the data pattern, and the passivation layer 700 includes the upper molybdenum layer of the gate pad 220. Contact holes 720, 710, and 730 exposing the tungsten alloy film 222, the drain electrode 620, and the data pad 630 are formed, respectively. In FIG. 9B, a contact hole 740 of the passivation layer 700 is formed on the gate auxiliary pad part 640.
마지막으로, 보호막(700) 위에는 접촉 구멍(710)을 통하여 드레인 전극(620)과 연결되어 있으며 ITO로 만들어진 화소 전극(800)이 형성되어 있으며, 접촉 구멍(720)을 통하여 노출된 게이트 패드(220)와 접속되어 외부로부터의 신호를 게이트선(200)에 전달하는 게이트 패드용 ITO 전극(810), 접촉 구멍(730)을 통하여 데이터 패드(630)와 접속되어 외부로부터의 신호를 데이터선(600)에 전달하는 데이터 패드용 ITO 전극(820)이 형성되어 있다. 한편 도 9b에서 게이트 패드용 ITO 전극(810)은 게이트 보조 패드부(640)까지 연장되어 접촉 구멍(740)을 통하여 연결되어 있다.Lastly, the passivation layer 700 is connected to the drain electrode 620 through the contact hole 710, and the pixel electrode 800 made of ITO is formed, and the gate pad 220 exposed through the contact hole 720 is formed. ) Is connected to the data pad 630 through the ITO electrode 810 for the gate pad and the contact hole 730 to transmit a signal from the outside to the gate line 200, and transmits a signal from the outside to the data line 600. A data pad ITO electrode 820 is formed. Meanwhile, in FIG. 9B, the ITO electrode 810 for the gate pad extends to the gate auxiliary pad part 640 and is connected through the contact hole 740.
도 9a 및 도 9b에서 보는 바와 같이, 외부로부터의 신호가 실질적으로 직접 인가되어 패드가 되는 부분은 게이트 패드용 ITO 전극(810)과 데이터 패드용 ITO 전극(820)이다.As shown in FIGS. 9A and 9B, portions of the gate pad ITO electrode 810 and the data pad ITO electrode 820 are substantially directly applied to the pad.
그러면, 도 9a 및 도 10에 도시한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 11a 내지 도 11d를 참고로 하여 설명한다. 본 실시예에서 제시하는 제조 방법은 5장의 마스크를 이용한 제조 방법이다.Next, a method of manufacturing the thin film transistor substrate having the structure shown in FIGS. 9A and 10 will be described with reference to FIGS. 11A to 11D. The manufacturing method proposed in this embodiment is a manufacturing method using five masks.
도 11a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 1000~3000Å의 두께로 알루미늄막 또는 알루미늄 합금막과 500~1000Å의 두께로 몰리브덴-텅스텐 합금막을 차례로 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(200), 게이트 전극(210) 및 게이트 패드(220)를 포함하며 이중막으로 이루어진 게이트 패턴을 형성한다. 즉, 도 11a에 도시한 것처럼, 게이트 전극(210)은 아래의 알루미늄 또는 알루미늄 합금막(211)과 위의 몰리브덴-텅스텐 합금막(212)으로, 게이트 패드(220)는 아래의 알루미늄 또는 알루미늄 합금막(221)과 위의 몰리브덴-텅스텐 합금막(222)으로 이루어지며, 도 11a에 도시하지는 않았지만, 게이트선(210) 역시 이중막으로 이루어진다.As shown in FIG. 11A, an aluminum film or an aluminum alloy film and a molybdenum-tungsten alloy film having a thickness of 500-1000 kPa are sequentially stacked on the transparent insulating substrate 100, and a photolithography is performed using the first mask. As a result, a gate pattern including the gate line 200, the gate electrode 210, and the gate pad 220 is formed. That is, as shown in FIG. 11A, the gate electrode 210 is an aluminum or aluminum alloy film 211 below and a molybdenum-tungsten alloy film 212 above, and the gate pad 220 is an aluminum or aluminum alloy below. The film 221 and the molybdenum-tungsten alloy film 222 thereon, although not shown in Figure 11a, the gate line 210 is also made of a double film.
여기에서, 몰리브덴-텅스텐 합금막은 원자 백분율 0.01 % 이상 20 % 미만의 텅스텐(W)과 나머지 몰리브덴(Mo)으로 이루어져 있으며, 텅스텐의 함유율은 원자 백분율 9∼11%인 것이 바람직하다. 알루미늄 합금막은 알루미늄과 5% 이하의 희토류 금속 또는 전이 금속으로 이루어져 있다. 또한, 알루미늄 식각액, 예를 들면, CH3COOH/HNO3/H3PO4/H2O 등을 사용하며 HNO3의 함량은 8∼14% 범위에서 함유된 것이 바람직하다.Here, the molybdenum-tungsten alloy film is composed of tungsten (W) having an atomic percentage of 0.01% or more and less than 20% and the remaining molybdenum (Mo), and the content of tungsten is preferably 9-11% of the atomic percentage. The aluminum alloy film is made of aluminum and rare earth metal or transition metal of 5% or less. In addition, an aluminum etchant, for example, CH 3 COOH / HNO 3 / H 3 PO 4 / H 2 O and the like is used, the content of HNO 3 is preferably contained in the range of 8-14%.
또한, 게이트 패턴은 알루미늄, 알루미늄 합금 및 텅스텐-몰리브덴 합금 중 하나의 물질을 증착하여 단일막으로 형성할 수도 있다.Further, the gate pattern may be formed as a single film by depositing one of aluminum, aluminum alloy, and tungsten-molybdenum alloy.
도 11b에 도시한 바와 같이, 두께 3000~5000Å의 질화규소로 이루어진 게이트 절연층(300), 두께 1000~3000Å의 수소화된 비정질 실리콘층(400) 및 두께 300~1000Å의 N형의 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(500)을 차례로 적층한 후, 도핑된 비정질 실리콘층(500) 및 비정질 실리콘층(400)을 제2 마스크를 이용하여 사진 식각한다.As shown in FIG. 11B, the gate insulating layer 300 made of silicon nitride having a thickness of 3000 to 5000 GPa, the hydrogenated amorphous silicon layer 400 having a thickness of 1000 to 3000 GPa, and the N-type impurity having a thickness of 300 to 1000 GPa are heavily doped. After the stacked hydrogenated amorphous silicon layer 500 is sequentially stacked, the doped amorphous silicon layer 500 and the amorphous silicon layer 400 are photo-etched using a second mask.
도 11c에 도시한 바와 같이, 원자 백분율 0.01% 이상 20% 미만의 텅스텐을 포함하는 몰리브덴-텅스텐 합금막을 두께 2000~4000Å으로 적층한 후, 제3 마스크를 이용하여 습식 식각하여 데이터선(600), 소스 전극(610) 및 드레인 전극(620), 데이터 패드(630) 및 게이트 패드 연결부(640)를 포함하는 데이터 패턴을 형성한다.As shown in FIG. 11C, after the molybdenum-tungsten alloy film containing tungsten having an atomic percentage of 0.01% or more but less than 20% is laminated at a thickness of 2000 to 4000 microns, the data line 600 is wet-etched using a third mask. A data pattern including a source electrode 610 and a drain electrode 620, a data pad 630, and a gate pad connector 640 is formed.
데이터 패턴(600, 610, 620, 630)은 크롬, 몰리브덴 또는 몰리브덴 합금 중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. 또한 저항을 낮추기 위하여 알루미늄막 또는 알루미늄 합금막을 추가할 수도 있다The data patterns 600, 610, 620, and 630 may be formed of a single layer of chromium, molybdenum, or molybdenum alloy, or a double layer in combination thereof. In addition, an aluminum film or an aluminum alloy film may be added to lower the resistance.
이때, 데이터 패턴을 하부막은 크롬막, 상부막은 몰리브덴-텅스텐 합금막으로 형성하는 경우에 동일한 식각 조건에서 상부막과 하부막을 차례로 식각하여 테이퍼 형상으로 가공한다. 상세하게는 이후의 실험예 1, 2 및 3에서 설명하기로 한다.In this case, when the data pattern is formed of a chromium film having a lower film and an upper film of a molybdenum-tungsten alloy film, the upper film and the lower film are sequentially etched and processed into a tapered shape under the same etching conditions. It will be described in detail in Experimental Examples 1, 2 and 3 later.
여기서, 식각액은 크롬을 식각하는 데 사용되는 식각액으로서, 예를 들면, HNO3/(NH4)2Ce(NO3)6/H2O를 들 수 있으며, 이때 HNO3의 농도를 4~10%, (NH4)2Ce(NO3)6의 농도는 10~15%인 것이 바람직하다.Here, the etchant is an etchant used to etch chromium, and for example, HNO 3 / (NH 4 ) 2 Ce (NO 3 ) 6 / H 2 O, wherein the concentration of HNO 3 is 4 to 10. The concentration of% and (NH 4 ) 2 Ce (NO 3 ) 6 is preferably from 10 to 15%.
이어 데이터 패턴(600, 610, 620, 630)을 마스크로 삼아 노출된 도핑된 비정질 실리콘층(500)을 플라스마 건식 식각하여 게이트 전극(210)을 중심으로 양쪽으로 분리시키는 한편, 양 도핑된 비정질 실리콘층(510, 520) 사이의 비정질 실리콘층(400)을 노출시킨다.Subsequently, the exposed doped amorphous silicon layer 500 is plasma dry etched using the data patterns 600, 610, 620, and 630 as a mask to separate both sides of the gate electrode 210, while the positively doped amorphous silicon is formed. Expose the amorphous silicon layer 400 between layers 510 and 520.
도 11d에 도시한 바와 같이, 2000~4000Å의 두께로 보호막(700)을 적층한 후 제4 마스크를 이용하여 절연막(300)과 함께 사진 식각하여, 게이트 패드(220)의 상층 몰리브덴-텅스텐 합금막(222), 드레인 전극(620) 및 데이터 패드(630)를 노출시키는 접촉 구멍(720, 710, 730)을 형성한다.As shown in FIG. 11D, after the protective film 700 is laminated to a thickness of 2000 to 4000 GPa, the upper layer molybdenum-tungsten alloy film of the gate pad 220 is photographed and etched together with the insulating film 300 using a fourth mask. 222, contact holes 720, 710, and 730 exposing the drain electrode 620 and the data pad 630 are formed.
여기서, 데이터 패턴을 형성할 때 게이트 보조 패드부(640)를 추가로 형성하고, 보호막(700)의 접촉 구멍(740)을 추가로 형성하여 9b와 같은 구조로 형성할 수 있다.Here, when forming the data pattern, the gate auxiliary pad part 640 may be additionally formed, and the contact hole 740 of the passivation layer 700 may be additionally formed to have a structure such as 9b.
이때, 데이터 패드(630)를 이중막으로 형성하고, 알루미늄막 또는 알루미늄 합금막을 상부막으로 형성하는 경우에는 알루미늄막 또는 알루미늄 합금막을 제거하도록 한다.In this case, when the data pad 630 is formed as a double layer and the aluminum layer or the aluminum alloy layer is formed as the upper layer, the aluminum layer or the aluminum alloy layer is removed.
마지막으로, 도 10에 도시한 바와 같이, ITO를 적층하고 제5 마스크를 이용하여 건식 식각하여, 접촉 구멍(710, 730)을 통하여 각각 드레인 전극(620) 및 데이터 패드(630)와 접속되는 화소 전극(800) 및 데이터 패드용 ITO 전극(820), 그리고 접촉 구멍(720)을 통하여 게이트 패드(220)와 접속되는 게이트 패드용 ITO 전극(810)으로 이루어지는 ITO 패턴을 형성한다.Finally, as shown in FIG. 10, ITO is stacked and dry-etched using a fifth mask to be connected to the drain electrode 620 and the data pad 630 through the contact holes 710 and 730, respectively. An ITO pattern including the electrode 800, the data pad ITO electrode 820, and the gate pad ITO electrode 810 connected to the gate pad 220 through the contact hole 720 is formed.
여기서, 도 9b에서와 같이 게이트 보조 패드부(640)와 접촉 구멍(740)을 추가하는 경우에는 게이트 패드용 ITO 전극(810)을 게이트 보조 패드부(640)까지 연장되도록 형성한다.When the gate auxiliary pad part 640 and the contact hole 740 are added as shown in FIG. 9B, the gate pad ITO electrode 810 is formed to extend to the gate auxiliary pad part 640.
만약, 게이트 패드(220)의 상층을 알루미늄막 또는 알루미늄 합금막을 사용하면 게이트 패드용 ITO 전극(810)이 직접 닿아 산화 반응이 일어나기 때문에 게이트 패드가 불량되기 쉽다. 그러나 게이트 패드(220)의 상층으로 몰리브덴 합금막을 사용하면 이러한 문제점이 없어진다.If the upper layer of the gate pad 220 is formed of an aluminum film or an aluminum alloy film, the gate pad is likely to be defective because the ITO electrode 810 for the gate pad directly touches and an oxidation reaction occurs. However, when the molybdenum alloy film is used as the upper layer of the gate pad 220, this problem is eliminated.
다음은, 도 12 및 도 13을 참고로 하여 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다. 여기에서, 도 13은 도 12에서 XIII-XIII'선의 단면도이며, 도 9 및 도 10과 동일한 도면 부호는 동일 또는 유사한 기능을 하는 부분을 나타낸다.Next, a structure of a thin film transistor substrate according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 12 and 13. Here, FIG. 13 is a cross-sectional view taken along the line XIII-XIII 'in FIG. 12, and the same reference numerals as used in FIGS. 9 and 10 represent the same or similar functions.
기판(100) 위에 게이트선(200) 및 그 분지인 게이트 전극(210), 그리고 게이트선(200)의 끝에 형성되어 있는 게이트 패드(220)로 이루어진 게이트 패턴이 형성되어 있다. 게이트 패턴은 몰리브덴-텅스텐 합금의 단일막으로 이루어져 있으며, 게이트 패드(220)는 외부로부터의 주사 신호를 게이트선(200)으로 전달한다.A gate pattern including a gate line 200, a branch of the gate electrode 210, and a gate pad 220 formed at an end of the gate line 200 is formed on the substrate 100. The gate pattern is formed of a single layer of molybdenum-tungsten alloy, and the gate pad 220 transmits a scan signal from the outside to the gate line 200.
게이트 패턴(200, 210, 220) 위에는 게이트 절연층(300)이 형성되어 있으며, 이 게이트 절연층(300)은 게이트 패드(220)의 상부를 노출시키는 접촉 구멍(720)을 가지고 있다. 게이트 절연층(300) 위에는 수소화된 비정질 실리콘층(400)이 형성되어 있다. 비정질 실리콘층(400)은 게이트 전극(210)에 해당하는 위치에 형성되어 박막 트랜지스터의 활성층으로서 기능하며, 연장되어 세로로 길게 형성되어 있다.A gate insulating layer 300 is formed on the gate patterns 200, 210, and 220, and the gate insulating layer 300 has a contact hole 720 exposing an upper portion of the gate pad 220. A hydrogenated amorphous silicon layer 400 is formed on the gate insulating layer 300. The amorphous silicon layer 400 is formed at a position corresponding to the gate electrode 210 to function as an active layer of the thin film transistor, and is formed to be elongated vertically.
비정질 실리콘층(400) 위에는 n형 불순물이 고농도로 도핑된 수소화된 비정질 규소층(510, 520)이 형성되어 있다. 그 위에는 몰리브덴-텅스텐 합금막으로 이루어져 있는 데이터 패턴(610, 620)이 형성되어 있으며, 도핑된 비정질 실리콘층(510, 520)과 데이터 패턴(610, 620)은 동일한 모양으로 형성되어 있다. 이들 두 층은 각각 게이트 전극(210)에 대하여 두 부분(510, 610 ; 520, 620)으로 나뉘어 있으며, 비정질 실리콘층(400)의 모양을 따라 형성되어 있다.Hydrogenated amorphous silicon layers 510 and 520 doped with a high concentration of n-type impurities are formed on the amorphous silicon layer 400. The data patterns 610 and 620 formed of a molybdenum-tungsten alloy film are formed thereon, and the doped amorphous silicon layers 510 and 520 and the data patterns 610 and 620 are formed in the same shape. These two layers are divided into two parts 510, 610; 520, and 620 with respect to the gate electrode 210, respectively, and are formed along the shape of the amorphous silicon layer 400.
데이터 패턴(610, 620) 위에는 ITO 따위의 투명한 도전 물질로 이루어진 투명 도전층(830, 840)이 형성되어 있으며, 그 중 일부(830)는 데이터 패턴(610) 및 도핑된 비정질 실리콘층(510)의 패턴을 따라 형성되어 있으며, 다른 일부(840)는 데이터 패턴(620)을 덮으며 화소의 중앙 부분으로 연장되어 화소 전극이 된다.Transparent conductive layers 830 and 840 made of a transparent conductive material such as ITO are formed on the data patterns 610 and 620, and some of them 830 are the data pattern 610 and the doped amorphous silicon layer 510. The other portion 840 covers the data pattern 620 and extends to the center portion of the pixel to become the pixel electrode.
마지막으로, ITO 패턴(830, 840) 및 ITO 패턴으로 가려지지 않는 게이트 절연층(300) 위에는 보호막(700)이 형성되어 있으며, 이 보호막(700)에는 게이트 패드(220) 및 투명 도전층(830)의 끝부분을 노출시키는 접촉 구멍(720, 730)이 각각 형성되어 있다.Finally, a passivation layer 700 is formed on the ITO patterns 830 and 840 and the gate insulating layer 300 that is not covered by the ITO pattern, and the passivation layer 700 has a gate pad 220 and a transparent conductive layer 830. Contact holes 720 and 730 exposing the ends of the < RTI ID = 0.0 >) < / RTI >
그러면, 도 12 및 도 13에 도시한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 14a 내지 도 14d를 참고로 하여 설명한다. 본 실시예에서 제시하는 제조 방법은 4장의 마스크를 이용한 제조 방법이다.Next, a method of manufacturing the thin film transistor substrate having the structure shown in FIGS. 12 and 13 will be described with reference to FIGS. 14A to 14D. The manufacturing method proposed in this embodiment is a manufacturing method using four masks.
도 14a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 2000~4000Å의 두께로 몰리브덴-텅스텐 합금막을 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(200), 게이트 전극(210) 및 게이트 패드(220)를 포함하는 게이트 패턴을 형성한다.As shown in FIG. 14A, a molybdenum-tungsten alloy film is laminated on the transparent insulating substrate 100 to a thickness of 2000 to 4000 microns, and photo-etched using a first mask to form a gate line 200, a gate electrode 210, and a gate. A gate pattern including the pad 220 is formed.
여기에서, 몰리브덴-텅스텐 합금막은 원자 백분율 0.01 % 이상 20 % 미만의 텅스텐(W)과 나머지 몰리브덴(Mo)으로 이루어져 있으며, 텅스텐의 함유율은 원자 백분율 9∼11%인 것이 바람직하다. 또한, 알루미늄 식각액, 예를 들면, CH3COOH/HNO3/H3PO4/H2O 등을 사용하며 HNO3의 함량은 8∼14% 범위에서 함유된 것이 바람직하다.Here, the molybdenum-tungsten alloy film is composed of tungsten (W) having an atomic percentage of 0.01% or more and less than 20% and the remaining molybdenum (Mo), and the content of tungsten is preferably 9-11% of the atomic percentage. In addition, an aluminum etchant, for example, CH 3 COOH / HNO 3 / H 3 PO 4 / H 2 O and the like is used, the content of HNO 3 is preferably contained in the range of 8-14%.
또한, 게이트 패턴은 몰리브덴-텅스텐 합금막의 하부에 알루미늄막 또는 알루미늄 합금을 추가하여 이중막으로 형성할 수 있으며, 이들 중 하나의 물질을 증착하여 단일막으로 형성할 수도 있다.In addition, the gate pattern may be formed as a double layer by adding an aluminum film or an aluminum alloy to the lower portion of the molybdenum-tungsten alloy film, or may be formed as a single film by depositing one of these materials.
여기서, 알루미늄 합금막을 사용하는 경우, 알루미늄 합금막은 알루미늄과 5% 이하의 희토류 금속 또는 전이 금속으로 이루어져 있다.Here, in the case of using an aluminum alloy film, the aluminum alloy film is made of aluminum and rare earth metal or transition metal of 5% or less.
다음, 두께 3000~5000Å의 질화규소로 이루어진 게이트 절연층(300), 두께 1000~3000Å의 수소화된 비정질 실리콘층(400), 두께 300~1000Å의 N형의 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(500) 및 두께 2000~4000Å의 원자 백분율 0.01% 이상 20% 미만의 텅스텐을 포함하는 몰리브덴-텅스텐 합금막(600)을 차례로 적층하고, 제2 마스크를 이용하여 도 14b에 도시한 바와 같이 몰리브덴-텅스텐 합금막(600), 도핑된 비정질 실리콘층(500) 및 비정질 실리콘층(400)을 패터닝한다,Next, a gate insulating layer 300 made of silicon nitride having a thickness of 3000 to 5000 microns, a hydrogenated amorphous silicon layer 400 having a thickness of 1000 to 3000 microns, and a hydrogenated amorphous silicon layer heavily doped with N-type impurities having a thickness of 300 to 1000 microseconds (500) and a molybdenum-tungsten alloy film 600 containing tungsten having an atomic percentage of 0.01% or more and less than 20% of a thickness of 2000 to 4000 mm in sequence, and sequentially using a second mask, as shown in FIG. 14B. The tungsten alloy film 600, the doped amorphous silicon layer 500 and the amorphous silicon layer 400 is patterned,
몰리브덴-텅스텐 합금막(600)대신 크롬, 몰리브덴 또는 몰리브덴 합금 중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. 또한 저항을 낮추기 위하여 알루미늄막 또는 알루미늄 합금막을 추가할 수도 있다.Instead of the molybdenum-tungsten alloy film 600, a single film of chromium, molybdenum or molybdenum alloy, or a combination of these may be formed as a double film. In addition, an aluminum film or an aluminum alloy film may be added to lower the resistance.
여기서, 몰리브덴-텅스텐 합금막(600)대신 하부막은 크롬막, 상부막은 몰리브덴-텅스텐 합금막으로 형성하는 경우에 동일한 식각 조건으로 상부막과 하부막을 차례로 식각하여 테이퍼 형상으로 가공할 수 있다.Here, in the case where the lower layer is formed of a chromium film and the upper layer is formed of a molybdenum-tungsten alloy film instead of the molybdenum-tungsten alloy film 600, the upper film and the lower film may be sequentially etched and tapered in the same etching conditions.
이때, 식각액은 크롬을 식각하는 데 사용되는 식각액으로서, 예를 들면, HNO3/(NH4)2Ce(NO3)6/H2O를 들 수 있으며, 이때 HNO3의 농도를 4~10%, (NH4)2Ce(NO3)6의 농도는 10~15%인 것이 바람직하다. 상세하게는 이후의 실험예 1, 2 및 3에서 설명하기로 한다.At this time, the etchant is an etchant used to etch chromium, for example, HNO 3 / (NH 4 ) 2 Ce (NO 3 ) 6 / H 2 O, wherein the concentration of HNO 3 is 4 ~ 10. The concentration of% and (NH 4 ) 2 Ce (NO 3 ) 6 is preferably from 10 to 15%. It will be described in detail in Experimental Examples 1, 2 and 3 later.
다음, 도 14c에서 보는 바와 같이, 두께 400~800의 투명 도전 물질인 ITO를 적층한 후 제3 마스크를 이용하여 투명 도전층(830, 840)을 패터닝한다. 이어, 투명 도전층(830, 840)을 마스크로 하여 노출된 몰리브덴-텅스텐 합금막(600) 및 도핑된 비정질 실리콘층(500)을 각각 습식 및 건식 식각하여 데이터 패턴(610, 620) 및 도핑된 비정질 실리콘층(510, 520)을 형성한다.Next, as shown in FIG. 14C, after laminating ITO, which is a transparent conductive material having a thickness of 400 to 800, the transparent conductive layers 830 and 840 are patterned using a third mask. Subsequently, the exposed molybdenum-tungsten alloy film 600 and the doped amorphous silicon layer 500 are wet and dry etched using the transparent conductive layers 830 and 840 as masks, respectively. Amorphous silicon layers 510 and 520 are formed.
도 13에 도시한 바와 같이, 두께 2000~4000의 보호막(700)을 적층한 후 제4 마스크를 이용하여 절연층(300)과 함께 사진 식각하여, 게이트 패드(220) 및 데이터 패턴(610)의 끝부분에 대응하는 투명 도전막(830) 상부를 노출시키는 접촉 구멍(720, 730)을 형성한다.As shown in FIG. 13, the protective film 700 having a thickness of 2000 to 4000 is stacked and then photo-etched together with the insulating layer 300 by using a fourth mask, thereby forming the gate pad 220 and the data pattern 610. Contact holes 720 and 730 exposing an upper portion of the transparent conductive film 830 corresponding to the ends are formed.
다음은 앞에서 설명한 실시예에서 본 발명에 따른 박막 트랜지스터 기판의. 제조 방법에서 데이터 패턴 또는 게이트 패턴을 크롬과 몰리브덴-텅스텐 합금막으로 형성하는 실시예를 실험예를 통하여 상세히 설명한 것이다.The following is a thin film transistor substrate according to the present invention in the above-described embodiment. An embodiment in which a data pattern or a gate pattern is formed of a chromium and molybdenum-tungsten alloy film in the manufacturing method will be described in detail with reference to an experimental example.
이는 앞의 실시예에서 설명하는 박막 트랜지스터의 제조 방법 중에서 게이트 패턴 또는 데이터 패턴을 아래의 실험예를 통하여 형성하는 경우에는 이중막으로 이루어진 배선의 가공을 보여주는 것이다.This shows the processing of the wiring composed of the double film when the gate pattern or the data pattern is formed through the following experimental example in the manufacturing method of the thin film transistor described in the above embodiment.
실험예 1Experimental Example 1
실험예 1에서는 몰리브덴-텅스텐 합금막의 식각비를 측정하였다.In Experimental Example 1, the etching ratio of the molybdenum-tungsten alloy film was measured.
도 15는 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 식각비(etch rate) 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 크롬 식각액에 대하여 단위 시간당 식각되는 정도를 나타낸 것이다.FIG. 15 illustrates an etch rate characteristic of a molybdenum-tungsten alloy according to an embodiment of the present invention, in which the horizontal axis represents tungsten content in atomic percentage and the vertical axis represents the degree of etching per unit time with respect to the chromium etchant. will be.
다시 말하면, 몰리브덴-텅스텐 합금 박막이 크롬 식각액( HNO3/(NH4)2Ce(NO3)6/H2O)에 대하여 단위 시간당 식각되는 정도를 텅스텐(W)의 함유량에 따라 나타낸 것이다.In other words, the degree to which the molybdenum-tungsten alloy thin film is etched per unit time with respect to the chromium etchant (HNO 3 / (NH 4 ) 2 Ce (NO 3 ) 6 / H 2 O) is indicated according to the content of tungsten (W).
도 15에서 알 수 있듯이, 텅스텐의 함유량이 0%인 경우에는 식각비가 250(Å/sec) 정도로 매우 크게 나타나지만 텅스텐의 함유량이 10%인 경우에는 식각비가 100(Å/sec) 정도로 나타난다. 그리고 텅스텐의 함유량이 15∼25% 사이에서는 80~40 (Å/sec) 정도로 떨어짐을 알 수 있다.As can be seen in FIG. 15, when the content of tungsten is 0%, the etch ratio is very large, about 250 (µs / sec), but when the content of tungsten is 10%, the etching ratio is about 100 (µs / sec). And it can be seen that the content of tungsten falls between 80 and 40 (cc / sec) between 15 and 25%.
한편, 크롬은 HNO3(4~10%) : (NH4)2Ce(NO3)6(10~15%) : H2O으로 이루어진 크롬 식각액에 대하여 40∼60(Å/sec) 정도의 식각비를 가지므로, 이 정도와 유사한 식각비를 가지는 몰리브덴-텅스텐 합금막을 크롬막의 상부에 형성하면 우수한 이중막 배선을 얻을 수 있다.On the other hand, chromium is about 40 to 60 (Å / sec) for the chromium etchant consisting of HNO 3 (4 ~ 10%): (NH 4 ) 2 Ce (NO 3 ) 6 (10 ~ 15%): H 2 O. Since an etch ratio is provided, a molybdenum-tungsten alloy film having an etch ratio similar to this degree can be formed on the chromium film to obtain excellent double layer wiring.
실험예 2Experimental Example 2
실험예 2에서는 기판(1000) 상부에 크롬막(2000)을 2,000Å, 몰리브덴-텅스텐 합금막(3000)을 800Å 정도의 두께로 차례로 증착한 다음, 크롬을 식각하는 데 사용되는 식각액인 HNO3/(NH4)2Ce(NO3)6/H2O으로 식각하였다. 여기서 텅스텐의 함유율은 20%이다.In Experimental Example 2, a chromium film 2000 was deposited on the substrate 1000 and a molybdenum-tungsten alloy film 3000 was sequentially deposited to a thickness of about 800 Å, and then HNO 3 /, which is an etchant used to etch chromium. Etched with (NH 4 ) 2 Ce (NO 3 ) 6 / H 2 O. Here, the content of tungsten is 20%.
도 16은 본 발명의 제2 실험예에 따른 크롬막과 몰리브덴-텅스텐 합금막의 식각 프로파일을 도시한 단면도이다.16 is a cross-sectional view illustrating an etching profile of a chromium film and a molybdenum-tungsten alloy film according to a second experimental example of the present invention.
도 16에서 보는 바와 같이, 20° 정도의 경사각을 가지는 식각 프로파일이 형성되어 있다.As shown in FIG. 16, an etching profile having an inclination angle of about 20 ° is formed.
실험예 3Experimental Example 3
실험예 3에서는 기판(1000) 상부에 크롬막(2000)을 1,500Å, 몰리브덴-텅스텐 합금막(3000)을 500Å 정도의 두께로 차례로 증착한 다음 식각을 실시하였다. 나머지 조건은 실험예 1과 동일하다.In Experiment 3, the chromium film 2000 was deposited on the substrate 1000 and the molybdenum-tungsten alloy film 3000 was sequentially deposited to a thickness of about 500 kPa, followed by etching. The remaining conditions are the same as in Experimental Example 1.
도 17은 본 발명의 제3 실험예에 따른 크롬막과 몰리브덴-텅스텐 합금막의 식각 프로파일을 도시한 단면도이다.17 is a cross-sectional view illustrating an etching profile of a chromium film and a molybdenum-tungsten alloy film according to a third experimental example of the present invention.
실험예 3에서는 도 17에서 보는 바와 같이, 12~15° 정도의 경사각을 가지는 식각 프로파일이 형성되어 있다.In Experimental Example 3, as shown in FIG. 17, an etching profile having an inclination angle of about 12 to 15 ° is formed.
이러한 실험예로 볼 때, 특히 박막 트랜지스터에서 데이터 패턴 또는 게이트 패턴을 몰리브덴-텅스텐 합금막과 크롬막의 이중막을 적용하는 경우에 한 번의 공정을 통하여 완만한 경사각을 가지는 테이퍼 가공이 가능한 동시에 저저항이므로 대화면의 표시 장치에 유리하다.In this experimental example, especially in the case of applying a double layer of molybdenum-tungsten alloy film and chromium film to a data pattern or gate pattern in a thin film transistor, it is possible to taper with a gentle inclination angle through a single process and to have a low resistance. It is advantageous to the display device.
따라서 본 발명에 따른 표시 장치의 제조 방법에서는 몰리브덴 합금은 저저항을 가지며, 테이퍼 가공시 알루미늄 식각액 및 크롬 식각액을 사용할 수 있으므로 액정 표시 장치의 게이트선과 데이터선으로 이용하는데 매우 용이하며, 다. 또한 몰리브덴 합금 박막은 앞에서 기술한 바와 같은 특성을 가지므로 액정 표시 장치의 동작 특성을 향상시킬 수 있는 효과가 있다.Therefore, in the manufacturing method of the display device according to the present invention, the molybdenum alloy has a low resistance and can be used as the gate line and the data line of the liquid crystal display device because aluminum etchant and chromium etchant can be used during tapering. In addition, since the molybdenum alloy thin film has the characteristics described above, there is an effect that can improve the operating characteristics of the liquid crystal display device.
Claims (53)
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970047729A KR100471773B1 (en) | 1997-09-19 | 1997-09-19 | Manufacturing method of wiring using molybdenum or molybdenum alloy and manufacturing method of thin film transistor using the same |
| TW087101249A TW400556B (en) | 1997-02-26 | 1998-02-02 | Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| US09/031,486 US6337520B1 (en) | 1997-02-26 | 1998-02-26 | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof |
| JP04599898A JP4272272B2 (en) | 1997-02-26 | 1998-02-26 | Wiring composition, metal wiring using the composition and manufacturing method thereof, display device using the wiring and manufacturing method thereof |
| US09/492,830 US6380098B1 (en) | 1997-02-26 | 2000-01-27 | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| US09/962,210 US6582982B2 (en) | 1997-02-26 | 2001-09-26 | Composition for wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| US10/035,245 US6486494B2 (en) | 1996-11-21 | 2002-01-04 | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| US10/190,494 US6570182B2 (en) | 1996-11-21 | 2002-07-09 | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| US10/389,778 US6686606B2 (en) | 1996-11-21 | 2003-03-18 | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| US10/732,480 US6946681B2 (en) | 1996-11-21 | 2003-12-11 | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| JP2007277980A JP4903667B2 (en) | 1997-02-26 | 2007-10-25 | Method for manufacturing thin film transistor substrate for display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970047729A KR100471773B1 (en) | 1997-09-19 | 1997-09-19 | Manufacturing method of wiring using molybdenum or molybdenum alloy and manufacturing method of thin film transistor using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990025890A true KR19990025890A (en) | 1999-04-06 |
| KR100471773B1 KR100471773B1 (en) | 2005-07-07 |
Family
ID=37303352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970047729A KR100471773B1 (en) | 1996-11-21 | 1997-09-19 | Manufacturing method of wiring using molybdenum or molybdenum alloy and manufacturing method of thin film transistor using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100471773B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577783B1 (en) * | 1999-06-21 | 2006-05-10 | 비오이 하이디스 테크놀로지 주식회사 | Method of manufacturing thin film transistor |
| KR100695301B1 (en) * | 2000-07-12 | 2007-03-14 | 삼성전자주식회사 | manufacturing method of thin film transistor array panel for liquid crystal display |
| KR100720087B1 (en) * | 2000-07-31 | 2007-05-18 | 삼성전자주식회사 | Wire for display, thin film transistor using the wire and fabricating method thereof |
| KR100855864B1 (en) * | 2002-07-18 | 2008-09-01 | 주식회사 하이닉스반도체 | Fabricating method for mask of semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002321847A1 (en) | 2002-01-15 | 2003-07-30 | Samsung Electronics Co., Ltd | A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
| US5513662A (en) * | 1991-12-31 | 1996-05-07 | Osteotech, Inc. | Preparation of bone for transplantation |
| JP3573778B2 (en) * | 1993-03-12 | 2004-10-06 | 株式会社東芝 | Liquid crystal display |
| ATE216436T1 (en) * | 1993-12-14 | 2002-05-15 | Toshiba Kk | MOLYBDENUM TUNGSTEN MATERIAL FOR WIRING, MOLYBDENUM TUNGSTEN TARGET FOR WIRING, METHOD FOR PRODUCING THE SAME AND THIN MOLYBDENUM TUNGSTEN WIRING |
| JPH08146462A (en) * | 1994-11-18 | 1996-06-07 | Hitachi Ltd | Liquid crystal display device and its production |
| JPH09197435A (en) * | 1996-01-17 | 1997-07-31 | Toshiba Corp | Liquid crystal display device and its production |
| KR100508036B1 (en) * | 1997-02-26 | 2005-11-21 | 삼성전자주식회사 | Manufacturing method of semiconductor device using molybdenum or molybdenum alloy |
-
1997
- 1997-09-19 KR KR1019970047729A patent/KR100471773B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577783B1 (en) * | 1999-06-21 | 2006-05-10 | 비오이 하이디스 테크놀로지 주식회사 | Method of manufacturing thin film transistor |
| KR100695301B1 (en) * | 2000-07-12 | 2007-03-14 | 삼성전자주식회사 | manufacturing method of thin film transistor array panel for liquid crystal display |
| KR100720087B1 (en) * | 2000-07-31 | 2007-05-18 | 삼성전자주식회사 | Wire for display, thin film transistor using the wire and fabricating method thereof |
| KR100855864B1 (en) * | 2002-07-18 | 2008-09-01 | 주식회사 하이닉스반도체 | Fabricating method for mask of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100471773B1 (en) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4903667B2 (en) | Method for manufacturing thin film transistor substrate for display device | |
| KR100476622B1 (en) | Liquid crystal display device using wiring with molybdenum-tungsten alloy and its manufacturing method | |
| US8173492B2 (en) | Method of manufacturing thin film transistor substrate | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| US7524706B2 (en) | Method of fabricating a thin film transistor array panel | |
| US6946681B2 (en) | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof | |
| US6337520B1 (en) | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof | |
| US20050122443A1 (en) | Array substrate for liquid crystal display device and fabricating method thereof | |
| KR100939560B1 (en) | Liquid Crystal Display and method for fabricating of the same | |
| KR20020079155A (en) | A wiring and a method for manufacturing the wiring, and a thin film transistor array panel including the wiring and method for manufacturing the same | |
| JP2004534397A (en) | Wiring etchant, method of manufacturing wiring using the same, and method of manufacturing thin film transistor substrate including the same | |
| KR100471773B1 (en) | Manufacturing method of wiring using molybdenum or molybdenum alloy and manufacturing method of thin film transistor using the same | |
| KR100472175B1 (en) | Manufacturing method of semiconductor device using molybdenum or molybdenum alloy | |
| KR100477141B1 (en) | Method for manufacturing a semiconductor device comprising a metal film and an insulating layer thereon | |
| KR100552283B1 (en) | Thin film transistor substrate using molybdenum and molybdenum alloys and its manufacturing method | |
| KR100508036B1 (en) | Manufacturing method of semiconductor device using molybdenum or molybdenum alloy | |
| KR20020052562A (en) | In-plane switching mode liquid crystal device and method for manufacturing the same | |
| KR100495807B1 (en) | Wiring composition, metal wiring using this composition and its manufacturing method, display device using this wiring and its manufacturing method | |
| JP3962800B2 (en) | Manufacturing method of liquid crystal display device | |
| JPH0736056A (en) | Active matrix type liquid crystal display device | |
| JP2733947B2 (en) | Manufacturing method of thin film pattern | |
| KR20030004682A (en) | a method for manufacturing a wire and a method for manufacturing a thin film transistor substrate including the same | |
| KR100767379B1 (en) | A method manufacturing a thin film transistor substrate | |
| KR100796483B1 (en) | Method For Fabricating Liquid Crystal Display Device | |
| KR20030024160A (en) | A wiring and a method for manufacturing the wiring, and a thin film transistor array panel including the wiring and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120116 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |