KR100796483B1 - Method For Fabricating Liquid Crystal Display Device - Google Patents

Method For Fabricating Liquid Crystal Display Device Download PDF

Info

Publication number
KR100796483B1
KR100796483B1 KR1020010026747A KR20010026747A KR100796483B1 KR 100796483 B1 KR100796483 B1 KR 100796483B1 KR 1020010026747 A KR1020010026747 A KR 1020010026747A KR 20010026747 A KR20010026747 A KR 20010026747A KR 100796483 B1 KR100796483 B1 KR 100796483B1
Authority
KR
South Korea
Prior art keywords
forming
etchant
wiring layer
liquid crystal
hcl
Prior art date
Application number
KR1020010026747A
Other languages
Korean (ko)
Other versions
KR20020087752A (en
Inventor
이형찬
이연보
박기범
김진동
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010026747A priority Critical patent/KR100796483B1/en
Publication of KR20020087752A publication Critical patent/KR20020087752A/en
Application granted granted Critical
Publication of KR100796483B1 publication Critical patent/KR100796483B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/81Electrodes
    • H10K30/82Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Abstract

본 발명은 질산을 제거한 염산 수용액을 ITO에천트로 적용함으로써 ITO에천트에 의한 몰리브덴 배선층의 손상을 방지하는 액정표시소자의 제조방법에 관한 것으로서, 특히 제 1 기판 상에 제 1 배선층을 형성하는 단계와, 상기 제 1 배선층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 제 2 배선층을 형성하는 단계와, 제 2 배선층을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 15%~24%의 농도를 가지는 HCl 에천트인 HCl 수용액을 사용한 사진식각공정으로 화소 전극을 형성하는 단계와, 상기 제 1 기판과 대향하는 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.The present invention relates to a method for manufacturing a liquid crystal display device that prevents damage of the molybdenum wiring layer by ITO etchant by applying an aqueous solution of hydrochloric acid from which nitric acid has been removed. Forming a gate insulating film on the entire surface including the first wiring layer, forming a second wiring layer on the gate insulating film, forming a protective film on the entire surface including the second wiring layer, and forming a protective film on the protective film. Forming a pixel electrode by a photolithography process using a HCl aqueous solution of HCl etchant having a concentration of% to 24%, and forming a liquid crystal layer between the first substrate and the second substrate facing the first substrate. It features.

ITO 에천트, 몰리브덴, 단선불량 ITO etchant, molybdenum, disconnection defect

Description

액정표시소자의 제조방법{Method For Fabricating Liquid Crystal Display Device}Method for manufacturing liquid crystal display device {Method For Fabricating Liquid Crystal Display Device}

도 1은 일반적인 액정표시소자의 평면도.1 is a plan view of a general liquid crystal display device.

도 2는 도 1의 A-A'절단면을 나타낸 단면도.FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1; FIG.

도 3a 내지 3e는 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도.3A to 3E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention.

도 4는 HCl 에천트의 농도 및 온도에 따른 ITO 식각비를 나타낸 그래프.Figure 4 is a graph showing the ITO etching ratio according to the concentration and temperature of HCl etchant.

도 5는 45℃에서의 HCl 에천트의 농도의 경시변화를 나타낸 그래프.5 is a graph showing the change over time of the concentration of HCl etchant at 45 ℃.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

110 : 제 1 기판 111 : 게이트 배선110: first substrate 111: gate wiring

111a : 게이트 전극 111c : 게이트 패드111a: gate electrode 111c: gate pad

112 : 게이트 절연막 113 : 반도체층112 gate insulating film 113 semiconductor layer

114 : 오믹콘택층 115 : 데이터 배선114: ohmic contact layer 115: data wiring

115a : 소스전극 115b : 드레인 전극115a: source electrode 115b: drain electrode

115c : 데이터 패드 117 : 보호막115c: data pad 117: protective film

118a,118b,118c : 제 1 ,제 2 ,제 3 콘택홀
119a : 화소전극
118a, 118b, 118c: first, second and third contact holes
119a: pixel electrode

119b : 게이트 패드용 투명도전막 119b: transparent conductive film for gate pad                 

119c : 데이터 패드용 투명도전막119c: Transparent conductive film for data pad

120 : 포토레지스트120: photoresist

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 몰리브덴을 재료로 하는 배선층의 단선불량을 방지하는 액정표시소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device (LCD), and more particularly to a method for manufacturing a liquid crystal display device for preventing disconnection of a wiring layer made of molybdenum.

통상 액정표시소자의 게이트 배선과 데이터 배선은 각각 주사신호와 데이터 신호를 전달하는 수단으로써 신호지연 및 단선을 억제하는 것이 요구된다.In general, the gate wiring and the data wiring of the liquid crystal display device are required to suppress signal delay and disconnection as a means for transmitting a scan signal and a data signal, respectively.

따라서, 배선층으로 사용되는 물질은 15μΩcm 이하의 낮은 비저항을 가지는 알루미늄, 알루미늄 합금, 몰리브덴, 구리 등과 같은 금속이 적합한데, 그 중에서도 신호지연의 방지를 위해 비저항이 매우 낮은 알루미늄 또는 알루미늄 합금을 사용하는 것이 일반적이다. 여기서, 알루미늄 합금은 알루미늄(Al)에 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 몰리브덴(Mo) 등의 전이금속이 약 5% 정도 함유된 것이다.Therefore, the material used as the wiring layer is preferably a metal such as aluminum, aluminum alloy, molybdenum, copper, etc. having a low resistivity of 15 μΩcm or less. Among them, it is preferable to use an aluminum or aluminum alloy having a very low resistivity to prevent signal delay. It is common. Here, the aluminum alloy contains about 5% of transition metals such as chromium (Cr), tantalum (Ta), titanium (Ti), tungsten (W), and molybdenum (Mo) in aluminum (Al).

그러나, 알루미늄은 그 물리적 특성이 약하고, ITO와의 접촉시 ITO 내의 산소에 의해 접촉 부분이 산화되어 전기 저항값이 상승한다는 단점이 있다.However, aluminum has a disadvantage in that its physical properties are weak and that the contact portion is oxidized by oxygen in the ITO upon contact with the ITO, resulting in an increase in the electrical resistance value.

이에, 비저항이 12∼14μΩcm 정도로 작고 ITO와의 접촉특성이 나쁘지 않으며 단일막 배선으로 이용 가능한 몰리브덴이 대체 사용되고 있다. Accordingly, molybdenum, which has a specific resistance of about 12 to 14 mu OMEGA cm, has no bad contact characteristics with ITO, and can be used as a single film wiring, has been used.                         

몰리브덴을 배선으로 사용할 경우 습식식각시 사용되는 식각액은 알루미늄 또는 알루미늄 합금을 식각할 때 사용하는 식각액으로서 예를들면, HNO3/H3PO4/CH3COOH/H2O를 들 수 있으며 이 때의 HNO3는 8∼14%인 것이 바람직하다. When molybdenum is used as a wiring, the etchant used for wet etching is an etchant used to etch aluminum or an aluminum alloy, for example, HNO3 / H3PO4 / CH3COOH / H2O, wherein HNO3 is 8-14%. It is preferable.

이하, 첨부된 도면을 참조하여 종래기술에 의한 액정표시소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing a liquid crystal display device according to the prior art will be described with reference to the accompanying drawings.

도 1은 일반적인 액정표시소자의 평면도이고, 도 2는 도 1의 A-A'절단면을 나타낸 단면도이다.1 is a plan view of a general liquid crystal display device, and FIG. 2 is a cross-sectional view illustrating a cutting line AA ′ of FIG. 1.

통상, 액정표시소자는 색상표현을 위한 컬러필터층이 형성되어 있는 컬러필터 기판과, 복수개의 배선이 매트릭스 형태로 교차 배치되어 정의된 각 화소에 박막트랜지스터와 화소전극이 형성되어 있는 박막트랜지스터 어레이 기판과, 상기 두 기판이 대향합착된 그 사이에 형성된 액정층의 구성요소를 가진다. In general, a liquid crystal display device includes a color filter substrate on which a color filter layer for color expression is formed, a thin film transistor array substrate on which a thin film transistor and a pixel electrode are formed in each pixel in which a plurality of wirings are arranged in a matrix form. And the components of the liquid crystal layer formed between the two substrates opposed to each other.

이 중, 상기 박막트랜지스터 어레이 기판은 액티브 영역과 패드부 영역으로 나눌 수 있는데, 상기 패드부 영역은 상기 액티브 영역의 게이트 배선 및 데이터 배선으로부터 연장 형성된 게이트 패드 및 데이터 패드가 구동회로와 접속되어 구동회로에서 공급하는 데이터 입력신호를 자체의 제어신호에 따라 분리하여 각 화소에 전달하는 역할을 한다. The thin film transistor array substrate may be divided into an active region and a pad portion region. The pad portion region may include a gate pad and a data pad extending from gate lines and data lines of the active region and connected to a driving circuit. It divides the data input signal supplied from the signal according to its control signal and delivers it to each pixel.

도 1 및 도 2를 참고로 하여 박막트랜지스터 어레이 기판의 제조방법을 살펴보면, 먼저 유리 기판(10) 상에 스퍼터링법으로 금속을 증착한 후 패터닝하여 게이트 배선(11)과 게이트 전극(11a)과 게이트 패드(11c)로 이루어진 게이트 패턴을 형성한다. 상기 금속으로는 알루미늄, 알루미늄 합금, 크롬 또는 몰리브덴 등을 사용할 수 있다. Referring to FIGS. 1 and 2, a method of manufacturing a thin film transistor array substrate is described. First, a metal is deposited on a glass substrate 10 by sputtering, and then patterned to form a gate wiring 11, a gate electrode 11a, and a gate. A gate pattern made of the pad 11c is formed. As the metal, aluminum, aluminum alloy, chromium or molybdenum may be used.

다음, 상기 게이트 패턴을 포함한 전면에 절연 내압 특성이 좋은 무기물인 실리콘질화물을 PECVD법으로 증착하여 게이트 절연막(12)을 형성하고, 상기 게이트 전극(11a) 상의 게이트 절연막(12)에 다결정 실리콘(a-Si)과 불순물을 도핑한 n+a-Si을 차례로 증착하여 반도체층(13)과 오믹콘택층(14)을 형성한다. Next, a silicon nitride, which is an inorganic material having good insulation voltage characteristics, is deposited on the entire surface including the gate pattern by PECVD to form a gate insulating film 12, and polycrystalline silicon (a) is formed on the gate insulating film 12 on the gate electrode 11a. -Si) and n + a-Si doped with impurities are sequentially deposited to form the semiconductor layer 13 and the ohmic contact layer 14.

이 후, 상기 게이트 절연막(12) 상에 몰리브덴을 스퍼터링법으로 증착하고 패터닝하여 데이터 배선(15)과 소스/드레인 전극(15a,15b)과 데이터 패드(15c)로 이루어진 데이터 패턴을 형성한다. 이 때, 상기 오믹콘택층(14)은 소스/드레인 전극(15a,15b) 패터닝시 에칭스톱층으로서 작용한다. Thereafter, molybdenum is deposited and patterned on the gate insulating layer 12 to form a data pattern including the data line 15, the source / drain electrodes 15a and 15b, and the data pad 15c. At this time, the ohmic contact layer 14 acts as an etch stop layer when patterning the source / drain electrodes 15a and 15b.

이상에서, 상기 게이트 배선(11)과 데이터 배선(15)은 서로 교차하여 화소를 정의하고 상기 게이트 전극(11a), 게이트 절연막(12), 반도체층(13), 오믹콘택층(14), 소스/드레인 전극(15a,15b)의 적층막은 박막트랜지스터를 이룬다.In the above description, the gate wiring 11 and the data wiring 15 cross each other to define a pixel, and the gate electrode 11a, the gate insulating layer 12, the semiconductor layer 13, the ohmic contact layer 14, and the source The laminated film of the / drain electrodes 15a and 15b forms a thin film transistor.

계속하여, 상기 데이터 패턴을 포함한 전면에 유전율이 낮은 BCB(Benzocyclobutene), 아크릴 수지 등을 도포하여 보호막(17)을 형성하고, 드레인 전극(15b)과 게이트 패드(11c)와 데이터 패드(15c)의 소정 부위가 노출되도록 상기 게이트 절연막(12) 또는 보호막(17)을 제거하여 콘택홀(18a,18b,18c)을 형성한다.Subsequently, a protective film 17 is formed by applying BCB (Benzocyclobutene) having a low dielectric constant, an acrylic resin, or the like on the entire surface including the data pattern, and the drain electrode 15b, the gate pad 11c, and the data pad 15c. The gate insulating layer 12 or the protective layer 17 is removed to expose a predetermined portion to form contact holes 18a, 18b, and 18c.

그리고, 상기 보호막(17)을 포함한 전면에 투명한 도전물질인 ITO를 증착한 후 사진식각공정을 적용하여 상기 콘택홀(18a,18b,18c)을 통하여 드레인 전극(15b)과 접속하는 화소전극(19a)과, 게이트 패드(11c)와 접속하는 게이트 패드용 투명도전막(19b)과, 데이터 패드(15c)와 접속하는 데이터 패드용 투명도전막(19c)을 형성 한다.After the deposition of ITO, which is a transparent conductive material, on the entire surface including the passivation layer 17, the pixel electrode 19a is connected to the drain electrode 15b through the contact holes 18a, 18b, and 18c by applying a photolithography process. ), A gate pad transparent conductive film 19b connected to the gate pad 11c, and a data pad transparent conductive film 19c connected to the data pad 15c.

상기 ITO를 식각하기 위해서는 염산(HCl)과 질산(HNO3)이 혼합된 에천트를 사용하여 습식식각하는데, 이 때 에천트 내의 질산이 보호막의 핀홀이나 크랙에 의한 경로(20)를 통해 몰리브덴을 재료로 한 게이트 패턴 또는 데이터 패턴을 산화시킨다. In order to etch the ITO, an etchant containing hydrochloric acid (HCl) and nitric acid (HNO3) is wet-etched, wherein nitric acid in the etchant forms molybdenum through the path 20 by pinholes or cracks in the protective film. The gate pattern or data pattern is oxidized.

즉, 상기와 같은 종래의 액정표시소자의 제조방법은 다음과 같은 문제점이 있다.That is, the conventional manufacturing method of the liquid crystal display device as described above has the following problems.

화소전극이나 패드용 투명도전막을 패터닝하기 위해 질산이 혼합된 ITO에천트를 사용할 경우, 하층의 보호막에 핀홀이 있거나 에천트 침투 경로가 될 수 있는 이물이 존재할 경우 에천트 성분 중 질산에 의해 하층의 몰리브덴 배선층이 산화된다.In case of using ITO etchant mixed with nitric acid for patterning pixel electrode or transparent conductive film for pads, if there is a pinhole in the lower protective layer or foreign substance that can be an penetration route of etchant, The molybdenum wiring layer is oxidized.

따라서, 몰리브덴을 재료로 형성된 배선층, 박막트랜지스터의 전극, 패드 금속층에서 단선불량이 발생하여 소자의 신뢰성이 저하된다. Accordingly, disconnection defects occur in the wiring layer formed of molybdenum material, the electrode of the thin film transistor, and the pad metal layer, and the reliability of the device is lowered.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 질산을 제거한 염산 수용액을 ITO에천트로 적용함으로써 ITO에천트에 의한 몰리브덴 배선층의 손상을 방지하는 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and to provide a method for manufacturing a liquid crystal display device that prevents the damage of the molybdenum wiring layer by the ITO etchant by applying an aqueous solution of hydrochloric acid removed nitric acid as an ITO etchant. have.

상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자의 제조방법은 제 1 기판 상에 제 1 배선층을 형성하는 단계와, 상기 제 1 배선층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 제 2 배선층을 형성하는 단계와, 제 2 배선층을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 15%~24%의 농도를 가지는 HCl 에천트인 HCl 수용액을 사용한 사진식각공정으로 화소 전극을 형성하는 단계와, 상기 제 1 기판과 대향하는 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of manufacturing a liquid crystal display device of the present invention for achieving the above object comprises the steps of forming a first wiring layer on a first substrate, forming a gate insulating film on the entire surface including the first wiring layer, the gate Forming a second wiring layer on the insulating film, forming a protective film on the entire surface including the second wiring layer, and using a photolithography process using an aqueous HCl solution, an HCl etchant having a concentration of 15% to 24% on the protective film. Forming a pixel electrode, and forming a liquid crystal layer between the first substrate and the second substrate facing the first substrate.

기존의 ITO 에천트에서 몰리브덴 산화의 원인이 되는 질산을 제거한 에천트를 제공함으로써 몰리브덴을 배선재료로 적용하기 쉽게 하는 것을 특징으로 한다.The present invention is characterized in that molybdenum is easily applied as a wiring material by providing an etchant that removes nitric acid, which causes molybdenum oxidation, in the conventional ITO etchant.

특히, 온도변화에 따른 에천트의 급격한 농도 변화를 방지하기 위해 HCl과 H2O의 혼합액이 공비점을 형성하는 20%의 HCl 수용액을 에천트로 사용하는 것을 특징으로 한다.In particular, in order to prevent a sudden change in concentration of the etchant according to the temperature change, it is characterized by using a 20% HCl aqueous solution in which the mixture of HCl and H2O forms an azeotropic point as an etchant.

이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자의 제조방법을 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 3e는 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 공정단면도이며, 후술될 내용은 액정표시소자용 박막트랜지스터 어레이 기판에 관한 것이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention. The following description relates to a thin film transistor array substrate for a liquid crystal display device.

먼저, 도 3a에서와 같이 유리 기판(110) 상에 스퍼터링법으로 몰리브덴을 증착한 후 패터닝하여 복수의 게이트 배선(도시하지 않음)을 일렬로 형성하고 그와 동시에 상기 게이트 배선의 분지인 게이트전극(111)과 상기 게이트배선의 끝단에서 외부구동회로와 접속하는 게이트 패드(도시하지 않음)를 형성한다. 이 때, 상기 몰리브덴 이외에 알루미늄, 알루미늄 합금, 구리, 크롬 등도 사용가능하다.First, as shown in FIG. 3A, molybdenum is deposited on the glass substrate 110 by sputtering, and then patterned to form a plurality of gate wires (not shown) in a row, and at the same time, a gate electrode that is a branch of the gate wires ( 111 and a gate pad (not shown) for connecting to an external driving circuit at the end of the gate wiring. In this case, in addition to the molybdenum, aluminum, aluminum alloy, copper, chromium, and the like may also be used.

다음, 상기 게이트 패턴을 포함한 전면에 절연 내압 특성이 좋은 무기물인 실리콘질화물을 PECVD법으로 증착하여 게이트 절연막(112)을 형성하고, 상기 게이트 전극(111a) 상부의 게이트 절연막(112) 상에 다결정 실리콘(a-Si)과 불순물을 도핑한 n+a-Si을 차례로 증착하고 패터닝하여 박막트랜지스터의 채널로 사용되는 반도체층(113)과 오믹콘택층(114)을 각각 형성한다. Next, silicon nitride, which is an inorganic material having good insulation voltage characteristics, is deposited on the entire surface including the gate pattern by PECVD to form a gate insulating layer 112, and polycrystalline silicon is formed on the gate insulating layer 112 on the gate electrode 111a. (a-Si) and n + a-Si doped with impurities are sequentially deposited and patterned to form a semiconductor layer 113 and an ohmic contact layer 114 used as channels of the thin film transistor, respectively.

다음, 도 3b에서와 같이, 상기 오믹콘택층(114)을 포함한 전면에 스퍼터링법으로 몰리브덴 금속막을 증착한 후 패터닝하여 상기 게이트 배선과 교차되어 화소를 정의하는 데이터배선과, 상기 반도체층(113)의 양쪽에 각각 위치한 소스 전극(115a) 및 드레인 전극(115b)과, 상기 데이터 배선의 끝단에서 외부구동회로와 접속하는 데이터 패드(115c)를 형성한다. 상기 소스전극과 드레인 전극 사이의 오믹콘택층(114)은 소스/드레인 전극(115a,115b)을 패터닝할 때 동시에 식각한다.Next, as shown in FIG. 3B, a molybdenum metal film is deposited on the entire surface including the ohmic contact layer 114 by a sputtering method, and then patterned to cross the gate wiring to define pixels, and the semiconductor layer 113. Source and drain electrodes 115a and 115b respectively positioned on both sides of the data line 115 and a data pad 115c connected to an external driving circuit at the end of the data line are formed. The ohmic contact layer 114 between the source electrode and the drain electrode is simultaneously etched when the source / drain electrodes 115a and 115b are patterned.

이상에서, 상기 게이트 전극(111a), 게이트 절연막(112), 반도체층(113), 오믹콘택층(114), 소스/드레인 전극(115a,115b)의 적층막은 박막트랜지스터를 이룬다.In the above description, the stacked layers of the gate electrode 111a, the gate insulating layer 112, the semiconductor layer 113, the ohmic contact layer 114, and the source / drain electrodes 115a and 115b form a thin film transistor.

계속하여, 도 3c에서와 같이 상기 데이터 배선(115)을 포함한 전면에 유전율이 낮은 유기물인 BCB 또는 무기물인 실리콘 질화물을 도포 또는 증착하여 보호막(117)을 형성하고, 상기 드레인 전극(115b)과 게이트 패드(도시되지 않음)와 데이터 패드(115c)의 소정 부위가 노출되도록 상기 게이트 절연막(112) 또는 보호막(117)을 제거하여 제 1 ,제 2 ,제 3 콘택홀(118a,118b,118c)을 형성한다. 게이트 패드는 게이트 절연막 및 보호막을 제거하여 콘택홀을 형성하고, 데이터 패드 및 드레인 전극은 보호막을 제거하여 콘택홀을 형성한다. Subsequently, as shown in FIG. 3C, a protective film 117 is formed by coating or depositing BCB, which is a low dielectric constant, or silicon nitride, which is an inorganic material, on the entire surface including the data line 115, and forming a protective film 117. The first, second and third contact holes 118a, 118b, and 118c are removed by removing the gate insulating layer 112 or the protective layer 117 so that a predetermined portion of the pad (not shown) and the data pad 115c are exposed. Form. The gate pad removes the gate insulating film and the passivation layer to form a contact hole, and the data pad and the drain electrode remove the passivation layer to form a contact hole.

그리고, 도 3d에서와 같이 상기 보호막(117)을 포함한 전면에 투명한 도전물질인 ITO를 증착하고 그 위에 포토레지스트(120)를 균일하게 도포한 뒤, 마스크를 이용하여 상기 포토레지스트(120)를 패터닝한다. 그 다음, 패턴된 포토레지스트(120)를 마스크로 하여 HCl 에천트를 이용한 습식식각으로 ITO를 패터닝하여 도 3e에서와 같이, 상기 제 1 콘택홀(118a)을 통하여 드레인 전극(115b)과 접속하는 화소전극(119a)과, 제 2 콘택홀(118b)을 통하여 게이트 패드(111c)와 접속하는 게이트 패드용 투명도전막(도시되지 않음)과, 제 3 콘택홀(118c)을 통하여 데이터 패드(115c)와 접속하는 데이터 패드용 투명도전막(119c)을 형성한다.3D, a transparent conductive material ITO is deposited on the entire surface including the passivation layer 117 and the photoresist 120 is uniformly applied thereon, and then the photoresist 120 is patterned using a mask. do. Next, the ITO is patterned by wet etching using an HCl etchant using the patterned photoresist 120 as a mask, and then connected to the drain electrode 115b through the first contact hole 118a as shown in FIG. 3E. A pixel pad 119a, a gate pad transparent conductive film (not shown) connected to the gate pad 111c through the second contact hole 118b, and a data pad 115c through the third contact hole 118c. And a data pad transparent conductive film 119c to be connected to each other.

이와같이 본 발명의 ITO에천트는 몰리브덴 배선층에 손상을 주지 않는 HCl 수용액인 것을 특징으로 한다.Thus, the ITO etchant of the present invention is characterized in that the aqueous HCl solution does not damage the molybdenum wiring layer.

다만, 종래의 에천트를 사용할 경우에 대비하여 HCl 에천트를 사용할 경우 그 식각비가 약 50% 수준 밖에 되지 않는데, 이를 해결하기 위해 식각공정시 2배 이상의 시간을 소요하거나 또는 고온을 적용하는 방법이 있다. 전자의 방법은 시간이 많이 소요되므로 후자의 방법이 더욱 효과적이다.However, in case of using HCl etchant, the etching rate is only about 50% compared to the case of using the conventional etchant. In order to solve this problem, the etching process requires more than twice the time or high temperature is applied. have. The former method is time consuming, so the latter method is more effective.

실험 데이터를 통해 자세히 설명하면 다음과 같다.The detailed description through experimental data is as follows.

도 4는 HCl 에천트의 농도 및 온도에 따른 ITO 식각비를 나타낸 그래프이고, 도 5는 45℃에서의 HCl 에천트의 농도의 경시변화를 나타낸 그래프이다.4 is a graph showing the ITO etching ratio according to the concentration and temperature of the HCl etchant, Figure 5 is a graph showing the change over time of the concentration of HCl etchant at 45 ℃.

먼저, 도 4에서와 같이 15% HCl 에천트를 사용할 때보다 20% HCl 에천트를 사용할 때 식각비가 높고, 40℃ HCl 에천트에서보다 45℃ HCl 에천트에서의 식각비가 높으며, 45℃의 15% HCl 에천트는 3.4Å/sec의 식각비를 나타내고 45℃의 20% HCl 에천트는 6.7Å/sec의 식각비를 나타낸다. 이는 종래 HCl/HNO3 에천트를 사용하였을 때의 식각비와 비교하여 크게 차이나지 않는다.First, the etch ratio is higher when using 20% HCl etchant than when using 15% HCl etchant, as shown in Figure 4, the etching ratio is higher in 45 ℃ HCl etchant than in 40 ℃ HCl etchant, 15 45 The% HCl etchant shows an etch rate of 3.4 μs / sec and the 20% HCl etchant at 45 ° C. shows an etch rate of 6.7 μs / sec. This is not much different from the etching ratio when using a conventional HCl / HNO 3 etchant.

이와 같이, 고농도의 HCl 에천트를 사용할 때 그 식각비가 더 높은 것으로 실험결과가 나타난다. 그러나, 고농도의 HCl 에천트를 적용할 경우에는 도 5에서와 같이, 급격한 염산 농도의 경시변화가 발생하므로 염산 농도를 일정하게 유지시켜 주기 위해 에천트를 교환해주어야 하는데, 이는 생산성을 저하시키는 주된 요인이 된다.As such, when the high concentration of HCl etchant is used, the results of the experiment shows that the etching ratio is higher. However, when a high concentration of HCl etchant is applied, as shown in FIG. 5, since a rapid change in hydrochloric acid concentration occurs, the etchant must be exchanged to maintain a constant hydrochloric acid concentration, which is a major factor that lowers productivity. Becomes

따라서, 고온에서도 경과시간에 따른 농도의 경시변화가 거의 없는 20% HCl 에천트를 사용하는 것이 좋다.Therefore, it is recommended to use 20% HCl etchant which has little change in concentration over time even at high temperatures.

이상의 결과를 토대로 적당한 농도와 온도의 HCl 에천트를 선택하여 식각공정을 수행하면 하층의 몰리브덴 배선층에 손상을 주지 않으면서 높은 식각비를 얻을 수 있다.Based on the above results, when the etching process is performed by selecting an HCl etchant having an appropriate concentration and temperature, a high etching ratio can be obtained without damaging the underlying molybdenum wiring layer.

상기와 같은 본 발명의 액정표시소자의 제조방법은 다음과 같은 효과가 있다.The manufacturing method of the liquid crystal display device of the present invention as described above has the following effects.

첫째, 몰리브덴 배선층에 손상을 주지 않는 ITO에천트를 제공함으로써 저저항이면서 단일막으로 구성된 배선 형성이 가능하며 ITO와의 접촉특성이 좋은 몰리브덴을 배선재료로서 적용하기가 용이하다.First, by providing an ITO etchant which does not damage the molybdenum wiring layer, it is possible to form a wiring composed of low resistance and single film, and it is easy to apply molybdenum having good contact characteristics with ITO as the wiring material.

특히, 몰리브덴 배선층의 단선불량에 의한 수율 저하가 방지된다.In particular, the yield decrease by the disconnection failure of the molybdenum wiring layer is prevented.

둘째, 염산과 물의 혼합시 공비점을 형성하는 성질을 이용한 HCl에천트는 시간에 따른 농도변화가 거의 없으므로 에천트의 잦은 교체가 불필요하며 따라서, 생산성이 향상된다.Second, HCl etchant using the property of forming an azeotropic point when mixing hydrochloric acid and water has little change in concentration with time, so it is unnecessary to replace the etchant frequently, thus improving productivity.

Claims (7)

제 1 기판 상에 제 1 배선층을 형성하는 단계;Forming a first wiring layer on the first substrate; 상기 제 1 배선층을 포함한 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the entire surface including the first wiring layer; 상기 게이트 절연막 상에 제 2 배선층을 형성하는 단계;Forming a second wiring layer on the gate insulating film; 제 2 배선층을 포함한 전면에 보호막을 형성하는 단계;Forming a protective film on the entire surface including the second wiring layer; 상기 보호막 상에 15%~24%의 농도를 가지는 HCl 에천트인 HCl 수용액을 사용한 사진식각공정으로 화소 전극을 형성하는 단계;Forming a pixel electrode on the passivation layer by a photolithography process using an aqueous HCl solution, which is an HCl etchant having a concentration of 15% to 24%; 상기 제 1 기판과 대향하는 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.And forming a liquid crystal layer between the first substrate and the second substrate opposing the first substrate. 삭제delete 삭제delete 제 1 항에 있어서, 상기 HCl 에천트는 35∼45℃인 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 1, wherein the HCl etchant is 35 to 45 ℃. 제 1 항에 있어서, 상기 HCl 에천트는 40℃의 20% HCl 수용액인 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 1, wherein the HCl etchant is a 20% HCl aqueous solution at 40 ° C. 제 1 항에 있어서, 상기 화소전극은 ITO(Indium Tin Oxide)를 사용하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.The method of claim 1, wherein the pixel electrode is formed using indium tin oxide (ITO). 제 1 항에 있어서, 상기 제 1 배선층 또는 제 2 배선층 중 적어도 어느 하나는 몰리브덴을 사용하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.2. The method of claim 1, wherein at least one of the first wiring layer and the second wiring layer is formed using molybdenum.
KR1020010026747A 2001-05-16 2001-05-16 Method For Fabricating Liquid Crystal Display Device KR100796483B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010026747A KR100796483B1 (en) 2001-05-16 2001-05-16 Method For Fabricating Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010026747A KR100796483B1 (en) 2001-05-16 2001-05-16 Method For Fabricating Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR20020087752A KR20020087752A (en) 2002-11-23
KR100796483B1 true KR100796483B1 (en) 2008-01-21

Family

ID=27705133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010026747A KR100796483B1 (en) 2001-05-16 2001-05-16 Method For Fabricating Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR100796483B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063285A (en) * 1996-12-17 1998-10-07 기타오카 다카시 Liquid crystal display and manufacturing method of TFT array substrate used therein
JPH1195248A (en) * 1997-09-18 1999-04-09 Toshiba Corp Array substrate for display device and its production
KR20000065954A (en) * 1999-04-12 2000-11-15 구본준 A method of LCD
KR20010004016A (en) * 1999-06-28 2001-01-15 김영환 Method of manufacturing TFT-LCD

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063285A (en) * 1996-12-17 1998-10-07 기타오카 다카시 Liquid crystal display and manufacturing method of TFT array substrate used therein
JPH1195248A (en) * 1997-09-18 1999-04-09 Toshiba Corp Array substrate for display device and its production
KR20000065954A (en) * 1999-04-12 2000-11-15 구본준 A method of LCD
KR20010004016A (en) * 1999-06-28 2001-01-15 김영환 Method of manufacturing TFT-LCD

Also Published As

Publication number Publication date
KR20020087752A (en) 2002-11-23

Similar Documents

Publication Publication Date Title
KR101199533B1 (en) Echant and method for fabricating interconnection line and method for fabricating thin film transistor substrate using the same
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
US6350995B1 (en) Thin film transistor and manufacturing method therefore
US6528357B2 (en) Method of manufacturing array substrate
US6081308A (en) Method for manufacturing liquid crystal display
US7095459B2 (en) Array substrate for liquid crystal display and method for fabricating the same
KR100698950B1 (en) Manufacturing method of thin film transistor array substrate
US7276732B2 (en) Thin film transistor array panel
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
US6731364B2 (en) Liquid crystal display device
JP4272272B2 (en) Wiring composition, metal wiring using the composition and manufacturing method thereof, display device using the wiring and manufacturing method thereof
KR20070009329A (en) Method for forming contact hole and method for fabricating thin film transistor plate fabricated by the same
US7561223B2 (en) Device and method for protecting gate terminal and lead
KR100796483B1 (en) Method For Fabricating Liquid Crystal Display Device
JP2809153B2 (en) Liquid crystal display device and method of manufacturing the same
KR100430950B1 (en) Thin film transistor and its manufacturing method
KR100472175B1 (en) Manufacturing method of semiconductor device using molybdenum or molybdenum alloy
KR20020094809A (en) Fabricating method of thin film transistor - liquid crystal display
KR100471773B1 (en) Manufacturing method of wiring using molybdenum or molybdenum alloy and manufacturing method of thin film transistor using the same
JP3587683B2 (en) Active matrix substrate, method for forming contact hole in the substrate, and liquid crystal display device using the substrate
JP2733947B2 (en) Manufacturing method of thin film pattern
JPH11194361A (en) Manufacture of thin film transistor array substrate and liquid crystl display device
KR20040046384A (en) Liquid Crystal Display and fabrication method of thereof
KR100769173B1 (en) Method For Forming Metal Line Layer And Method For Fabricating Liquid Crystal Display Device By Said Method
KR100767379B1 (en) A method manufacturing a thin film transistor substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee