KR100477141B1 - A method of manufacturing a semiconductor device comprising an insulating layer on the metal film and that - Google Patents

A method of manufacturing a semiconductor device comprising an insulating layer on the metal film and that Download PDF

Info

Publication number
KR100477141B1
KR100477141B1 KR1019970047731A KR19970047731A KR100477141B1 KR 100477141 B1 KR100477141 B1 KR 100477141B1 KR 1019970047731 A KR1019970047731 A KR 1019970047731A KR 19970047731 A KR19970047731 A KR 19970047731A KR 100477141 B1 KR100477141 B1 KR 100477141B1
Authority
KR
South Korea
Prior art keywords
film
gate
molybdenum
etching
pattern
Prior art date
Application number
KR1019970047731A
Other languages
Korean (ko)
Other versions
KR19990025891A (en
Inventor
김장수
홍문표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970047731A priority Critical patent/KR100477141B1/en
Priority claimed from TW087101249A external-priority patent/TW400556B/en
Priority claimed from US09/031,486 external-priority patent/US6337520B1/en
Publication of KR19990025891A publication Critical patent/KR19990025891A/en
Priority claimed from US10/035,245 external-priority patent/US6486494B2/en
Publication of KR100477141B1 publication Critical patent/KR100477141B1/en
Application granted granted Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

크롬, 몰리브덴 또는 몰리브덴 합금의 단일막 또는 이들의 조합으로 이루어진 이중막을 이용하여 액정 표시 장치의 게이트 배선, 게이트 전극, 게이트 패드의 게이트 패턴과 데이터 배선, 데이터 패드 및 소스/드레인 전극의 데이터 패턴을 형성한다. Chromium, molybdenum or molybdenum to form a single film or a data pattern of the gate wiring, a gate electrode, a gate pattern of the gate pad and the data line, a data pad, and source / drain electrodes of the liquid crystal display device using a double membrane consisting of a combination of alloy do. 이때, 게이트 전극, 드레인 전극 및 데이터 패드 상부에 포토 레지스트를 마스크로 하여 접촉 구멍을 동시에 형성한다. At this time, the gate electrode, and the drain electrode and the data pad upper photoresist as a mask to form the contact holes at the same time. 보호막만이 형성되어 있는 부분과 보호막/게이트 절연층이 형성되어 있는 부분을 동시에 건식 식각할 때 다음 세가지 방법이 적용된다. The following three methods are applied to a portion of the protective film only this part and the protective film / gate insulating layer is formed is formed at the same time, dry etching. 첫째로 O 2 +CF 4 가스만으로 몰리브덴-텅스텐 합금막을 노출시키는 1단계 식각 방법, 둘째로 SF 6 +HCl 조건으로 부분 식각을 실시한 후 나머지 부분을 O 2 +CF 4 로 마무리하는 2단계 식각 방법, 마지막으로 SF 6 +HCl 또는 O 2 +CF 4 가스로 부분 식각한 후 4불화탄소(CF 4 )와 수소(H 2 ) 또는 염화수소(HCl)의 가스를 이용하여 플라스마 상태에서 폴리머를 형성한 다음 O 2 +CF 4 가스로 마무리하는 3단계 건식 식각 방법이 있다. First of only O 2 + CF 4 gas to the Mo-step etching method to expose the tungsten alloy film, and second SF 6 + HCl the remainder after performing partial etching with O Condition 2 + CF step of finish four etching method, Finally, SF 6 + HCl or O 2 + CF 4, one after the gas portion etched with using a tetrafluoride gas of carbon (CF 4) and hydrogen (H 2) or hydrogen chloride (HCl) to form a polymer in a plasma state and then O 2 + CF 3 further comprising: finishing a four gas has a dry etching method. 이때, SF 6 +HCl 가스는 몰리브덴-텅스텐 합금막과 보호막에 대한 식각 프로파일을 좋게 하며, O 2 +CF 4 가스는 몰리브덴-텅스텐 합금막에 대한 식각비가 매우 작기 때문에 몰리브덴-텅스텐 합금막이 식각되는 것을 방지하며, 고분자막은 측면부로 식각되는 것을 방지한다. In this case, SF 6 + HCl gas is molybdenum - that the tungsten alloy film is etched-improving the etching profile of the tungsten alloy film and the protective film, and, O 2 + CF 4 gas is molybdenum - molybdenum, because the ratio is very small etching of the tungsten alloy film protection, and the polymer film is prevented from being etched at the side face. 여기서, 몰리브덴 텅스텐 합금막의 식각을 최소화하기 위해서 CF 4 와 O 2 의 비율은 10:4 이하로 하는 것이 적합하다. Here, in order to minimize the molybdenum-tungsten alloy film, an etching rate of CF 4 and O 2 is 10: it is suitable to below 4.

Description

금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법 A method of manufacturing a semiconductor device comprising an insulating layer on the metal film and that

본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor device comprising a metal film and an insulating layer thereon relates to a method for manufacturing a semiconductor device.

일반적으로 반도체 장치의 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연 및 단선을 억제하는 것이 요구된다. In general, the wiring of the semiconductor device is so used as a means through which the signal is transmitted it is required to suppress the signal delay and disconnection.

단선을 방지하는 방법으로는 배선을 다층으로 형성하는 방법이 제시되고 있으나, 다층의 배선을 형성하기 위해 서로 다른 식각액이 필요할 뿐 아니라 여러 번의 식각 공정이 필요하게 된다. As a way to prevent the disconnection is to be presented, but a method of forming a wiring in a multi-layer, a different etching liquid as well as the need to form a multi-layer wiring requires multiple etch process.

신호 지연을 방지하는 방법으로는 저저항을 가지는 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 물질을 사용하는 것이 일반적이다. A method of preventing signal delay it is common to use a material such as aluminum (Al) or an aluminum alloy (Al alloy) having a low resistance. 그러나, 알루미늄 또는 알루미늄 합금을 사용하는 경우에는 양극 산화 공정을 부가하여 알루미늄의 약한 물리적인 특성을 보강할 필요가 있다. However, in the case of using aluminum or an aluminum alloy, it is necessary to reinforce the weak physical properties of the aluminum in addition to the anodization process. 또한 액정 표시 장치에서와 같이 패드부에서 ITO(indium tin oxide)를 사용하여 알루미늄을 보강하는 경우 알루미늄 또는 알루미늄 합금과 ITO의 접촉 특성이 좋지 않아 다른 금속을 개재하여야 하는 문제점을 가지고 있다. Also has a problem to be the case for reinforcing the aluminum by using ITO (indium tin oxide) in a pad portion, such as in a liquid crystal display device because the contact properties of the aluminum or aluminum alloy and the ITO good through another metal.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 배선을 다층으로 형성하는 경우에도 각층이 동일한 식각 조건에서 유사한 식각비를 보이는 배선용 합금을 제공하고, 이를 이용하여 반도체 장치의 제조 공정을 단순화하고 제품의 특성을 향상시키는 것이 그 과제이다. The present invention for solving the above problems, provides a wiring alloy showing the etching dissimilar in the same etching conditions, each layer in the case of forming the wirings in multiple layers, and by using this simplified the manufacturing process of the semiconductor device and the characteristics of the product it is the task to improve.

본 발명의 또 다른 과제는 도전막 또는 금속 배선을 드러내는 접촉 구멍의 테두리 경사각을 완만하게 하고 접촉 구멍 하부의 도전막의 식각을 방지하는 것이다. Another object of the present invention is to have a gentler inclination angle of the edge of the contact hole to expose the conductive film or metal wiring and to prevent etching of the contact hole in the lower conductive film.

본 발명에 따른 배선은 동일한 식각 조건에서 테이퍼(taper) 형상으로 가공할 수 있으며 테이퍼 각도가 20∼70°의 범위인 이중의 도전막이거나, 동일한 식각 조건에서 하부 도전막의 식각비보다 상부 도전막의 식각비가 70∼100Å/sec 정도 큰 이중의 도전막으로 이루어진다. Wiring according to the invention can be processed in a taper (taper) shape and the taper angle or of the double range of 20~70 ° conductive film, in the same etching conditions, the lower conductive film, an etching ratio than the upper conductive layer etched in the same etching conditions ratio achieved in the 70~100Å / sec around a large double conductive film.

여기에서, 식각 방법이 습식 식각인 경우에는 동일한 식각 조건이란 동일한 식각액을 사용하는 것을 의미한다. Here, when the etching process is a wet etching, it means the use of the same etchant is the same etching conditions.

이러한 도전막은 15μΩcm 이하의 낮은 비저항을 가지는 하부 도전막과 패드용 물질로 이루어진 상부 도전막으로 이루어진다. This conductive film is formed of an upper conductive layer made of a lower conductive film and the pad material having a low specific resistance for the 15μΩcm below. 여기에서, 패드용 물질이란 패드로서 사용될 수 있는 특성을 가진 물질을 의미한다. Herein, it means a material having a property which can be used as the pad material is pad. 그 특성에 대해서는 실시예에서 설명하기로 한다. For their characteristics will be described in Examples.

여기서, 하부 도전막으로는 알루미늄 또는 알루미늄 합금이 사용되며, 상부 도전막으로는 원자 백분율 0.01%∼20% 미만의 텅스텐(W)과 나머지 몰리브덴(Mo) 및 불가피한 불순물로 이루어진 몰리브덴 조성물 또는 합금이 사용된다. Herein, the lower conductive film is used for the aluminum or aluminum alloy, the upper conductive film in the atomic percentage of less than 0.01% to 20% tungsten (W) and the remaining molybdenum (Mo) and unavoidable molybdenum or an alloy composition consisting of impurity using do. 몰리브덴 합금에서 텅스텐의 조성비는 원자 백분율 9%∼11%, 특히, 10%인 것이 바람직하다. The composition ratio of tungsten in the molybdenum alloy is preferably in the atomic percent 9-11%, in particular 10%.

이러한 몰리브덴 함유 조성물은 비저항이 12∼14μΩcm 정도로 작고 패드로서 사용이 가능하므로 단일막 배선으로 이용될 수 있다. These molybdenum-containing composition can be used as the specific resistance is so small pad 12~14μΩcm it can be used in a single layer interconnection.

하부에 형성된 도전막이 알루미늄 합금인 경우에는 함유된 전이 금속 또는 희토류 금속이 5% 이하인 것이 좋다. When the conductive film is formed at the bottom of an aluminum alloy, it is desirable transition metal or rare earth metal-containing 5% or less.

습식 식각시 식각액은 알루미늄 또는 알루미늄 합금을 식각하는 데 사용되는 식각액으로서, 예를 들면, CH 3 COOH/HNO 3 /H 3 PO 4 /H 2 O를 들 수 있으며, 이때 HNO 3 의 농도는 8∼14%인 것이 바람직하다. As the etching liquid used in the wet etch etch is used to etch the aluminum or aluminum alloy, for example, CH 3 COOH / HNO 3 / H 3 PO 4 / H may be in the 2 O, wherein the concentration of HNO 3 is 8 to to 14% is preferred.

이러한 이중의 도전막은 표시 장치에서 주사 신호를 인가하는 게이트선 또는 데이터 신호를 인가하는 데이터선으로 사용할 수 있다. It can be used as a data line for applying a gate line or a data signal for applying a scan signal in the conductive film of such dual display device.

이러한 본 발명에 따른 배선의 제조 방법은 한 기판의 상부에 하부 도전막을 적층하고 하부 도전막의 상부에 동일한 식각 조건에서 하부 도전막의 식각비보다 식각비가 70∼100Å/sec 정도 큰 상부 도전막을 적층한다. The method of manufacturing a wire according to the present invention is a laminated film laminated a lower conductive film and the etching ratio is approximately big top conductive 70~100Å / sec under the same etching conditions and the lower conductive layer upper than the lower conductive film, an etching ratio to the top of a substrate. 다음, 상부 도전막 및 하부 도전막을 동시에 식각하여 배선을 완성한다. Next, by etching the upper film and the lower conductive film at the same time conductive to complete the wiring.

이러한 이중의 도전막으로 이루어진 배선의 제조 방법은 표시 장치의 제조 방법에서 주사 신호를 인가하는 게이트선 또는 데이터 신호를 인가하는 데이터선의 제조 방법에도 적용할 수 있다. Method of manufacturing a wiring made of a conductive film of such dual can be applied to the data line method for applying a gate line or a data signal for applying a scan signal, in the manufacturing method of the display device.

앞에서 설명한 바와 같이 이러한 몰리브덴-텅스텐 배선을 이용하여 액정 표시 장치를 제작할 수 있다. As mentioned earlier, these molybdenum-tungsten wire can be manufactured using the liquid crystal display device.

본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 기판 위에 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴 합금을 적층하고 식각액을 이용하여 몰리브덴 합금막을 패터닝하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선을 형성한다. In the method of manufacturing a TFT substrate for a liquid crystal display device according to the invention laminated to a molybdenum alloy consisting of tungsten and the remaining molybdenum and inevitable impurities of less than 0.01% ~20% atomic percent on the substrate using the patterned etch stop molybdenum alloy gate a gate wiring including the line, the gate pad and the gate electrode.

여기서, 몰리브덴 합금막의 하부에 알루미늄 또는 알루미늄 합금으로 이루어진 도전막을 적층하는 것도 가능하며, 몰리브덴 합금막을 패터닝할 때, 도전막을 함께 패터닝한다. Here, it is also possible to laminate a film made of molybdenum alloy film of aluminum or aluminum alloy the lower the conductivity, and is patterned with a conductive film to patterning molybdenum alloy film.

또한, 이러한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서 데이터선, 데이터 패드 및 소스/드레인 전극을 포함하는 데이터 배선은 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴-텅스텐 합금, 크롬 또는 몰리브덴의 단일막 또는 이들을 조합한 다중막으로 형성한다. In addition, this data line in the present method of manufacturing a TFT substrate according to the invention, the data pad, and the rest tungsten and molybdenum is less than 0.01% ~20% the data line is atomic percentage, including source / drain electrodes of molybdenum and inevitable impurities consisting of - to form a tungsten alloy, chromium, or a single film or a multi-layer combination of those of molybdenum.

또한 본 발명에 따른 반도체 장치의 제조 방법에서는 금속막 또는 금속 배선 위의 절연막에 포토 레지스트를 패터닝하고 이를 마스크로 하여 절연막을 식각하여 금속막 위에 둘 이상의 접촉 구멍을 형성한다. And also forming a semiconductor device, patterning photoresist on the insulating film of the above metal film or a metal wiring, and to do this as a mask, etching the insulation film a metal film on at least two contact holes in the method according to the present invention. 이때, 절연막의 두께가 달라 두께가 얇은 쪽의 접촉 구멍 아래의 금속막이 식각되는 것을 방지하고 완만한 경사각으로 식각하기 위하여 두 단계 또는 세 단계의 과정으로 나누어 접촉 구멍을 형성한다. At this time, divided by the two-step or three-step process in order to vary the thickness of the insulating film prevents the thickness of the metal film is etched under the contact hole on the thin side, and etching with a gentle angle of inclination to form a contact hole.

두 단계로 형성하는 방법에서는, 먼저, 포토 레지스트와 절연막에 대하여 식각 선택비 1 : 1 내지 1 : 1.5인 식각 조건에서 부분 식각을 실시하는데, 이때, 절연막의 두께가 얇은 쪽은 절연막 및 금속막의 일부가 식각된다. The method of forming a two-step process, first, etch selectivity with respect to photoresist and the insulating film ratio of 1: 1 to 1: in the practice of the portion etched in 1.5 of etching conditions, this time, the side thickness of the insulating thin the insulating film and the metal film part It is etched. 이어, 절연막과 금속막의 식각 선택비가 1 : 15 이상인 식각 조건에서 나머지 절연막을 식각한다. Next, the insulating film and the metal film etching selection ratio 1: etching the remaining insulating film from 15 or more etching conditions.

3 단계로 형성하는 방법에서는, 먼저, 절연막의 두께가 얇은 쪽의 금속막이 노출될 때까지 식각한 다음, 식각시 노출된 표면에 고분자막을 형성한다. The method of forming a three-step, first, the etching until the thickness of the insulation film thinner metal film is exposed to form the following, the polymer film on the exposed surface during the etching. 다음, 절연층과 금속막의 식각 선택비가 15 : 1 이상인 식각 조건에서 나머지 절연막을 식각한다. Next, the insulating layer and the metal film etching selection ratio 15: etching the remaining insulating film from the etching conditions 1 or more. 여기서, 고분자막은 마지막 단계에서 절연막이 측면으로 식각되는 것을 방지한다. Here, the polymer film is to prevent the insulating film is etched laterally at the final stage.

이러한 방법은 제1 금속막, 제1 절연막, 제2 금속막, 제2 절연막이 연속으로 형성되어 있는 구조에서 적용할 수 있다. This method is applicable in a structure which is formed of a first metal film, the first insulating film, the second metal film, a second insulating film continuously. 즉 제2 절연막 하부의 제2 금속막을 노출시키는 제1 접촉 구멍과 제2 및 제1 절연막 하부의 제1 금속막을 노출시키는 제2 접촉 구멍을 동시에 형성할 때 적용할 수 있다. In other words it can be applied in forming the second contact hole to expose the first contact hole and the second and the first insulating layer a lower first metal film of the second insulating film to expose the lower second metal film at the same time.

또한 이러한 방법은 반도체 장치의 배선을 외부와 연결하기 위한 패드를 노출시키는 접촉 구멍을 형성할 때 적용할 수 있으며, 특히 박막 트랜지스터 기판에서 게이트 패드와 데이터 패드를 각각 노출시키는 접촉 구멍을 동시에 형성할 때 적용할 수 있다. In addition, when this method is to form a contact hole which respectively expose the gate pad and the data pad in a can, and, in particular, the thin film transistor substrate to be applied when forming the contact hole for exposing the pad for connecting the wiring of the semiconductor device and the outside at the same time It can be applied.

특히, 금속막이 몰리브덴막 또는 몰리브덴-텅스텐 합금막이고 절연막이 질화실리콘막이며, 플라스마 건식 식각을 이용하여 절연막을 식각하는 경우에 두 단계 또는 세 단계 식각 방법 중 마지막 단계에서 쓰는 기체로 몰리브덴막 또는 몰리브덴-텅스텐 합금막의 식각을 최소화할 수 있는 CF 4 +O 2 를 쓰는 것이 바람직하다. In particular, the metal film is a molybdenum film or a Mo-W alloy film and the insulating film is a silicon nitride film, a two-step or three-step etching gas to write in the last step of the case of etching the insulating film by using plasma dry etching of molybdenum film or a molybdenum - it is desirable to write a CF 4 + O 2 can be minimized W alloy layer etching. 또한 두 단계 식각 방법에서 첫 단계에서 쓰는 기체로는 초기 프로파일을 좋게 가져갈 수 있는 SF 6 +HCl(+He) 또는 SF 6 +Cl 2 (+He)가 적절하다. In addition to the writing gas for the first step in the two-step etching method, it is appropriate which can take a good initial profile SF 6 + HCl (+ He) or SF 6 + Cl 2 (+ He ).

또한, CF 4 와 O 2 의 비율을 10:4 이하로 하는 경우에는 한 번의 식각 단계로 몰리브덴막 또는 몰리브덴-텅스텐 합금막의 게이트 패드 및 데이터 패드를 동시에 노출시킬 수 있다. Further, the ratio of CF 4 and O 2 10: film, the molybdenum or molybdenum in a single etching step, if at most 4 - can expose the tungsten alloy film, the gate pad and data pad at the same time.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다. This will be described in detail the embodiments of the invention with the accompanying drawings with reference to extent that can be easily implemented by those of ordinary skill in the art.

반도체 장치, 특히 표시 장치의 배선으로는 15μΩcm 이하의 낮은 비저항을 가지는 알루미늄, 알루미늄 합금, 몰리브덴, 구리 등과 같은 물질이 적합하다. A wiring of a semiconductor device, especially a display device is suitable for a material such as aluminum, aluminum alloy, molybdenum, and copper having a low specific resistance of less than 15μΩcm. 한편, 배선은 외부로부터 신호를 받거나, 외부로 신호를 전달하기 위한 패드를 가지고 있어야 한다. On the other hand, the wiring is received or a signal from the outside, should have a pad for transmitting signals to the outside. 패드용 물질은 일정 수준 이하의 비저항을 가지는 것을 물론이지만 그보다도 산화가 잘되지 않아야 하며 제조 과정에서 쉽게 단선이 발생하지 않아야 한다. Rather, the material for the pad, as well as to have a resistivity of less than a certain level, but should also be well oxidized, and should easily break does not occur in the manufacturing process. 알루미늄과 알루미늄 합금은 비저항이 매우 낮으나 패드용 물질로는 적합하지 않다. Aluminum and aluminum alloys are not suitable as the material for a very low, but the specific resistance pads. 이와는 달리 크롬, 탄탈륨, 타이타늄, 몰리브덴 및 그 합금 등과 같은 물질은 패드용으로는 적합하나 알루미늄에 비하여 비저항이 크다. In contrast, materials such as chromium, tantalum, titanium, molybdenum and their alloys is higher in the specific resistance is compared to the one suitable for an aluminum pad. 따라서, 배선을 만들 때에는 두 가지 특성을 모두 가진 금속을 사용하거나, 하부에는 저저항 도전막을 사용하고 상부에는 패드용 도전막을 사용하여 저항이 낮으면서도 패드로 사용할 수 있도록 한다. Thus, to use the metal with both of the characteristics when creating a wiring, or the lower part using a conductive film and a low resistance resistor is lower eumyeonseodo used as the pad to the upper part using a conductive film for the pad.

또한, 배선을 이중으로 하는 경우 동일한 식각 조건, 특히 습식 식각인 경우 하나의 식각액을 이용하여 동시에 식각하되 완만한 경사각을 가지는 테이퍼 형태로 가공한다. In addition, the processing of the wiring if the double if the same etching conditions, especially wet etching to the tapered shape having a moderate inclination angle, but at the same time by etching using a chemical etch. 이를 위해서는 동일한 식각액에 대하여 20∼70°미만의 범위에서 테이퍼 각도를 가지거나, 상부 도전막의 식각비가 하부 도전막의 식각비에 비하여 70∼100Å/sec 정도 큰 것이 바람직하다. For this purpose have a taper angle in the range of 20~70 ° less than for the same etchant, or preferably the upper conductive film etch ratio is greater 70~100Å / sec extent than the lower conductive film, an etching ratio. 또한 단일막으로 배선을 형성하는 경우에도 20∼70°미만의 범위에서 테이퍼 각도를 가지는 것이 바람직하다. It is also desirable to have a taper angle in the range of 20~70 ° less than in the case of forming a wiring of a single layer.

이러한 과정에서, 본 발명의 실시예에 따른 배선용 합금으로 원자 백분율 0.01%∼20% 미만의 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴 합금을 개발하였다. In this process, it developed a molybdenum alloy consisting of tungsten and the remaining molybdenum and inevitable impurities of less than 0.01% ~20% atomic percent in the alloy wiring according to an embodiment of the invention. 여기에서, 텅스텐의 조성비는 원자 백분율 5%∼15%, 나아가 9%∼11%인 것이 바람직하다. Here, the composition ratio of tungsten is preferably 5-15% atomic percent, and further 9-11%.

도 1 내지 도 3은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금(MoW)의 특성을 도시한 그래프이다. 1 to 3 molybdenum according to the embodiment of the present invention is showing a characteristic of tungsten alloy (MoW) graph.

도 1은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 증착 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 단위 전력당 증착되는 두께를 나타낸 것이다. 1 is a molybdenum, according to an embodiment of the present invention as showing the deposition characteristic of tungsten alloy, and the horizontal axis would showing a tungsten content, in atomic percent and the vertical axis shows the thickness to be deposited per unit of power.

도 1에서 알 수 있듯이, 텅스텐의 함유량이 원자 백분율 20(atomic%) 이하인 경우 단위 전력당 증착되는 몰리브덴-텅스텐 합금막의 두께는 1.20∼1.40(Å/W)의 범위이다. As it can be seen in Figure 1, when a content of tungsten or less atomic percentage 20 (atomic%) of molybdenum which is deposited per unit power-W alloy layer thickness is in the range of 1.20~1.40 (Å / W).

도 2는 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 비저항 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 그에 따른 비저항을 나타낸 것이다. Figure 2 is a molybdenum, according to an embodiment of the present invention as showing a resistivity characteristic of a tungsten alloy, and the horizontal axis would showing a tungsten content, in atomic percent and the vertical axis shows the specific resistance thereof.

도 2에서 알 수 있듯이, 텅스텐(W)의 함유량에 따라 몰리브덴-텅스텐 합금의 비저항(R)은 12.0∼14.0(μΩcm)으로 나타났다. FIG molybdenum in accordance with the content of Al, tungsten (W) As shown in the 2-specific resistance (R) of the tungsten alloy was found to 12.0~14.0 (μΩcm).

이와 같이, 원자 백분율 20% 이하의 텅스텐을 함유한 몰리브덴-텅스텐 합금은 15μΩcm 이하의 낮은 비저항을 가지므로 단일막으로 만들어 배선으로 사용해도 무방하지만, 패드용 물질로서의 성질을 가지고 있기 때문에, 알루미늄이나 그 합금 등의 상부에 적층되어 배선으로 사용될 수 있다. Thus, the atomic percentage of molybdenum-containing tungsten of 20% or less - because tungsten alloys because of the low resistivity of less than 15μΩcm have the properties as the material for mubang be used as a wiring made of a single film, but the pad, aluminum or the It is stacked on top of the alloy or the like can be used as wiring. 특히, 표시 장치의 신호선, 이중에서도 액정 표시 장치의 게이트선 또는 데이터선으로 사용할 수 있다. In particular, in the signal line, the double display devices may be used as a gate line or data line of the liquid crystal display device.

도 3은 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금의 식각비(etch rate) 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 알루미늄 식각액에 대하여 단위 시간당 식각되는 정도를 나타낸 것이다. Figure 3 is a molybdenum, according to an embodiment of the present invention as showing the etching ratio (etch rate) characteristics of a tungsten alloy, and the horizontal axis would showing a tungsten content, in atomic percent and the vertical axis shows the degree to which the unit etched per hour for the aluminum etchant will be.

다시 말하면, 몰리브덴-텅스텐 합금 박막이 알루미늄 합금의 식각액(HNO 3 : H 3 PO 4 : CH 3 COOH : H 2 O)에 대하여 단위 시간당 식각되는 정도를 텅스텐(W)의 함유량에 따라 나타낸 것이다. In other words, molybdenum-tungsten alloy thin etch of the aluminum alloy is shown in accordance with the degree of etching per unit time with respect to the (HNO 3: H 2 O H 3 PO 4:: CH 3 COOH) in the content of tungsten (W).

도 3에서 알 수 있듯이, 텅스텐의 함유량이 0%인 경우에는 식각비가 250(Å/sec) 정도로 매우 크게 나타나지만 텅스텐의 함유량이 5%인 경우에는 식각비가 100(Å/sec) 정도로 나타난다. As can be seen in the case of three, the content of the tungsten is 0% appears very greatly, so the etching ratio of 250 (Å / sec) When the content of tungsten is about 5%, when the etching ratio of 100 (Å / sec). 그리고 텅스텐의 함유량이 15∼20% 사이에서는 50(Å/sec) 이하로 떨어짐을 알 수 있다. And among the content of 15 ~ 20% tungsten it can be seen that falls to less than 50 (Å / sec).

한편, 비저항이 매우 낮은 알루미늄 또는 그 합금은 HNO 3 (8∼14%) : H 3 PO 4 : CH 3 COOH : H 2 O로 이루어진 알루미늄 식각액에 대하여 40∼80(Å/sec) 정도의 식각비를 가지므로, 이 정도의 식각비보다 70∼100(Å/sec) 정도가 큰 식각비를 가지는 몰리브덴-텅스텐 합금막을 알루미늄막 또는 알루미늄 합금막의 상부에 형성하면 우수한 이중막 배선을 얻을 수 있다. On the other hand, aluminum or their alloys with very low resistivity of HNO 3 (8~14%): H 3 PO 4: CH 3 COOH: for the aluminum etchant consisting of H 2 O 40~80 (Å / sec ) the degree of non-etching Since the branches, 70~100 (Å / sec) about the molybdenum having a large etching ratio than the etching ratio of the degree - by forming the aluminum film or aluminum alloy film is an upper tungsten alloy film can be obtained an excellent dual film wiring.

도 4는 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금막의 식각 프로파일을 도시한 도면이다. 4 is a molybdenum, according to an embodiment of the present invention shows a W alloy layer etch profile.

도 4는 몰리브덴 합금의 단일막을 알루미늄 합금의 식각액을 이용하여 식각한 프로파일을 나타낸 것으로, 완만한 프로파일이 형성됨을 알 수 있다. Figure 4 shows a profile etched using a single etching liquid film of an aluminum alloy of a molybdenum alloy, it can be seen that a gentle profile formed.

즉, 기판(1) 상부에 원자 백분율 10%의 텅스텐이 함유된 텅스텐-몰리브덴 합금막(2)을 3,000Å 정도의 두께로 증착한 다음, 알루미늄 합금 식각액을 이용하여 식각을 실시하면 20∼25。의 각을 가지는 완만한 프로파일이 형성되었다. That is, the substrate 1 is an upper tungsten atomic percentage of 10% contained in the tungsten-made using the molybdenum alloy film (2) deposited to a thickness of approximately 3,000Å, and then, the aluminum alloy etching liquid 20 to 25 when subjected to etching. It is a gentle profile with each were formed.

한편, 도 3에서 알 수 있는 바와 같이, 텅스텐의 조성비를 조절하여 몰리브덴-텅스텐 합금막의 식각비를 100(Å/sec) 미만으로 낮출 수 있으므로 몰리브덴-텅스텐 합금으로 이루어진 단일막으로도 표시 장치용 특히, 액정 표시 장치의 게이트선 또는 데이터선으로 사용할 수 있다. On the other hand, as can be seen in Figure 3, by adjusting the composition ratio of tungsten molybdenum-can it reduce the tungsten alloy film, an etching ratio to less than 100 (Å / sec) of molybdenum, especially for road display device of a single layer made of a tungsten alloy and it can be used as a gate line or data line of the liquid crystal display device.

도 5 내지 도 8은 알루미늄 합금과 몰리브덴-텅스텐 합금의 이중막을 알루미늄 합금의 식각액을 이용하여 식각한 경우 이중막 프로파일(profile)을 도시한 것이다. 5 to 8 is made of aluminum alloy and molybdenum-is a case of etching using an etching liquid of an aluminum alloy of the alloy film of tungsten double bilayers it shows a profile (profile). 기판(1) 상부에 알루미늄 또는 알루미늄 합금막(3)을 2,000Å 정도의 두께로 증착하고, 그 위에 몰리브덴-텅스텐 합금막(2)을 1,000Å 정도의 두께로 증착한 다음, 알루미늄 식각액을 이용하여 알루미늄 합금막(3) 및 몰리브덴-텅스텐 합금막(2)을 동시에 식각하였다. By depositing a tungsten alloy film 2 to a thickness of about 1,000Å, and then using the aluminum etch-depositing aluminum or an aluminum alloy film 3 on the upper substrate 1 to a thickness of approximately 2,000Å, and the above molybdenum aluminum alloy film 3 and the molybdenum-tungsten alloy film was etched (2) at the same time.

여기서, 알루미늄 합금은 알루미늄을 기본 물질로 하고, 여기에 Ti, Cr, Ni, Cu, Zr, Nb, Mo, Pd, Hf, Ta, W 등의 전이 원소(transition metal) 또는 Nd, Gd, Dy, Er 등의 희토류 금속(rare earth metal) 중 2원소 또는 3원소가 결합된 합금으로서, 함유된 전이 원소 또는 희토류 금속은 원자 백분율 5% 이하이다. Here, the aluminum alloy is the aluminum basic material, and where the Ti, Cr, Ni, Cu, Zr, Nb, Mo, Pd, Hf, Ta, W transition elements (transition metal) or Nd, Gd, Dy, such as, as a two-element or three-element alloy of the bond rare earth metal (rare earth metal) of Er, etc., containing the transition element or the rare earth metal is an atomic percentage of 5% or less.

또한, 식각액은 알루미늄 식각액(HNO 3 : H 3 PO 4 : CH 3 COOH : H 2 O)을 사용하였으며, 바람직하게는 질산이 8∼14% 정도 함유된 것이 좋다. In addition, the etch is an aluminum etching solution was used (HNO 3: H 3 PO 4 :: CH 3 COOH H 2 O), preferably the nitric acid contains about 8-14%.

도 5는 몰리브덴-텅스텐 합금막에서 텅스텐의 함유율이 5%인 경우로서 30∼40°의 프로파일을 나타내고 있고, 텅스텐의 함유율이 10%인 도 6의 경우에는 40~50°의 프로파일을 나타내고 있다. 5 is molybdenum, and shows the profile of 30~40 ° as if the content of tungsten in the tungsten alloy film of 5% shows a case of a content of tungsten of 10% Fig. 6 of 40 ~ 50 ° profiles. 텅스텐 함유율이 15%가 되면 도 7에서와 같이 프로파일이 80~90°가 되고, 텅스텐의 함유율이 20%가 되면 도 8에서와 같이 90°의 프로파일을 보여주고 있다. The tungsten content and the profile is 80 ~ 90 °, as shown in Figure 7 when the 15%, shows the profile of the 90 °, as the content of tungsten and from 8 to 20% when the.

또한, 본 발명의 실시예에서 알루미늄 합금과 몰리브덴-텅스텐 합금의 이중막을 알루미늄 식각액을 이용하여 식각하는 경우에는, 식각 후에 얼룩이 나타나지 않았다. Further, the aluminum alloy and molybdenum in an embodiment of the present invention - in the case of etching using the etching liquid aluminum double film of a tungsten alloy, and did not show staining after etching.

이와 같이, 알루미늄 합금과 원자 백분율 20% 이하의 텅스텐이 함유된 몰리브덴-텅스텐 합금으로 이루어진 이중막을 알루미늄 합금 식각액을 이용하여 식각하는 경우에, 30∼90°의 범위에서 테이퍼 각도가 형성된다. In this way, an aluminum alloy and an atomic percentage of 20% or less of tungsten containing a molybdenum-etching if using a double membrane consisting of an aluminum alloy etch tungsten alloy, a taper angle is formed in the range of 30~90 °. 또한, 도 6에서 보는 바와 같이, 텅스텐 함유량이 10%정도, 즉 9%∼11%인 경우에 가장 바람직한 테이퍼 각도(40∼50°)가 형성된다. Moreover, it is formed as shown in Figure 6, the tungsten content of about 10%, or most preferred taper angle (40~50 °) in the case of 9-11%.

그러면, 이러한 배선을 이용한 액정 표시 장치용 박막 트랜지스터 기판에 대하여 상세히 설명한다. This will now be described in detail TFT array panel for a liquid crystal display device using this wiring.

먼저, 도 9a, 도 9b 및 도 10을 참고로 하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다. First, a description will be given in Fig. 9a, the structure of the thin film transistor substrate according to the first embodiment of the present invention, the Figure 9b and 10 as a reference. 여기에서, 도 10은 도 9a에서 XX'선의 단면도이다. Here, Figure 10 is a cross-sectional view XX 'line in Fig. 9a.

기판(100) 위에 게이트선(200) 및 그 분지인 게이트 전극(210), 그리고 게이트선(200)의 끝에 형성되어 있는 게이트 패드(220)로 이루어진 게이트 패턴이 형성되어 있다. The gate pattern consisting of a gate line 200 and the branching of the gate electrode 210, and the gate pad 220 is formed at the end of the gate line 200 on the substrate 100 is formed. 게이트 전극(210) 및 게이트 패드(220)는 각각 하층의 알루미늄막 또는 알루미늄 합금막(211, 221)과 상층의 몰리브덴-텅스텐 합금막(212, 222)으로 이루어져 있으며, 게이트선(200) 역시 알루미늄막 또는 알루미늄 합금막과 몰리브덴-텅스텐 합금막의 이중막으로 이루어져 있다. Gate electrode 210 and the gate pad 220, a respective lower-layer aluminum film or aluminum alloy film (211, 221) and the upper molybdenum and consists of a tungsten alloy film (212, 222), the gate line 200, also aluminum film or the aluminum alloy film and an Mo-W alloy layer consists of a double membrane. 여기에서 게이트 패드(220)는 외부로부터의 주사 신호를 게이트선(200)으로 전달한다. Here, the gate pad 220 transmits the scanning signal from the outside to the gate line 200.

게이트 패턴(200, 210, 220) 위에는 게이트 절연층(300)이 형성되어 있으며, 이 게이트 절연층(300)은 게이트 패드(220)의 상층인 몰리브덴-텅스텐 합금막(222)을 노출시키는 접촉 구멍(720)을 가지고 있다. And a gate insulating layer 300 is formed on the gate pattern (200, 210, 220) are formed, a gate insulating layer 300 is an upper layer of molybdenum of a gate pad (220) contact holes for exposing a tungsten alloy film 222 It has 720. 게이트 전극(210) 상부의 게이트 절연층(300) 위에는 수소화된 비정질 실리콘(a-Si:H)층(400) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(510, 520)이 게이트 전극(210)을 중심으로 양쪽에 형성되어 있다. Gate electrode 210 hydrogenated formed on the gate insulating layer 300, the upper amorphous silicon (a-Si: H) layer 400 and the n + heavily doped hydrogenated amorphous silicon layer (510, 520) doped with an impurity as a gate electrode It is formed on both sides of the center (210).

게이트 절연층(300) 위에는 또한 세로로 데이터선(600)이 형성되어 있고 그 한 쪽 끝에는 데이터 패드(630)가 형성되어 외부로부터의 화상 신호를 전달한다. Formed on the gate insulating layer 300. In addition, the data line 600 is formed vertically, and its one end is formed in a data pad 630 and transmits the image signal from the outside. 데이터선(600)의 분지인 소스 전극(610)이 한 쪽 도핑된 비정질 실리콘층(510) 위에 형성되어 있으며, 소스 전극(610)의 맞은 편에 위치한 도핑된 비정질 실리콘층(520) 위에는 드레인 전극(620)이 형성되어 있다. Branches of the source electrode 610 of the data line 600 is formed on one side of the doped amorphous silicon layer 510, and a drain electrode formed on the amorphous silicon layer 520 doped located opposite the source electrode 610 there are 620 are formed. 여기서, 데이터선(600), 소스 및 드레인 전극(610, 620), 데이터 패드(630)를 포함하는 데이터 패턴은 몰리브덴막 또는 몰리브덴-텅스텐 합금막으로 이루어져 있다. Here, the data pattern including the data line 600, the source and drain electrodes 610 and 620, data pad 630 is a molybdenum film or a Mo-W alloy is made into a film. 한편, 도 9b에서는 게이트 패드(220) 부근의 게이트 절연층(300) 위에는 게이트 보조 패드부(640)가 추가로 형성되어 있다. On the other hand, the auxiliary gate pad portion 640 is further formed on top of Figure 9b, the gate pad 220, the gate insulating layer 300 in the vicinity.

데이터 패턴(600, 610, 620, 630) 및 이 데이터 패턴으로 가려지지 않은 비정질 실리콘층(500) 위에는 보호막(700)이 형성되어 있으며, 이 보호막(700)에는 게이트 패드(220)의 상층 몰리브덴-텅스텐 합금막(222), 드레인 전극(620) 및 데이터 패드(630)를 노출시키는 접촉 구멍(720, 710, 730)이 각각 형성되어 있다. Data pattern (600, 610, 620, 630) and the protective film 700 on top of that are not covered with the data pattern the amorphous silicon layer 500 is formed, and a protective film 700, the upper layer of molybdenum of the gate pad 220- W alloy film 222, contact holes (720, 710, 730) for exposing the drain electrode 620 and the data pads 630 are formed, respectively. 한편, 도 9b에서는 게이트 보조 패드부(640) 상부에 보호막(700)의 접촉 구멍(740)이 형성되어 있다. On the other hand, a contact hole 740 of the upper protective layer 700 is formed on the gate auxiliary pad portion 640 in Figure 9b.

마지막으로, 보호막(700) 위에는 접촉 구멍(710)을 통하여 드레인 전극(620)과 연결되어 있으며 ITO로 만들어진 화소 전극(800)이 형성되어 있으며, 접촉 구멍(720)을 통하여 노출된 게이트 패드(220)와 접속되어 외부로부터의 신호를 게이트선(200)에 전달하는 게이트 패드용 ITO 전극(810), 접촉 구멍(730)을 통하여 데이터 패드(630)와 접속되어 외부로부터의 신호를 데이터선(600)에 전달하는 데이터 패드용 ITO 전극(820)이 형성되어 있다. Finally, connected to the drain electrode 620 through the contact hole 710 formed on the protective film 700 and a gate pad (220 exposed, and a pixel electrode 800 made of ITO are formed, through the contact holes 720, ) and is with the gate line 200 for a gate pad ITO electrode 810, a contact hole 730 to pass the signals from outside is connected to the data pad 630, a signal from an external data line (600 connection ) and ITO electrode 820 for a data pad are formed to pass on. 한편, 도 9b에서 게이트 패드용 ITO 전극(810)은 게이트 보조 패드부(640)까지 연장되어 접촉 구멍(740)을 통하여 연결되어 있다. On the other hand, ITO electrode 810 for a gate pad in Figure 9b is connected to the gate extends to the secondary pad part 640 through a contact hole 740.

도 9a 및 도 9b에서 보는 바와 같이, 외부로부터의 신호가 실질적으로 직접인가되어 패드가 되는 부분은 게이트 패드용 ITO 전극(810)과 데이터 패드용 ITO 전극(820)이다. As shown in Figures 9a and 9b, a partial signal is applied substantially directly to which the pad is applied to the ITO electrodes 810 and ITO electrode 820 for a data pad for gate pad from the outside.

그러면, 도 9 및 도 10에 도시한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 11a 내지 도 11d를 참고로 하여 설명한다. This will be described with the Figure 11a to Figure 11d with respect to the method for producing a thin film transistor substrate of the structure shown in Figs. 9 and 10 for reference. 본 실시예에서 제시하는 제조 방법은 5장의 마스크를 이용한 제조 방법이다. A method proposed in this embodiment is a manufacturing method using a five-mask.

도 11a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 두께 1500~2000Å 정도의 알루미늄막 또는 알루미늄 합금막과 두께 400~600Å 정도의 몰리브덴-텅스텐 합금막을 차례로 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(200), 게이트 전극(210) 및 게이트 패드(220)를 포함하며 이중막으로 이루어진 게이트 패턴을 형성한다. As shown in Figure 11a, a transparent insulating substrate 100 over a thickness of about 1500 ~ 2000Å aluminum film or an aluminum alloy of about film and the thickness of 400 ~ 600Å molybdenum-laminated tungsten alloy film, and then a photolithography using a first mask, the gate includes a line 200, the gate electrode 210 and the gate pad 220, and a gate pattern of a double membrane. 즉, 도 11a에 도시한 것처럼, 게이트 전극(210)은 아래의 알루미늄 또는 알루미늄 합금막(211)과 위의 몰리브덴-텅스텐 합금막(212)으로, 게이트 패드(220)는 아래의 알루미늄 또는 알루미늄 합금막(221)과 위의 몰리브덴-텅스텐 합금막(222)으로 이루어지며, 도 11a에 도시하지는 않았지만, 게이트선(210) 역시 이중막으로 이루어진다. That is, as shown in Figure 11a, the gate electrode 210 of the following aluminum or an aluminum alloy film 211 and the above molybdenum-tungsten alloy film 212, the gate pad 220 is aluminum or an aluminum alloy under film 221 and the above molybdenum-tungsten alloy composed of the film 222, although not shown in Figure 11a, the gate line 210 also comprises a double film.

여기에서, 몰리브덴-텅스텐 합금막은 원자 백분율 0.01 % 이상 20 % 미만의 텅스텐(W)과 나머지 몰리브덴(Mo)으로 이루어져 있으며, 텅스텐의 함유율은 원자 백분율 9∼11%인 것이 바람직하다. Here, the Mo-W alloy film consists of atomic percent tungsten (W) and the remaining molybdenum (Mo) of less than 20%, less than 0.01%, the content of tungsten is preferably in the atomic percentage of 9-11%. 알루미늄 합금막은 알루미늄과 5% 이하의 희토류 금속 또는 전이 금속으로 이루어져 있다. It consists of an aluminum alloy film of aluminum and rare earth metal or a transition metal of less than 5%. 또한, 알루미늄 식각액, 예를 들면, CH 3 COOH/HNO 3 /H 3 PO 4 /H 2 O 등을 사용하며 HNO 3 의 함량은 8∼14% 범위에서 함유된 것이 바람직하다. Further, an aluminum etching solution, for example, the content of CH 3 COOH / HNO 3 / H 3 PO 4 / H 2 O using a HNO 3, etc., and is preferably contained in the 8-14% range.

또한, 게이트 패턴은 알루미늄, 알루미늄 합금 및 텅스텐-몰리브덴 합금 중 하나의 물질을 증착하여 단일막으로 형성할 수도 있다. The gate patterns are aluminum, aluminum alloys and tungsten-by depositing a material selected from the group consisting of Mo alloy may be formed into a single film.

도 11b에 도시한 바와 같이, 질화규소막으로 이루어진 게이트 절연층(300), 수소화된 비정질 실리콘층(400) 및 N형의 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(500)을 각각 두께 3000~5000Å,2000~2500Å, 500~700Å 정도로 차례로 적층한 후, 도핑된 비정질 실리콘층(500) 및 비정질 실리콘층(400)을 제2 마스크를 이용하여 사진 식각한다. As shown in Figure 11b, made of a silicon nitride film is a gate insulating layer 300, a doped at a high concentration with an impurity in a hydrogenated amorphous silicon layer 400 and N-type hydrogenated amorphous silicon layer 500, respectively, the thickness 3000 to 5000Å, 2000 ~ 2500Å, and then sequentially stacked about 500 ~ 700Å, and photo etching a doped amorphous silicon layer 500 and the amorphous silicon layer 400 using a second mask.

도 11c에 도시한 바와 같이, 원자 백분율 0.01% 이상 20% 미만의 텅스텐을 포함하는 몰리브덴-텅스텐 합금막을 3000~5000Å 정도의 두께로 적층한 후, 제3 마스크를 이용하여 습식 식각하여 데이터선(600), 소스 전극(610) 및 드레인 전극(620) 및 데이터 패드(630)를 포함하는 데이터 패턴을 형성한다. As shown in Figure 11c, a molybdenum containing atomic percent tungsten, less than 20% 0.01% - after lamination a tungsten alloy film with a thickness on the order of 3000 ~ 5000Å, by wet etching using the third mask data lines (600 ) to form the data pattern comprising a source electrode 610 and drain electrode 620 and the data pads 630. the

데이터 패턴은 크롬, 몰리브덴 또는 몰리브덴 합금 중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. Data pattern may also be formed of chromium, molybdenum or molybdenum single layer or a double layer of an alloy combination thereof. 또한 저항을 낮추기 위하여 알루미늄막 또는 알루미늄 합금막을 추가할 수도 있다 It may also be added to an aluminum film or aluminum alloy film to lower the resistance

이어 데이터 패턴(600, 610, 620, 630)을 마스크로 삼아 노출된 도핑된 비정질 실리콘층(500)을 플라스마 건식 식각하여 게이트 전극(210)을 중심으로 양쪽으로 분리시키는 한편, 양 도핑된 비정질 실리콘층(510, 520) 사이의 비정질 실리콘층(400)을 노출시킨다. That after the data pattern separating the doped amorphous silicon layer 500 exposed Sanya in the (600, 610, 620, 630) the mask in both the center of the gate electrode 210 by a plasma dry etching the other hand, the amount of doped amorphous silicon to expose the amorphous silicon layer 400 between the layers 510 and 520.

도 11d에 도시한 바와 같이, 질화 실리콘(SiN X )으로 2000~4000Å 정도의 두께로 보호막(700)을 적층한 후 제4 마스크를 이용하여 게이트 절연층(300)과 함께 사진 식각하여, 게이트 패드(220)의 상층 몰리브덴-텅스텐 합금막(222), 드레인 전극(620) 및 데이터 패드(630)를 노출시키는 접촉 구멍(720, 710, 730)을 형성한다. As it is shown in Figure 11d, by photo etching with a silicon nitride (SiN X) by 2000 and then laminating the protective film 700 to a thickness of 4000Å degree by using a fourth mask insulating gate layer 300, the gate pad to form a tungsten alloy film 222, contact holes (720, 710, 730) for exposing the drain electrode 620 and a data pad (630) of the upper layer of molybdenum (220).

여기서, 데이트 패턴을 형성할 때 게이트 보조 패드부(640)를 추가로 형성하고, 보호막(700)의 접촉 구멍(740)을 추가로 형성하여 9b와 같은 구조로 형성할 수 있다. Here, it is possible to form the additional gate auxiliary pad portion 640 in forming the pattern date, and forming an additional contact hole 740 of the protective film 700 to form a structure, such as 9b.

접촉 구멍을 형성하는 과정을 상세히 설명한다. It describes the process of forming a contact hole in detail.

제4 마스크를 이용하는 사진 공정에서는 접촉 구멍(720, 710,730, 740)에 대응하는 위치에 개구부를 가지는 포토 레지스트를 보호막(700)의 상부에 형성하고, 이를 마스크로 하여 플라스마 건식 식각 방법으로 보호막(700) 및 게이트 절연층(300)의 질화실리콘막을 식각한다. A fourth mask in the photolithography process using the contact holes (720, 710,730, 740) forming a photoresist having an opening on top of the protective film 700 in position, and to do this as a mask, the protective film by a plasma dry etching method (700 corresponding to ) and the gate insulating film of a silicon nitride etch layer 300.

그런데 접촉 구멍(720, 710, 730, 740)의 테두리 경사를 완만하게 만들기 위해서는 보호막(700) 및 게이트 절연층(300)뿐 아니라 이를 덮고 있는 포토 레지스트(900)도 식각되어야 한다. However, in order to make the edge gradient of the contact holes (720, 710, 730, 740) to be etched more slowly FIG photoresist 900 covering it, as well as the protective film 700 and the gate insulating layer 300. 이를 위해서 플라스마 건식 식각 방법에서는 산소(O 2 )량을 증가시키거나 고주파 전원에서 SF 6 +HCl(+He) 또는 SF 6 +Cl 2 (+He)를 사용할 수 있다. For this purpose, the plasma dry etching method can increase the oxygen (O 2) amount or using a SF 6 + HCl (+ He) or SF 6 + Cl 2 (+ He ) at the radio frequency. 그러나 보호막(700) 및 게이트 절연층(300)의 질화실리콘과 포토 레지스트(900)에 대하여 2,500~3,000Å/min 정도의 식각비를 가지는 SF 6 +HCl(+He) 또는 SF 6 +Cl 2 (+He)를 사용하는 경우에, 이 가스는 질화실리콘막 하부의 게이트 패드(220) 및 데이트 패턴(620, 630, 640)의 몰리브덴막 또는 몰리브덴-텅스텐 합금막에 대하여 2,000Å/min 정도의 식각비를 가지므로 선택적인 식각이 어려워 드러나는 질화실리콘막뿐 아니라 그 하부의 몰리브덴막 또는 몰리브덴-텅스텐 합금막도 식각되기 쉽다. However, SF 6 + HCl (+ He) or SF 6 + Cl 2 with an etching ratio of about 2,500 ~ 3,000Å / min with respect to the protective film 700 and the gate insulating layer 300 is silicon nitride and the photoresist 900 of the ( in the case of using the + He), the gas is a silicon nitride film or a molybdenum film of molybdenum on the lower gate pad 220 and the date patterns (620, 630, 640), - etching of about 2,000Å / min with respect to the tungsten alloy film because of the non-selective etching as difficult revealed silicon nitride film as that of the lower layer of molybdenum or a molybdenum-tungsten alloy film is also liable to be etched.

특히, 식각되는 막의 두께 차이로 인하여 접촉 구멍(710, 730, 740) 하부의 몰리브덴-텅스텐 합금막이 심하게 과도 식각(over etching)된다. In particular, due to the difference in thickness of a film to be etched contact holes (710, 730, 740) of a lower Mo-W alloy film is excessively heavily etched (over etching). 즉, 게이트 패드(220)의 상부에는 게이트 절연층(300)과 보호막(900)이 있으나 데이터 패턴(620, 630, 640)의 상부에는 보호막(900)만이 있기 때문에 데이터 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막이 먼저 노출되어 식각된다. That is, the upper portion of the gate insulating layer 300 and the protection film 900 is, but the data pattern (620, 630, 640) the upper portion protective film 900 only because the data pattern (620, 630, 640 of the gate pad 220 ) of molybdenum-tungsten alloy film is etched is first exposed.

이를 해결하기 위해서는 몰리브덴막 또는 몰리브덴-텅스텐 합금막이 식각되지 않는 조건을 적용해야 하며, 이를 위해서는 몰리브덴막 또는 몰리브덴-텅스텐 합금막에 대하여 400Å/min 이하의 식각비를 가지는 건식 식각용 가스인 CF 4 +O 2 를 사용할 수 있다. In order to solve this problem, a molybdenum film or a Mo-W alloy film and to apply a non-etching conditions, a molybdenum film or a molybdenum For this-in for the dry etching gas having an etching ratio of less than 400Å / min with respect to the tungsten alloy film CF 4 + the O 2 may be used. 그런데, CF 4 +O 2 에 대한 포토 레지스트(900)의 식각비는 1,000Å/min 이하이고, 질화실리콘막의 식각비는 6,000~10,000Å/min이므로 시간이 경과됨에 따라 포토 레지스트(900)의 하부에서 질화실리콘막의 측면부가 식각되는 양이 증가하여 언더 컷이 발생하고 이는 질화실리콘의 식각 프로파일이 나빠진다. However, CF etching ratio of the photoresist 900 for the 4 + O 2 is the lower portion of the photoresist 900, as the time passes 1,000Å / min or less, a silicon nitride film is etched because it is non-6,000 ~ 10,000Å / min an increase in the amount that the silicon nitride film side etching is generated in the undercut and it deteriorates the etching profile of the silicon nitride.

CF 4 +O 2 만으로 식각하더라도 식각 시간을 줄여감으로써 식각 프로파일을 개선할 수 있다. Even though etching of only CF 4 + O 2 can improve the etch profile by going reducing the etching time. 이때, CF 4 와 O 2 의 비율은 10:4 이하로 하는 것이 바람직하다. At this time, the ratio of CF 4 and O 2 is 10: is preferably not more than 4.

또한, 이를 보다 개선하기 위한 방법으로 두 단계 또는 세 단계의 식각을 행하는 것을 고려할 수 있다. Further, as a way to further improve it can be considered that performing a two-step or three-step etching.

도 12a 내지 12b 및 도 13a 내지 13b는 2차례의 식각 공정을 실시한 경우이고 도 14a 내지 14c 및 도 15a 내지 15c와 도 16a 내지 16c 및 도 17a 내지 17c는 세 단계의 식각 공정을 실시한 경우이다. Figure 12a to 12b and 13a to 13b when subjected to the etching process of the second turn and Figures 14a to 14c and 15a to 15c and 16a to Fig. 16c and 17a to 17c are subjected when the three-step etch process.

도 12a 내지 12b, 도 14a 내지 14c 및 도 16a 내지 16c는 게이트 패드(220)를 덮는 보호막(700) 및 게이트 절연층(300)을 식각하여 접촉 구멍(710, 730, 740)을 형성하는 공정을 도시한 단면도이고, 도 13a 내지 13b, 도 15a 내지 15c 및 도 17a 내지 17c는 데이터 패턴(620, 630, 640)을 덮는 보호막(700)을 식각하여 접촉 구멍(720)을 형성하는 공정을 도시한 단면도이다. Figure 12a to 12b, Figures 14a to 14c and 16a to 16c by etching the protective film 700 and the gate insulating layer 300 covers the gate pad 220, a step of forming a contact hole (710, 730, 740) is shown a cross-sectional view, Figs. 13a to 13b, Figs. 15a to 15c and 17a to 17c are shown the step of forming the contact hole 720 by etching the protection film 700 covering the data pattern (620, 630, 640) a cross-sectional view.

먼저, 좋은 식각 프로파일을 형성하기 위해 포토 레지스트(900)와 보호막(700) 및 게이트 절연층(300)의 질화실리콘막의 식각 선택비가 약 1 : 1.5인 식각용 가스를 사용하여 데이터 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막이 노출될 때까지 식각한다 (도 12a 및 도 13a 참조). First, a photoresist 900 and the protective film 700 and the gate insulating silicon nitride film, etching selection ratio of about 1 in the layer 300 to form a good etch profile: 1.5, the data pattern (620, 630 using the etching gas for etched until the tungsten alloy film is exposed (see Fig. 12a and Fig. 13a) -, molybdenum 640). 이러한 식각용 가스는 앞서 언급한 SF 6 +HCl(+He) 또는 SF 6 +Cl 2 (+He)가 바람직하다. The etching gas is preferably SF 6 + HCl (+ He) or SF 6 + Cl 2 (+ He ) mentioned above. 이때, 데이터 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막도 SF 6 +HCl 또는 SF 6 +Cl 2 에 대하여 2,000Å/min 정도의 식각비를 가지므로 일부가 식각될 수 있다. In this case, the data pattern (620, 630, 640) of molybdenum-tungsten alloy film, so even SF 6 + HCl or SF 6 + Cl 2 etch ratio of about 2,000Å / min can be different with respect to the etching part. 이렇게 하면, 접촉 구멍(710, 720, 730, 740)의 테두리 경사각은 30~80° 정도가 된다. In this way, edge inclination angle of the contact hole (710, 720, 730, 740) is about 30 ~ 80 °.

다음, 도 12b 및 도 13b에서 보는 바와 같이, 포토 레지스터는 다소 식각이 되지 않더라도 질화실리콘막과 몰리브덴-텅스텐 합금막의 식각 선택비가 약 15 : 1 이상인 기체 조건을 적용하여 접촉 구멍을 완성한다. Next, as shown in Figure 12b, and Figure 13b, photo resistor, even though they are slightly etched the silicon nitride film and a molybdenum-tungsten alloy layer 15 etching selection ratio: by applying one or more gas conditions to complete the contact holes. 이러한 기체의 예로는 앞서 언급한 CF 4 +O 2 를 들 수 있다. An example of such a gas may include the above-mentioned CF 4 + O 2.

다음, 세 단계로 접촉 구멍을 형성하는 방법에 대하여 설명한다. Next, description will be made on a method of forming a contact hole in three steps. 세 단계로 형성하는 방법에서는, 도중에 고분자막을 전면에 형성하는 과정을 거치는데 여기에서는 다음과 같은 두 가지 방법이 가능하다. The method of forming a three-step, go through the process of forming a polymer film on the front in the middle Here are two possible methods:

첫 번째 방법에서는 접촉 구멍의 테두리 경사를 완만하게 하기 위하여, 우선, 도 14a 및 도 15a에서 보는 바와 같이, SF 6 +HCl(+He) 또는 SF 6 +Cl 2 (+He)의 가스를 이용하여 포토 레지스트(900)와 질화실리콘막(700, 300)을 차례로 식각한다. In the first method, in order to smooth the edge slope of the contact holes, first, as shown in Figure 14a and 15a, by using a gas of SF 6 + HCl (+ He) or SF 6 + Cl 2 (+ He ) the photoresist 900 and silicon nitride film (700, 300) is etched in turn. 이때, 식각 공정은 데이터 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막 일부가 식각될 때까지 실시한다. At this time, the etching process of molybdenum of the data pattern (620, 630, 640) is performed until the tungsten alloy film, some etching. 몰리브덴-텅스텐 합금막의 일부가 식각될 때까지 식각 공정을 실시하는 이유는 게이트 패드(220)의 상부에 잔류하는 게이트 절연층(300)의 두께를 최소화하여 세 번째 단계에서 게이트 절연층(300)을 식각을 위해 적용하는 시간을 최소화하기 위한 것이다. Molybdenum - reason for performing an etching process until the tungsten alloy film portion is etched by minimizing the thickness of the gate insulating layer 300 remaining on the upper portion of the gate pad 220, to three isolated in the second step the gate layer 300 to minimize the time to apply for the etching.

다음, 2단계에서는 도 14b 및 도 15b에서 보는 바와 같이, 사불화탄소(CF 4 )와 수소(H 2 ) 또는 염화수소(HCl)를 혼합한 가스를 플라스마 상태에서 반응시켜 기판(100)의 상부에 고분자(polymer)막(1000)을 형성한다. Next, as shown in Fig. 14b and Fig. 15b in the step 2, carbon tetrafluoride (CF 4) and hydrogen (H 2) or by reacting a gas mixture of hydrogen chloride (HCl) in a plasma state polymer on top of the substrate 100, (polymer) to form a film (1000). 이러한 고분자막(1000)은 건식 식각을 실시하는 경우에 보호막(700) 및 게이트 절연층(300)이 측면부로 식각되는 것을 지연시키는 역할을 하게 된다. This polymer film 1000 is to serve to delay the protective film 700 and the gate insulating layer 300 in the case of performing the dry etching is etched to a side surface. 즉, 건식 식각은 플라스마 상태에서 생성되는 이온들의 충돌에 의해 이루어지는데, 이온들의 충돌에 정면으로 노출되지 않는 측면부에서는 보호막(700) 및 게이트 절연층(300)이 식각되는 속도가 지연된다. That is, dry etching is achieved by a collision of ions generated in the plasma state, in that the collision of the ions are not exposed to the front side is the speed at which the protective film 700 and the gate insulating layer 300, the etch is retarded.

이어, 3단계에서는 도 14c 및 도 15c에서 보는 바와 같이, 몰리브덴막 또는 몰리브덴-텅스텐 합금막(620, 630, 640)과 질화실리콘막(300, 700)과의 식각 선택비가 1 : 15 이상의 높은 조건을 가지는 건식 식각용 가스 조건을 적용하여 질화실리콘막(300, 700)을 식각하여 접촉 구멍을 완성한다. Next, step 3 in Figure 14c, and as shown in Figure 15c, a molybdenum film or a Mo-W alloy film (620, 630, 640) and the etching selectivity of the silicon nitride film (300, 700) ratio of 1: 15 or higher Conditions by applying the dry etching conditions for a gas having to complete the contact holes by etching the silicon nitride film (300, 700). 이때, 사용하는 기체로는 CF 4 +O 2 가 적절하며, 이 기체의 몰리브덴-텅스텐 합금막의 식각비는 300Å/min 정도이므로 게이트 패드(220)가 노출될 때까지 식각하더라도 데이트 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막은 미세한 정도만 식각된다. In this case, a gas to be used is CF 4 + O 2 is suitable, and molybdenum in a gas-tungsten alloy film, an etching ratio is because the degree 300Å / min, even if the etching until exposing the gate pad 220, a date pattern (620, 630 is only a tungsten alloy film is etched fine-molybdenum 640). 또한 폴리머(1000)가 형성되어 있기 때문에 게이트 패드(220) 상부의 게이트 절연층(300)의 평면부에 비해 게이트 절연층(300) 및 보호막(700)의 측면부의 식각 속도가 지연되기 때문에 접촉 구멍(710, 720, 730, 740)을 가지는 게이트 절연층(300) 및 보호막(700)의 측면부는 완만한 경사각을 가지는 프로파일이 형성된다. In addition, the contact hole because the polymer 1000, the side etching rate of the gate insulating layer 300 and the protective film 700 compared to the flat portion of the gate pad 220, insulating the top gate layer 300 because it is formed delay (710, 720, 730, 740) side portions of the gate insulating layer 300 and the protective film 700 is formed with a profile having a gentle inclination angle.

여기서, 보호막(4000)과 게이트 절연층(3000)의 식각비가 CF 4 +O 2 조건에서 다르게 나타날 수 있는데 이는 동일한 질화실리콘이라도 형성하는 과정에서 막의 특성을 다르게 형성할 수 있기 때문이다. Here, there ratio of the etching protection film 4000 with the gate insulating layer (3000) may vary from CF 4 + O 2 conditions because to form different film characteristics in the process of forming the same, even the silicon nitride.

두 번째 방법으로는, 몰리브덴막 또는 몰리브덴-텅스텐 합금막과 질화실리콘막과의 식각 선택비가 1 : 15 이상으로 높은 조건을 가지는 플라스마 건식 식각을 실시하는 중에 고분자막을 형성하는 단계를 추가하여 3차례 공정을 실시하는 방법이다. The second method, the molybdenum film or a molybdenum-etching selectivity ratio of the tungsten alloy film, and a silicon nitride film: to add a step of forming the polymer film during the carrying out plasma dry etching having a high condition at 15 for more than 3 times the process a method of performing.

우선, 16a 및 도 17a에서 보는 바와 같이, CF 4 +O 2 가스를 이용하여 게이트 패드(220) 상부에서는 보호막(700) 및 게이트 절연층(300) 일부, 데이터 패턴(620, 630, 640) 상부에서는 데이터 패턴(620, 630, 640)의 몰리브덴-텅스텐 합금막이 노출될 때까지 식각하여 접촉 구멍(710, 730, 740)을 형성한다. First, 16a and as shown in Figure 17a, CF 4 + O 2 gas, using the gate pad 220, the upper in the protective film 700 and the gate insulating layer 300, a part, a data pattern (620, 630, 640) the upper the molybdenum of the data pattern (620, 630, 640) is etched until the tungsten alloy film is exposed to form a contact hole (710, 730, 740). 여기서, CF 4 +O 2 가스는 보호막(700)의 질화실리콘막과 몰리브덴-텅스텐 합금막에 대한 식각 선택비가 15 이상으로 나타나기 때문에 데이터 패턴(620, 630, 640)이 노출될 때까지 식각할 수 있다. Here, CF 4 + O 2 gas is a silicon nitride film and a molybdenum of the protective film 700. Because select etching of the tungsten alloy film ratio appears at 15 or more data pattern (620, 630, 640) may be etched until it is exposed have.

이어, 2단계에서는 앞에서 설명한 방법과 동일하게 사불화탄소(CF 4 )와 수소(H 2 ) 또는 염화수소(HCl)를 혼합한 가스를 플라스마 상태에서 반응시켜 기판(100)의 상부에 고분자(polymer)막(1000)을 형성한다(도 16b 및 도 17b 참조). Next, the second step, the same method described earlier, carbon tetrafluoride (CF 4) and hydrogen (H 2) or hydrogen chloride (HCl) above polymer (polymer) on the substrate 100, by reacting a gas mixture in the plasma state the membrane to form a 1000 (see Fig. 16b and Fig. 17b). 이러한 고분자막(1000)은 앞에서와 마찬가지로 질화실리콘막(700, 300)이 측면으로 식각되는 것을 지연시키는 역할을 한다. This polymer film 1000 is similar to the above serves to retard the silicon nitride film (700, 300) is etched laterally. 또한, 포토 레지스터(900)는 이온들이 측면부로 향하는 것을 방해하기 때문에 측면부의 식각이 지연되는 효과를 높인다. Further, the photoresist 900 can increase the effect of the etching of the side portions to prevent the delay due to ions directed to the side surface portion.

이어, 3단계는 제1 단계와 동일하게 실시하여 접촉 구멍을 완성한다 (도 16c 및 도 17c 참조). Next, step 3, to complete the contact holes by the same procedure as in the first stage (see Fig. 16c and 17c).

이러한 두 번째 방법은 첫 번째 방법과 세 번에 걸쳐 접촉 구멍을 형성하는 방법으로는 동일하지만 두 번째 방법에서는 건식 식각용 가스를 하나로 하여 적용 조건이 단순하다. This second method is simple to apply conditions for the dry etching gas in the first one and the same method is a method of forming a contact hole over the three times, but the second method.

또한, 첫 번째 방법에서는 SF 6 +HCl(+He) 또는 SF 6 +Cl 2 (+He)의 가스를 이용하여 1단계 식각 공정에서 포토 레지스터(900)와 질화실리콘막(700, 300)이 동시에 식각하기 때문에 3단계 식각 공정에서 보호막(700)의 측면부에 형성된 고분자막(1000)이 건식 식각 조건에 직접 노출되어 보호막(700)의 측면부가 식각되는 것을 지연시키는 효과가 약하다. In addition, the first method in the SF 6 + HCl (+ He) or SF 6 + Cl 2 (+ He), the photoresist 900 and silicon nitride film (700, 300) in the first step etching process using a gas at the same time the the effect of delaying the polymer film 1000 formed on the side face of the protective film 700 in step 3, the etching process is directly exposed to the dry etching conditions under which the side surface of the protective film 700 is etched because the etching is weak. 그러나, 제1단계 식각 공정에서 CF 4 +O 2 가스로 식각하는 경우에 이와 달라진다. However, the in this way it depends on the case of etching with CF 4 + O 2 gas in the etching process step. 즉, CF 4 +O 2 가스는 포토 레지스트(900)에 대하여 1,000Å/min 이하의 식각비를 가지므로 도 17a에서 보는 바와 같이 보호막(700)은 포토 레지스트(900)의 하부에서 언더 컷이 발생한다. That is, CF 4 + O 2 gas is a protective film 700 as shown in Figure 17a because of the etching ratio of less than 1,000Å / min with respect to the photoresist 900 is undercut generated in the lower portion of the photoresist 900 do. 이에 따라, 도 17c에서 보는 바와 같이 제3단계 공정에서 CF 4 +O 2 가스를 이용하여 질화실리콘막을 식각할 때 포토 레지스트(900)는 보호막(700)의 측면부에 형성된 폴리머(1000)가 식각 가스에 직접 노출되는 것을 방지한다. Thus, the time to etch silicon nitride film using the CF 4 + O 2 gas in the three-stage process a photoresist 900 is an etching gas polymeric 1000 formed on the side face of the protective film 700 as shown in Figure 17c It prevents direct exposure. 그러므로 두 번째 방법에서 포토 레지스트(900)는 보호막(700)의 측면부가 식각되는 것을 방지하는 효과를 높일 수 있다. Thus two photoresist 900 from the second way is to increase the effect of preventing the side portion of the protective film 700 is etched.

앞에서 언급한 플라스마 식각 방법에서, 몰리브덴-텅스텐 합금막이 식각되는 것을 최대한 방지하기 위해 CF 4 와 O 2 의 비율은 10:4 이하로 하는 것이 바람직하다. In the previously mentioned plasma etching, molybdenum-tungsten alloy in order to prevent as much as possible in that a film etch rate of CF 4 and O 2 is 10: is preferably not more than 4.

또한, CF 4 와 O 2 의 비율을 10:4 이하인 경우에는 한 번의 단계로 접촉 구멍(710, 720, 730, 740)들을 동시에 형성하는 것도 가능하다. In addition, CF 4 and O 2 the ratio of 10: 4 or less, it is possible to form the contact hole (710, 720, 730, 740) in a single step at the same time.

이러한 방법은 반도체 장치의 제조 방법에서 절연막의 두께가 달라 두께가 얇은 쪽의 접촉 구멍 아래의 금속막이 식각되는 것을 방지하고, 절연막의 측면을 완만한 경사각으로 식각하기 위한 공정에서는 모두 가능하다. This method is all the process for preventing the metal film under the contact holes of the different thickness of the insulating film in the method for manufacturing a semiconductor device in a thin side etching, and etching a side surface of the insulating film with a gentle inclination angle.

즉, 제1 금속막, 제1 절연막, 제2 금속막, 제2 절연막이 연속으로 형성되어 있는 구조에서 제2 절연막 하부의 제2 금속막을 노출시키는 제1 접촉 구멍과 제2 및 제1 절연막 하부의 제1 금속막을 노출시키는 제2 접촉 구멍을 동시에 형성할 때 적용할 수 있다. That is, the first metal film, the first insulating film, the second metal film, the first contact hole and the second and first insulating bottom of the second insulating film is exposed in the structure that is formed in a continuous second insulating the lower second metal film with a the can be applied in forming the second contact holes at the same time of exposing the first metal film.

즉, 포토 레지스트와 절연막에 대하여 식각 선택비 1 : 1 내지 1 : 1.5인 식각 조건으로 절연막의 측면부를 경사지도록 식각하고, 절연막과 금속막의 식각 선택비가 15 : 1 이상인 식각 조건으로 접촉 구멍을 완성하고 고분자막을 형성하는 공정을 추가하여 절연막이 측면으로 식각되는 것을 방지한다. That is, the photoresist and the etching selectivity with the insulating film ratio of 1: 1 to 1: and complete the contact holes with a first etching conditions at least: 1.5 an etching conditions, the etching to be inclined to the side of the insulating film as the insulating film and metal film, etching selection ratio 15 by adding a step of forming a polymer membrane, to prevent the insulating film is etched laterally.

한편, 데이터 패드(630)를 이중막으로 형성하고, 알루미늄막 또는 알루미늄 합금막을 상부막으로 형성하는 경우에는 알루미늄막 또는 알루미늄 합금막을 제거하도록 한다. On the other hand, in the case of forming the data pad 630, a double layer, and forming an aluminum film or aluminum alloy film as the upper layer is to be removed film an aluminum film or an aluminum alloy.

마지막으로, 도 10에 도시한 바와 같이, 두께 400~500Å로 ITO를 적층하고 제5 마스크를 이용하여 건식 식각하여, 접촉 구멍(710, 730)을 통하여 각각 드레인 전극(620) 및 데이터 패드(630)와 접속되는 화소 전극(800) 및 데이터 패드용 ITO 전극(820), 그리고 접촉 구멍(720)을 통하여 게이트 패드(220)와 접속되는 게이트 패드용 ITO 전극(810)으로 이루어지는 ITO 패턴을 형성한다. Finally, as shown in Fig. 10, by dry etching, contact holes (710, 730), each drain electrode 620 and the data pads (630 through by stacking ITO to 400 ~ 500Å thickness and by using the fifth mask ) and forms an ITO pattern composed of a pixel electrode 800 and a data pad ITO electrode 820 and ITO electrode 810 for a gate pad that is connected to the gate pad 220 through the contact hole 720 for being connected .

여기서, 도 9b에서와 같이 게이트 보조 패드부(640)와 접촉 구멍(740)을 추가하는 경우에는 게이트 패드용 ITO 전극(810)을 게이트 보조 패드부(640)까지 연장되도록 형성한다. Here, a gate auxiliary pad portion 640 and the contact hole 740, the ITO electrode 810 for a gate pad, if you add a, as shown in Figure 9b so as to extend to the auxiliary gate pad section (640).

만약, 게이트 패드(220)의 상층을 알루미늄막 또는 알루미늄 합금막을 사용하면 게이트 패드용 ITO 전극(810)이 직접 닿아 산화 반응이 일어나기 때문에 게이트 패드가 불량되기 쉽다. If, using the upper layer film is an aluminum film or an aluminum alloy of the gate pad (220) ITO electrode 810 for a gate pad is in direct contact with the gate pad liable to failure due to the oxidation reaction to occur. 그러나 게이트 패드(220)의 상층으로 몰리브덴 합금막을 사용하면 이러한 문제점이 없어진다. However, with a film of molybdenum alloy as the upper layer of the gate pad 220, eliminating the above problems. 이때, 상부 몰리브덴 합금막의 두께가 400~600Å 정도로 얇기 때문에 몰리브덴 합금막의 상부에 접촉 구멍을 형성할 때에는 몰리브덴 합금막과 절연막의 선택적 식각이 더욱 요구된다. At this time, since thin, so the upper molybdenum alloy layer is 400 ~ 600Å thickness when forming a contact hole in the upper molybdenum alloy layer is selectively etched in the molybdenum alloy film and the insulating film is further required.

다음은, 도 18 및 도 19를 참고로 하여 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 설명한다. The following will be described the structure of the thin film transistor substrate according to a second embodiment of the present invention with the 18 and 19 as a reference. 여기에서, 도 19는 도 18에서 XIII-XIII'선의 단면도이며, 도 9 및 도 10과 동일한 도면 부호는 동일 또는 유사한 기능을 하는 부분을 나타낸다. Here, Figure 19 is a cross-sectional view XIII-XIII 'of the line 18, the same reference numerals as Figs. 9 and 10 shows a part of the same or similar functions.

기판(100) 위에 게이트선(200) 및 그 분지인 게이트 전극(210), 그리고 게이트선(200)의 끝에 형성되어 있는 게이트 패드(220)로 이루어진 게이트 패턴이 형성되어 있다. The gate pattern consisting of a gate line 200 and the branching of the gate electrode 210, and the gate pad 220 is formed at the end of the gate line 200 on the substrate 100 is formed. 게이트 패턴은 몰리브덴-텅스텐 합금의 단일막으로 이루어져 있으며, 게이트 패드(220)는 외부로부터의 주사 신호를 게이트선(200)으로 전달한다. Gate pattern is molybdenum - consists of a single film of a tungsten alloy, and the gate pad 220 is delivered to the scanning signal from the outside to the gate line 200.

게이트 패턴(200, 210, 220) 위에는 게이트 절연층(300)이 형성되어 있으며, 이 게이트 절연층(300)은 게이트 패드(220)의 상부를 노출시키는 접촉 구멍(720)을 가지고 있다. And a gate insulating layer 300 is formed on the gate pattern (200, 210, 220) are formed, a gate insulating layer 300 has a contact hole 720 for exposing an upper portion of the gate pad 220. 게이트 절연층(300) 위에는 수소화된 비정질 실리콘층(400)이 형성되어 있다. A gate insulating layer of the hydrogenated amorphous silicon layer 400 is formed on (300) are formed. 비정질 실리콘층(400)은 게이트 전극(210)에 해당하는 위치에 형성되어 박막 트랜지스터의 활성층으로서 기능하며, 연장되어 세로로 길게 형성되어 있다. Amorphous silicon layer 400 is formed at a position corresponding to the gate electrode 210, and functions as an active layer of a thin film transistor, and extends and is elongated vertically.

비정질 실리콘층(400) 위에는 n형 불순물이 고농도로 도핑된 수소화된 비정질 규소층(510, 520)이 형성되어 있다. Above the amorphous silicon layer (400) n-type impurity is a hydrogenated amorphous silicon layer (510, 520) doped with a high concentration are formed. 그 위에는 몰리브덴-텅스텐 합금막으로 이루어져 있는 데이터 패턴(610, 620)이 형성되어 있으며, 도핑된 비정질 실리콘층(510, 520)과 데이터 패턴(610, 620)은 동일한 모양으로 형성되어 있다. The above molybdenum-tungsten alloy, and the data pattern consisting of a film (610, 620) is formed, a doped amorphous silicon layer (510, 520) and the data pattern (610, 620) is formed in the same shape. 이들 두 층은 각각 게이트 전극(210)에 대하여 두 부분(510, 610 ; 520, 620)으로 나뉘어 있으며, 비정질 실리콘층(400)의 모양을 따라 형성되어 있다. These two layers are both from those of the gate electrode 210, respectively; it is divided by (510, 610 520, 620), it is formed along the shape of the amorphous silicon layer 400.

데이터 패턴(610, 620) 위에는 ITO 따위의 투명한 도전 물질로 이루어진 투명 도전층(830, 840)이 형성되어 있으며, 그 중 일부(830)는 데이터 패턴(610) 및 도핑된 비정질 실리콘층(510)의 패턴을 따라 형성되어 있으며, 다른 일부(840)는 데이터 패턴(620)을 덮으며 화소의 중앙 부분으로 연장되어 화소 전극이 된다. Data pattern (610, 620), a transparent conductive layer (830, 840) and is formed, a portion 830 is a data pattern 610 and the doped amorphous silicon layer 510 of made of a transparent conductive material of ITO, etc. formed on a is formed along the pattern, and the other part 840 covers the data pattern (620) extends in the center of the pixel is the pixel electrode.

마지막으로, ITO 패턴(830, 840) 및 ITO 패턴으로 가려지지 않는 게이트 절연층(300) 위에는 보호막(700)이 형성되어 있으며, 이 보호막(700)에는 게이트 패드(220) 및 투명 도전층(830)의 끝부분을 노출시키는 접촉 구멍(720, 730)이 각각 형성되어 있다. Finally, ITO pattern (830, 840) and the gate pad 220 and the transparent conductive layer (830 and protective film 700 formed on the gate insulating layer 300 does not cover the ITO pattern is formed, a protective film 700, ) contact holes (720, 730) for exposing the end of the are formed, respectively.

그러면, 도 18 및 도 19에 도시한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 20a 내지 도 20d를 참고로 하여 설명한다. This will be described with respect to Figure 20a to 20d is also a method for manufacturing a thin film transistor substrate of the structure shown in Figs. 18 and 19 as a reference. 본 실시예에서 제시하는 제조 방법은 4장의 마스크를 이용한 제조 방법이다. A method proposed in this embodiment is a manufacturing method using the four mask sheet.

도 20a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 몰리브덴-텅스텐 합금막을 2000~4000Å의 두께로 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(200), 게이트 전극(210) 및 게이트 패드(220)를 포함하는 게이트 패턴을 형성한다. As shown in Figure 20a, on a transparent insulating substrate 100, a molybdenum-laminated tungsten alloy film to a thickness of 2000 ~ 4000Å, and photolithography using a first mask, the gate line 200, the gate electrode 210 and the gate a gate pattern including a pad (220).

여기에서, 몰리브덴-텅스텐 합금막은 원자 백분율 0.01 % 이상 20 % 미만의 텅스텐(W)과 나머지 몰리브덴(Mo)으로 이루어져 있으며, 텅스텐의 함유율은 원자 백분율 9∼11%인 것이 바람직하다. Here, the Mo-W alloy film consists of atomic percent tungsten (W) and the remaining molybdenum (Mo) of less than 20%, less than 0.01%, the content of tungsten is preferably in the atomic percentage of 9-11%. 또한, 알루미늄 식각액, 예를 들면, CH 3 COOH/HNO 3 /H 3 PO 4 /H 2 O 등을 사용하며 HNO 3 의 함량은 8∼14% 범위에서 함유된 것이 바람직하다. Further, an aluminum etching solution, for example, the content of CH 3 COOH / HNO 3 / H 3 PO 4 / H 2 O using a HNO 3, etc., and is preferably contained in the 8-14% range.

또한, 게이트 패턴은 몰리브덴-텅스텐 합금막의 하부에 알루미늄막 또는 알루미늄 합금을 추가하여 이중막으로 형성할 수 있으며, 이들 중 하나의 물질을 증착하여 단일막으로 형성할 수도 있다. The gate patterns are molybdenum-it can be formed by adding an aluminum film or an aluminum alloy in the tungsten alloy film, and the lower double films, by depositing a material of which may be formed as a single film.

여기서, 알루미늄 합금막을 사용하는 경우, 알루미늄 합금막은 알루미늄과 5% 이하의 희토류 금속 또는 전이 금속으로 이루어져 있다. Here, in the case of using an aluminum alloy film, and is made of an aluminum alloy film of aluminum and rare earth metal or a transition metal of less than 5%.

다음, 두께 3000~5000Å인 질화규소로 이루어진 게이트 절연층(300), 두께 2000~2500Å인 수소화된 비정질 실리콘층(400), 두께 500~700Å인 N형의 불순물로 고농도로 도핑된 수소화된 비정질 실리콘층(500) 및 두께 2000~4000Å인 원자 백분율 0.01% 이상 20% 미만의 텅스텐을 포함하는 몰리브덴-텅스텐 합금막(600)을 차례로 적층하고, 제2 마스크를 이용하여 도 14b에 도시한 바와 같이 몰리브덴-텅스텐 합금막(600), 도핑된 비정질 실리콘층(500) 및 비정질 실리콘층(400)을 패터닝한다, Next, a gate insulating layer 300, a thickness of 2000 ~ 2500Å of a hydrogenated amorphous silicon layer 400, heavily doped with impurities of the N type thickness 500 ~ 700Å hydrogenated amorphous silicon layer formed of a thickness of 3000 ~ 5000Å silicon nitride as it is shown in Figure 14b by laminating a tungsten alloy layer 600, and then, using a second mask molybdenum-500 and the thickness of 2000 ~ 4000Å molybdenum containing an atomic percentage of tungsten of less than 20%, less than 0.01% patterning the tungsten alloy layer 600, a doped amorphous silicon layer 500 and the amorphous silicon layer 400,

몰리브덴-텅스텐 합금막(600)대신 크롬, 몰리브덴 또는 몰리브덴 합금 중 하나의 단일막 또는 이들을 조합한 이중막으로 형성할 수도 있다. Mo-W alloy film 600 instead may be formed of chromium, molybdenum or molybdenum single layer or a double layer of an alloy combination thereof. 또한 저항을 낮추기 위하여 알루미늄막 또는 알루미늄 합금막을 추가할 수도 있다 It may also be added to an aluminum film or aluminum alloy film to lower the resistance

다음, 도 20c에서 보는 바와 같이, 투명 도전 물질인 ITO를 두께 400~500Å로 적층한 후 제3 마스크를 이용하여 투명 도전층(830, 840)을 패터닝한다. Next, as shown in Figure 20c, after laminating the transparent conductive material of ITO to a thickness 400 ~ 500Å by using a third mask to pattern the transparent conductive layer (830, 840). 이어, 투명 도전층(830, 840)을 마스크로 하여 노출된 몰리브덴-텅스텐 합금막(600) 및 도핑된 비정질 실리콘층(500)을 각각 습식 및 건식 식각하여 데이터 패턴(610, 620) 및 도핑된 비정질 실리콘층(510, 520)을 형성한다. Next, a transparent conductive layer (830, 840), the exposed molybdenum as a mask-to the tungsten alloy film 600 and the doped amorphous silicon layer 500, respectively, wet and dry etching the data pattern (610, 620) and doped forming an amorphous silicon layer (510, 520).

도 19에 도시한 바와 같이, 두께 2000~4000Å인 보호막(700)을 적층한 후 제4 마스크를 이용하여 절연층(300)과 함께 사진 식각하여, 게이트 패드(220) 및 데이터 패턴(610)의 끝부분에 대응하는 투명 도전막(830) 상부를 노출시키는 접촉 구멍(720, 730)을 형성한다. As shown in Figure 19, by photolithography with a first insulating layer using the fourth mask 300, and then laminating the protective film 700, the thickness 2000 ~ 4000Å, the gate pads 220 and the data pattern (610) to form a transparent conductive contact holes (720, 730) of the film 830 exposed to the upper portion corresponding to the end.

따라서 본 발명에 따른 반도체 장치의 제조 방법에서는 몰리브덴 합금은 저저항을 가지며, 테이퍼 가공시 알루미늄 식각액을 사용할 수 있으므로 액정 표시 장치의 게이트선과 데이터선으로 이용하는데 매우 용이하다. Thus, a molybdenum alloy in the method of manufacturing a semiconductor device according to the invention has a low resistance, it can be used during the aluminum etch taper machining is very easy to use as the gate lines and data lines of the liquid crystal display device. 또한 몰리브덴 합금 박막은 앞에서 기술한 바와 같은 특성을 가지므로 액정 표시 장치의 동작 특성을 향상시킬 수 있는 효과가 있다. Also molybdenum alloy thin film is that, because of the properties, such as described earlier to improve the operating characteristics of the liquid crystal display device effects. 또한 데이터/게이트 패턴 상부 접촉 구멍을 형성할 때 보호막 및 게이트 절연층의 측면부 식각을 지연시키는 고분자막을 형성하거나 몰리브덴-텅스텐 합금막이 식각되지 않는 CF 4 +O 2 를 이용하여 접촉 구멍의 테두리가 완만한 경사를 가지며 접촉 구멍 하부의 몰리브덴-텅스텐 합금막이 식각되지 않도록 할 수 있다. In addition, the data / gate pattern to form the upper contact hole to form a polymer film to delay the side etching of the protective film and the gate insulating layer or the Mo-W alloy film using a non-etching CF 4 + O 2 by the edge of the contact hole gentle the slope of the contact hole has a lower Mo-W alloy film can not be etched.

도 1 내지 도 3은 본 발명의 실시예에 따른 몰리브덴 합금(MoW)의 특성을 도시한 그래프이고, And 1 to 3 showing the characteristics of the molybdenum alloy (MoW) in accordance with an embodiment of the present invention, a graph,

도 4는 본 발명에 따른 몰리브덴 합금(MoW)막의 식각 프로파일을 도시한 단면도이고, 4 is a sectional view of a molybdenum alloy (MoW) film etch profile according to the invention,

도5 내지 8은 본 발명의 실시예에 따른 몰리브덴 합금(MoW)과 알루미늄 합금(Al alloy)으로 이루어진 이중막의 식각 프로파일을 도시한 도면이고, And Figures 5 to 8 is a view showing a molybdenum alloy (MoW) film and an aluminum alloy the double etch profile made of (Al alloy) in accordance with an embodiment of the invention,

도 9a 및 9b는 본 발명의 제 1실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이고, Figures 9a and 9b is a plan view showing the structure of a TFT array panel according to a first embodiment of the present invention,

도 10은 도 9a에서 XX'선을 따라 절단한 단면도이고, Figure 10 is a sectional view taken along the XX 'line in Fig. 9a,

도 11a 내지 도 11d는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이고, Figure 11a to Figure 11d is a cross-sectional view showing a method of manufacturing a TFT substrate according to a first embodiment of the present invention,

도 12 내지 도 17은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 상부에 접촉 구멍을 형성하는 공정을 상세하게 도시한 단면도이고, And a 12 to 17 is shown in detail a step of forming a contact hole on top of the thin film transistor substrate according to a first embodiment of the invention section,

도 18은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조를 도시한 평면도이고, 18 is a plan view showing the structure of a TFT array panel according to a second embodiment of the present invention,

도 19는 도 12에서 XIII-XIII'선을 따라 절단한 단면도이고, And Figure 19 is a cross-sectional view taken along a line XIII-XIII 'line in Figure 12,

도 20a 내지 도 20c는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이다. Figure 20a to Figure 20c is a sectional view showing a method of manufacturing a TFT substrate according to a second embodiment of the present invention.

Claims (8)

  1. 기판 상부에 이중의 도전막을 포함하며, 테이퍼되어 있는 게이트 전극 및 게이트 라인. It comprises a double layer on the conductive substrate, a gate electrode and a gate line which is tapered.
    상기 게이트 전극 및 게이트 라인을 덮고 있으며, 상기 게이트 라인 끝 단부의 일부를 드러내는 게이트 절연막 패턴, And covering the gate electrode and the gate line, the gate insulating layer pattern to expose a portion of the gate line end part,
    상기 게이트 절연막 패턴 상부에 형성된 비정질 실리콘 패턴 및 도핑된 비정질 실리콘 패턴, The gate insulating layer pattern formed on the upper amorphous silicon pattern and a doped amorphous silicon pattern,
    상기 도핑된 비정질 실리콘 패턴과 적어도 일부분 접촉하여 형성된 소스 전극, 드레인 전극 및 데이터 라인, Wherein the formed and at least a portion in contact with the amorphous silicon pattern doped source electrode, the drain electrode and the data line,
    상기 드레인 전극 및 상기 데이터 라인의 끝 단부 및 상게 게이트 절연막 패턴과 함께 상기 게이트 라인의 끝 단부의 일부분을 드러내는 보호막 패턴, The drain electrode and the passivation layer pattern to expose a portion of the tip end portion of the gate line with the tip end and a gate insulating film sangge pattern of the data line,
    상기 드레인 전극, 상기 데이터 배선 끝 단부 및 상기 게이트 라인의 끝 단부와 각각 전기적으로 연결된 복수의 도전성 패턴을 포함하며, The drain electrode, and each of the data line and the end part and end part of the gate line comprises a plurality of conductive patterns electrically connected to,
    상기 게이트 라인을 드러내는 상기 게이트 절연막 패턴 및 보호막 패턴의 접촉 구멍의 테두리 경사각이 30~80°인 것을 특징으로 하는 박막트랜지스터 기판. A thin film transistor substrate, characterized in that the contact edge inclination angle of the hole of the gate insulating layer pattern and the passivation layer pattern to expose the gate lines of 30 ~ 80 °.
  2. 제1항에서, In claim 1,
    상기 게이트 전극 및 게이트 라인은 상부 도전막과 하부 도전막으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. The gate electrode and the gate line is a thin film transistor substrate that is characterized by being a top conductive film and the lower conductive film.
  3. 제2항에서, In claim 2,
    상기 하부 도전막은 알루미늄 또는 알루미늄 합금으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. A thin film transistor substrate, characterized in that of aluminum or aluminum alloy film of the lower conductive.
  4. 제3항에서, In claim 3,
    상기 알루미늄 합금은 알루미늄과 희토류 금속 또는 전이 금속으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. The aluminum alloy is a thin film transistor substrate, characterized in that of aluminum and rare earth metal or a transition metal.
  5. 기판 상부에 이중의 도전막을 포함하며, 테이퍼된 게이트 전극 및 게이트 라인. It comprises a double layer on the conductive substrate, the taper of the gate electrode and the gate line.
    상기 게이트 전극 및 게이트 라인을 덮고 있으며, 상기 게이트 라인 끝 단부의 일부를 드러내는 게이트 절연막 패턴, And covering the gate electrode and the gate line, the gate insulating layer pattern to expose a portion of the gate line end part,
    상기 게이트 절연막 패턴 상부에 형성된 비정질 실리콘 패턴과 상기 비정질실리콘층 상부면에 접촉되고, 하부의 모든 표면이 상기 비정질 실리콘층 패턴에 접촉되어 형성된 도핑된 비정질 실리콘 패턴과, The gate insulating film is in contact with the amorphous silicon pattern and the amorphous silicon layer formed on an upper surface pattern thereon, all of the lower surface is in contact with the amorphous silicon layer pattern formed of a doped amorphous silicon pattern and,
    상기 도핑된 비정질 실리콘 패턴과 적어도 일부분 접촉하여 형성된 소스 전극, 드레인 전극 및 데이터 라인, Wherein the formed and at least a portion in contact with the amorphous silicon pattern doped source electrode, the drain electrode and the data line,
    상기 드레인 전극 및 상기 데이터 라인의 끝 단부 및 상기 게이트 라인의 끝 단부의 일부분을 드러내고 상기 소스 전극과 상기 드레인 전극의 사이에 드러난 상기 비정질 실리콘층의 상부 표면에 접촉하는 보호막 패턴, Protective film to expose the drain electrode, and a portion of the tip end portion of the tip end portion and the gate line of the data line contact with the upper surface of the amorphous silicon layer is exposed between the source electrode and the drain electrode pattern,
    상기 드레인 전극, 상기 데이터 배선 끝 단부 및 상기 게이트 라인의 끝 단부와 각각 전기적으로 연결된 복수의 도전성 패턴을 포함하며, The drain electrode, and each of the data line and the end part and end part of the gate line comprises a plurality of conductive patterns electrically connected to,
    상기 게이트 라인 끝 단부를 드러내는 게이트 절연막 패턴 및 보호막 패턴의 접촉 구멍의 테두리 경사각이 30~80°인 것을 특징으로 하는 박막트랜지스터 기판. A thin film transistor substrate, characterized in that the contact edge inclination angle of the hole of the gate insulating layer pattern and the passivation layer pattern to expose the tip end of the gate line 30 ~ 80 °.
  6. 제5항에서, In claim 5,
    상기 게이트 전극 및 게이트 라인은 상부 도전막과 하부 도전막으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. The gate electrode and the gate line is a thin film transistor substrate that is characterized by being a top conductive film and the lower conductive film.
  7. 제6항에서, In claim 6,
    상기 하부 도전막은 알루미늄 또는 알루미늄 합금으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. A thin film transistor substrate, characterized in that of aluminum or aluminum alloy film of the lower conductive.
  8. 제7항에서, In claim 7,
    상기 알루미늄 합금은 알루미늄과 희토류 금속 또는 전이 금속으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판. The aluminum alloy is a thin film transistor substrate, characterized in that of aluminum and rare earth metal or a transition metal.
KR1019970047731A 1997-09-19 1997-09-19 A method of manufacturing a semiconductor device comprising an insulating layer on the metal film and that KR100477141B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970047731A KR100477141B1 (en) 1997-09-19 1997-09-19 A method of manufacturing a semiconductor device comprising an insulating layer on the metal film and that

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
KR1019970047731A KR100477141B1 (en) 1997-09-19 1997-09-19 A method of manufacturing a semiconductor device comprising an insulating layer on the metal film and that
TW087101249A TW400556B (en) 1997-02-26 1998-02-02 Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US09/031,486 US6337520B1 (en) 1997-02-26 1998-02-26 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
JP04599898A JP4272272B2 (en) 1997-02-26 1998-02-26 Wiring composition, metal wiring using the composition and manufacturing method thereof, display device using the wiring and manufacturing method thereof
US09/492,830 US6380098B1 (en) 1997-02-26 2000-01-27 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US09/962,210 US6582982B2 (en) 1997-02-26 2001-09-26 Composition for wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/035,245 US6486494B2 (en) 1996-11-21 2002-01-04 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/190,494 US6570182B2 (en) 1996-11-21 2002-07-09 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/389,778 US6686606B2 (en) 1996-11-21 2003-03-18 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US10/732,480 US6946681B2 (en) 1996-11-21 2003-12-11 Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JP2007277980A JP4903667B2 (en) 1997-02-26 2007-10-25 Method for manufacturing thin film transistor substrate for display device

Publications (2)

Publication Number Publication Date
KR19990025891A KR19990025891A (en) 1999-04-06
KR100477141B1 true KR100477141B1 (en) 2005-03-08

Family

ID=37303214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970047731A KR100477141B1 (en) 1997-09-19 1997-09-19 A method of manufacturing a semiconductor device comprising an insulating layer on the metal film and that

Country Status (1)

Country Link
KR (1) KR100477141B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
KR100646792B1 (en) * 2000-07-27 2006-11-17 삼성전자주식회사 Thin film transistor array panel and method manufacturing the same

Also Published As

Publication number Publication date
KR19990025891A (en) 1999-04-06

Similar Documents

Publication Publication Date Title
JP5238923B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US4905066A (en) Thin-film transistor
JP4920140B2 (en) Liquid crystal display device and manufacturing method thereof
JP2673460B2 (en) The liquid crystal display element
CN100388506C (en) Contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
EP0236629A2 (en) Driving circuit of a liquid crystal display device
JP2007212699A (en) Reflective tft substrate and method for manufacturing same
JP4390438B2 (en) Contact portion of semiconductor element, manufacturing method thereof, and thin film transistor array substrate for display device including the same
US6081308A (en) Method for manufacturing liquid crystal display
US8173492B2 (en) Method of manufacturing thin film transistor substrate
JP5111790B2 (en) Etching solution and wiring forming method using the same
KR100720095B1 (en) Thin film transistor array panel, method for manufacturing the same
JP3362008B2 (en) The liquid crystal display device and manufacturing method thereof
US6696324B2 (en) Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
TWI424239B (en) Thin film transistor substrate and thin film transistor substrate manufacturing method
US5296653A (en) Device having a multi-layered conductor structure
JP3756363B2 (en) A method of manufacturing a thin film transistor substrate
TWI285784B (en) Method for manufacturing thin film transistor allay
US6130443A (en) Liquid crystal display having wires made of molybdenum-tungsten alloy and a method of manufacturing the same
KR920001036B1 (en) Planarization of metal pillars on uneven substrates
JP4544860B2 (en) Method of manufacturing contact portion of semiconductor element, and method of manufacturing thin film transistor array substrate for liquid crystal display device including the same
KR20050002563A (en) Liquid Crystal Display and method for fabricating of the same
US6630688B2 (en) Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US5467882A (en) Signal line structure for a TFT-LCD and method for fabricating the same
JP2005513808A (en) Wiring structure and a thin film transistor substrate and a manufacturing method thereof using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee