KR19990020110A - 능동 발룬 회로 - Google Patents

능동 발룬 회로 Download PDF

Info

Publication number
KR19990020110A
KR19990020110A KR1019970043555A KR19970043555A KR19990020110A KR 19990020110 A KR19990020110 A KR 19990020110A KR 1019970043555 A KR1019970043555 A KR 1019970043555A KR 19970043555 A KR19970043555 A KR 19970043555A KR 19990020110 A KR19990020110 A KR 19990020110A
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
terminal
signal
output
Prior art date
Application number
KR1019970043555A
Other languages
English (en)
Other versions
KR100240640B1 (ko
Inventor
김민건
이창석
이재진
편광의
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970043555A priority Critical patent/KR100240640B1/ko
Publication of KR19990020110A publication Critical patent/KR19990020110A/ko
Application granted granted Critical
Publication of KR100240640B1 publication Critical patent/KR100240640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

본 발명은 능동 발룬 회로에 관한 것으로, 특히 상보적인 두 신호의 대칭성을 향상시킬 수 있는 능동 발룬 회로에 관한 것이다.
입력 신호를 다른 주파수 신호로 바꾸어 출력하는 혼합기에 있어서, 서로 크기가 같고 위상이 반대인 상보적인 신호를 입력하는 방법에 의해 원하는 출력 신호를 제외한 나머지 고조파 신호들을 억제하는 밸런스드(balanced) 구조를 흔히 사용하며 이러한 상보적인 신호를 얻기 위하여 싱글-앤드형(single-ended) 입력 신호를 상보적인 차동(differential) 출력 신호로 바꾸어 주는 발룬 회로를 이용한다. 이러한 발룬 회로는 상보적으로 입력되는 신호의 대칭성에 민감하기 때문에 밸런스드 구조 혼합기의 성능을 결정하는 중요한 요소로 작용한다.
본 발명의 능동 발룬 회로는 종래의 발룬 회로에 차동 증폭단을 추가하고 이 차동 증폭단을 통해 출력되는 두 출력신호를 서로 엇갈리게 전압 병렬 궤환(voltage shunt feedback)시켜 상보적인 두 신호의 대칭성을 향상시킨 회로이다.

Description

능동 발룬 회로
본 발명은 능동 발룬 회로(Active balun circuit)에 관한 것으로, 특히 상보적인 두 신호의 대칭성을 향상시킬 수 있는 능동 발룬 회로에 관한 것이다.
일반적으로 발룬 회로는 수동 소자로 구성된 수동 발룬과 능동 소자로 구성된 능동 발룬으로 나누는데, L-밴드(L-band) 주파수 대역의 초고주파 집적회로에 쓰이는 발룬의 경우에는 그 크기 문제 때문에 능동 발룬을 주로 사용한다. 입력 신호를 다른 주파수 신호로 바꾸어 출력하는 혼합기 회로에 있어서, 서로 크기가 같고 위상이 반대인 상보적인 신호를 입력하는 방법에 의해 원하는 출력 신호를 제외한 나머지 고조파 신호들을 억제하는 밸런스드(balanced) 구조를 흔히 사용한다. 이러한 상보적인 신호를 얻기 위하여 싱글 앤드형(single-ended) 입력 신호를 상보적인 차동 출력 신호로 바꾸어 주는 발룬 회로를 이용한다. 밸런스드(balanced) 구조 혼합기의 성능은 상보적으로 입력되는 신호의 대칭성에 민감하기 때문에 발룬의 성능은 혼합기의 성능을 결정하는 중요한 요소이다.
도 1은 종래의 능동 발룬 회로도로서, 전계 효과 트랜지스터(106)와, 상기 전계 효과 트랜지스터(106)의 드레인 단에 그 입력 단이 연결된 저항(105)과, 상기 전계 효과 트랜지스터(106)의 소오스 단에 그 입력 단이 연결된 저항(107)과, 상기 전계 효과 트랜지스터(106)의 게이트 단에 그 입력 단이 연결된 저항(103)과, 상기 전계 효과 트랜지스터(106)의 게이트 단에 연결된 입력 단자(101)와, 상기 전계 효과 트랜지스터(106)의 드레인 단에 연결된 제 1 출력 단자(108)와, 상기 전계 효과 트랜지스터(106)의 소오스 단에 연결된 제 2 출력 단자(109)와, 상기 저항(103)의 출력 단에 연결된 게이트 바이어스 단자(102)와, 상기 저항(105)의 출력 단에 연결된 드레인 바이어스 단자(104)와, 상기 저항(107)의 출력 단에 연결된 접지(GND)로 구성되어 있다.
종래의 능동 발룬 회로에서 입력 단자(101)로 입력된 신호는 전계 효과 트랜지스터(106)를 거치면서 제 1 출력 단자(108)로는 위상 반전된 신호가 출력되고, 제 2 출력 단자(109)로는 같은 위상의 출력 신호가 출력되어 제 1 출력단자(108)와 제 2 출력 단자(109)의 신호는 서로 위상이 반대인 특성을 갖게 된다. 그런데 이 두 신호는 전계 효과 트랜지스터(106)의 게이트, 드레인, 소오스 단자 사이에 존재하는 기생 정전용량 성분 등에 의해 위상과 진폭의 변이가 생겨 신호의 대칭성이 저하되는 문제점이 있다.
따라서, 본 발명은 전계 효과 트랜지스터의 게이트 단으로 입력된 신호를 드레인과 소오스 단으로 출력시켜 서로 위상이 반대인 신호를 얻는 종래의 발룬 회로 후단에 차동증폭 단을 접속하고, 상기 차동증폭 단을 거쳐 출력된 두 신호를 서로 엇갈리게 전압 병렬 궤환 시켜 보강 간섭을 일으키게 하여 두 상보적인 신호의 위상과 진폭 변이를 줄여 줌으로써 상기한 단점을 해소할 수 있는 능동 발룬 회로를 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 싱글-앤드형 입력 신호를 서로 위상이 반대이고 진폭이 같은 차동 출력 신호로 변환하는 발룬 회로에 있어서, 두 상보적인 신호의 대칭성을 향상시키기 위해 게이트 단으로 입력된 신호를 드레인과 소오스 단으로 각각 출력시켜 서로 위상이 반대인 신호를 얻는 제 1 전계 효과 트랜지스터와, 상기 제 1 전계 효과 트랜지스터의 드레인 단에 콘덴서를 통해 게이트 단이 연결된 제 2 전계 효과 트랜지스터와, 상기 제 1 전계 효과 트랜지스터의 소오스 단에 콘덴서를 통해 게이트 단이 연결된 제 3 전계 효과 트랜지스터와, 상기 제 2 전계 효과 트랜지스터의 드레인 단에서 상기 제 1 전계 효과 트랜지스터의 소오스 단으로 연결된 제 1 궤환 회로와, 상기 제 3 전계 효과 트랜지스터의 드레인 단에서 상기 제 1 전계 효과 트랜지스터의 드레인 단으로 연결된 제 2 궤환 회로를 포함하여 이루어진 것을 특징으로 한다.
도 1은 종래의 능동 발룬 회로도.
도 2는 본 발명에 따른 능동 발룬 회로도.
도면의 주요부분에 대한 부호의 설명
206, 217, 221: 전계 효과 트랜지스터
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 능동 발룬 회로도로서, 제 1 전계 효과 트랜지스터(206)와, 상기 제 1 전계 효과 트랜지스터(206)의 게이트 단에 연결된 입력 단자(201)와, 상기 제 1 전계 효과 트랜지스터(206)의 드레인 단에 그 입력 단이 연결된 저항(205)과, 상기 제 1 전계 효과 트랜지스터(206)의 소오스 단에 그 입력 단이 연결된 저항(207)과, 상기 제 1 전계 효과 트랜지스터(206)의 게이트 단에 그 입력 단이 연결된 저항(203)과, 상기 저항(103)의 출력 단에 연결된 게이트 바이어스 단자(202)와, 상기 저항(205)의 출력 단에 연결된 드레인 바이어스 단자(204)와, 상기 저항(207)의 출력 단에 연결된 접지(GND)와, 상기 제 1 전계 효과 트랜지스터(206)의 드레인 단에 그 입력 단이 연결된 콘덴서(208)와, 상기 제 1 전계 효과 트랜지스터(206)의 드레인 단과 상기 콘덴서(208)의 입력 단에 그 입력 단이 연결된 저항(210)과, 상기 저항(210)의 출력 단에 그 입력 단이 연결된 콘덴서(211)와, 상기 제 1 전계 효과 트랜지스터(206)의 소오스 단에 그 입력 단이 연결된 콘덴서(209)와, 상기 제 1 전계 효과 트랜지스터(206)의 소오스 단과 상기 콘덴서(209)의 입력 단에 그 입력 단이 연결된 저항(212)과, 상기 저항(212)의 출력 단에 그 입력 단이 연결된 콘덴서(213)와, 상기 콘덴서(211)의 출력 단에 그 드레인 단이 연결되고 상기 콘덴서(209)의 출력 단에 그 게이트 단이 연결된 제 3 전계 효과 트랜지스터(221)와, 상기 콘덴서(213)의 출력 단에 그 드레인 단이 연결되고 상기 콘덴서(208)의 출력 단에 그 게이트 단이 연결된 제 2 전계 효과 트랜지스터(217)와, 상기 제 2 전계 효과 트랜지스터(217)의 게이트 단에 그 입력 단이 연결된 저항(216)과, 상기 제 3 전계 효과 트랜지스터(221)의 게이트 단에 그 입력 단이 연결된 저항(222)과, 상기 제 2 전계 효과 트랜지스터(217)의 드레인 단에 그 입력 단이 연결된 저항(215)과, 상기 제 3 전계 효과 트랜지스터(221)의 드레인 단에 그 입력단이 연결된 저항(220)과, 상기 제 2 전계 효과 트랜지스터(217)의 소오스 단과 상기 제 3 전계 효과 트랜지스터(221)의 소오스 단에 그 입력 단이 연결된 저항(218)과, 상기 저항(218)의 출력 단에 연결된 접지(GND)와, 상기 저항(216)의 출력 단과 상기 저항(222)의 출력 단에 연결된 게이트 바이어스 단자(214)와, 상기 저항(215)의 출력 단과 상기 저항(220)의 출력 단에 연결된 드레인 바이어스 단자(219)와, 상기 제 2 전계 효과 트랜지스터(217)의 드레인 단과 상기 저항(215)의 입력 단과 상기 콘덴서(213)의 출력 단에 연결된 제 2 출력 단자(224)와, 상기 제 3 전계 효과 트랜지스터(221)의 드레인 단과 상기 저항(220)의 입력 단과 상기 콘덴서(211)의 출력 단에 연결된 제 1 출력 단자(223)로 구성된다.
본 발명의 능동 발룬에서 입력 단자(201)로 입력된 신호는 제 1 전계 효과 트랜지스터(206)를 거치면서 그 드레인 단으로는 위상 반전된 신호가 나오고, 그 소오스 단으로는 같은 위상의 출력 신호가 나와 서로 위상이 반대인 특성을 갖게 된다. 그런데 이 두 신호는 제 1 전계 효과 트랜지스터(206)의 게이트, 드레인, 소오스 단자 사이에 존재하는 기생 정전용량 성분 등에 의해 위상과 진폭의 변이가 생겨 신호의 대칭성이 저하된 특성을 나타낸다.
제 1 전계 효과 트랜지스터(206)의 드레인과 소오스 단으로 출력된 두 신호는 각각 콘덴서(208 및 209)를 거쳐 제 2 및 제 3 전계 효과 트랜지스터(217 및 221)로 이루어진 차동증폭기의 게이트 단으로 전달되고, 전달된 신호는 차동 증폭 작용에 의해 위상과 진폭의 대칭성이 향상되어 제 2 및 제 3 전계 효과 트랜지스터(217 및 221)의 드레인 단으로 출력된다.
제 2 전계 효과 트랜지스터(217)의 드레인 단으로 출력된 신호 중 일부는 제 1 궤환 회로의 콘덴서(213)와 저항(212)을 통해 제 1 전계 효과 트랜지스터(206)의 소오스 단으로 전달되고, 제 3 전계 효과 트랜지스터(221)의 드레인 단으로 출력된 신호 중 일부는 다시 제 2 궤환 회로의 콘덴서(211)와 저항(210)을 통해 제 1 전계 효과 트랜지스터(206)의 드레인 단으로 전달된다. 제 1 전계 효과 트랜지스터(206)의 게이트 단으로 양의 신호가 입력된다고 가정하면, 제 1 전계 효과 트랜지스터(206)의 드레인 단으로는 음의 신호가 출력되어 제 2 전계 효과 트랜지스터(217)의 게이트 단으로 전달되고, 전계 효과 트랜지스터(206)의 소오스 단으로는 양의 신호가 출력되어 제 3 전계 효과 트랜지스터(221)의 게이트 단으로 전달된다.
그런데, 제 1 전계 효과 트랜지스터(206)에 의한 위상과 진폭의 변이에 의해 어느 한 시점에서 제 1 전계 효과 트랜지스터(206)의 드레인 단의 출력 신호가 소오스 단의 출력 신호에 비해 그 절대치가 크다고 가정하면 제 2 전계 효과 트랜지스터(217)의 게이트 단에 전달된 절대치가 큰 음의 신호는 제 2 전계 효과 트랜지스터(217)를 거치면서 신호가 반전되어 드레인 단에서 절대치가 큰 양의 신호로 출력되고 그 중 일부는 저항(212)과 콘덴서(213)에 의한 전압 병렬 궤환에 의해 제 1 전계 효과 트랜지스터(206)의 소오스 단에 절대치가 큰 양의 신호로 전달되어 제 1 전계 효과 트랜지스터(206)의 소오스 단으로 출력된 절대치가 작은 양의 신호와 보강 간섭을 일으킨다.
마찬가지로, 제 3 전계 효과 트랜지스터(221)의 게이트 단에 전달된 절대치가 작은 양의 신호는 제 3 전계 효과 트랜지스터(221)를 거치면서 신호가 반전되어 드레인 단에서 절대치가 작은 음의 신호로 출력되고 그 중 일부는 저항(210)과 콘덴서(211)에 의한 전압 병렬 궤환에 의해 제 1 전계 효과 트랜지스터(206)의 드레인 단에 절대치가 작은 음의 신호로 전달되어 제 1 전계 효과 트랜지스터(206)의 드레인 단으로 출력된 절대치가 큰 음의 신호와 보강 간섭을 일으킨다.
이상과 같이 두 상보적인 신호에 대하여 서로 엇갈리게 전압 병렬 궤환에 의한 보강 간섭을 일으켜서 두 신호간에 존재하는 위상과 진폭의 비 대칭성을 줄인다.
표 1은 종래의 능동 발룬과 본 발명의 능동 발룬의 신호 대칭성을 비교한 것으로, 위상 변이는 4.7에서 1.7로 향상되었고, 진폭의 차이는 0.4dB 에서 0.2dB로 향상되었다.
상술한 바와 같이 본 발명은 초고주파 집적회로를 설계 또는 제작하는 데 있어서, 싱글-앤드형(single-ended) 입력 신호를 서로 위상이 반대이고 진폭이 같은 차동(differential) 출력 신호로 변환하는 발룬의 대칭성을 향상시킴으로써 이를 이용한 밸런스드(balanced) 혼합기의 성능을 향상시킬 수 있는 탁월한 효과가 있다.

Claims (2)

  1. 싱글-앤드형 입력 신호를 서로 위상이 반대이고 진폭이 같은 차동 출력 신호로 변환하는 발룬 회로에 있어서,
    두 상보적인 신호의 대칭성을 향상시키기 위해 게이트 단으로 입력된 신호를 드레인과 소오스 단으로 각각 출력시켜 서로 위상이 반대인 신호를 얻는 제 1 전계 효과 트랜지스터와,
    상기 제 1 전계 효과 트랜지스터의 드레인 단에 콘덴서를 통해 게이트 단이 연결된 제 2 전계 효과 트랜지스터와,
    상기 제 1 전계 효과 트랜지스터의 소오스 단에 콘덴서를 통해 게이트 단이 연결된 제 3 전계 효과 트랜지스터와,
    상기 제 2 전계 효과 트랜지스터의 드레인 단에서 상기 제 1 전계 효과 트랜지스터의 소오스 단으로 연결된 제 1 궤환 회로와,
    상기 제 3 전계 효과 트랜지스터의 드레인 단에서 상기 제 1 전계 효과 트랜지스터의 드레인 단으로 연결된 제 2 궤환 회로를 포함하여 이루어진 것을 특징으로 하는 능동 발룬 회로.
  2. 제 1 항에 있어서, 상기 제 1 또는 제 2 궤환 회로는 직렬로 접속된 저항 및 캐패시터를 포함하여 이루어진 것을 특징으로 하는 능동 발룬 회로.
KR1019970043555A 1997-08-30 1997-08-30 능동 발룬 회로 KR100240640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970043555A KR100240640B1 (ko) 1997-08-30 1997-08-30 능동 발룬 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970043555A KR100240640B1 (ko) 1997-08-30 1997-08-30 능동 발룬 회로

Publications (2)

Publication Number Publication Date
KR19990020110A true KR19990020110A (ko) 1999-03-25
KR100240640B1 KR100240640B1 (ko) 2000-06-01

Family

ID=19519759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970043555A KR100240640B1 (ko) 1997-08-30 1997-08-30 능동 발룬 회로

Country Status (1)

Country Link
KR (1) KR100240640B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717993B1 (ko) * 2005-09-27 2007-05-14 한국전자통신연구원 능동 바룬기
KR100868527B1 (ko) * 2006-12-05 2008-11-13 한국전자통신연구원 차동 증폭기형 광대역 능동 발룬
US7538618B2 (en) 2006-12-05 2009-05-26 Electronics And Telecommunications Research Institute Wideband active balun circuit based on differential amplifier
US7663443B2 (en) 2007-08-23 2010-02-16 Samsung Electro-Mechanics Co., Ltd. Active balun circuit
CN108141200A (zh) * 2015-11-02 2018-06-08 华为技术有限公司 有源平衡-不平衡变压器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717993B1 (ko) * 2005-09-27 2007-05-14 한국전자통신연구원 능동 바룬기
KR100868527B1 (ko) * 2006-12-05 2008-11-13 한국전자통신연구원 차동 증폭기형 광대역 능동 발룬
US7538618B2 (en) 2006-12-05 2009-05-26 Electronics And Telecommunications Research Institute Wideband active balun circuit based on differential amplifier
US7663443B2 (en) 2007-08-23 2010-02-16 Samsung Electro-Mechanics Co., Ltd. Active balun circuit
CN108141200A (zh) * 2015-11-02 2018-06-08 华为技术有限公司 有源平衡-不平衡变压器

Also Published As

Publication number Publication date
KR100240640B1 (ko) 2000-06-01

Similar Documents

Publication Publication Date Title
US6566961B2 (en) Wide-band single-ended to differential converter in CMOS technology
KR100427878B1 (ko) 증폭회로
KR100487813B1 (ko) 상보 소자를 이용한 싱글엔드형 차동 회로
KR940004925A (ko) 트랜스포머 회로 및 이중 평형 믹서 회로
KR100390257B1 (ko) 반도체 회로
KR100867549B1 (ko) 공진형 액티브 발룬
KR100740951B1 (ko) 하이브리드 발룬 장치 및 수신기
US20050128000A1 (en) Ultra fast, low noise voltage feedback operational amplifier with dynamic biasing
US4686487A (en) Current mirror amplifier
KR100240640B1 (ko) 능동 발룬 회로
US7375583B2 (en) Low noise lowpass filter
US6642787B1 (en) Differential amplifier with two long-tailed pairs of transistors
US7626461B2 (en) Transconductance stage arrangement
KR100249497B1 (ko) 저잡음 및 고증폭을 위한 능동 발룬 회로
US6542034B2 (en) Operational amplifier with high gain and symmetrical output-current capability
KR20020077393A (ko) 집적 필터용 저 왜곡 구동 증폭기
KR20080075522A (ko) 인핸스드 믹서 디바이스
KR102656450B1 (ko) 2차 고조파 트랩을 갖는 증폭기
WO2018229977A1 (ja) 高周波増幅器
SU1676065A1 (ru) Операционный усилитель на КМОП транзисторах
JPH07273557A (ja) 周波数変換回路
TWI637591B (zh) Ab類放大器
JP2932502B2 (ja) 差動増幅回路
JPH06232654A (ja) 演算増幅回路
JP5330299B2 (ja) 可変利得増幅器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970830

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970830

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990820

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991028

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991029

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020930

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031001

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041001

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051004

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061002

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070919

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20081001

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20091001

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20101001

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20111007

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130923

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130923

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20140926

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20150925

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20160927

Start annual number: 18

End annual number: 18

PC1801 Expiration of term