KR19990015453A - 커패시터의 스토리지 전극 형성방법 - Google Patents

Abstract

반도체소자의 커패시터 형성방법이 개시되어 있다. 이 방법은 반도체기판 상에 반도체기판의 소정영역을 노출시키는 콘택홀을 구비하는 층간절연막 패턴을 형성하는 단계와, 층간절연막 패턴 상에 콘택홀을 채우는 도전막을 형성하는 단계와, 도전막 상에 유기 레진(resin)으로 이루어진 포토레지스트막을 형성하는 단계와, 포토레지스트막을 패터닝하여 콘택홀 상부에 횡방향을 따라 굴곡진 측벽을 갖는 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 식각 마스크로 사용하여 도전막을 식각함으로써, 콘택홀을 덮고 횡방향을 따라 굴곡진 측벽을 갖는 도전막 패턴을 형성하는 단계를 구비하는 것을 특징으로 한다.

Description

커패시터의 스토리지 전극 형성방법

본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 커패시터의 스토리지 전극을 형성하는 방법에 관한 것이다.

반도체소자, 예컨대 DRAM은 하나의 메모리 셀이 하나의 억세스 트랜지스터와 하나의 커패시터로 구성된다. 메모리 셀 커패시터는 전하를 축적시키기 위한 것으로서 억세스 트랜지스터의 드레인 영역(또는 소오스 영역)과 연결된 스토리지 전극, 유전체막 및 플레이트 전극이 차례로 적층된 구조를 갖는다. 이러한 메모리 셀 커패시터는 용량이 클수록 메모리 셀 특성, 예컨대 저전압 특성 및 소프트 에러 발생률(SER; soft error rate)등이 향상된다. 따라서, 지금까지 메모리 셀의 용량을 증가시키기 위한 노력이 계속되고 있다. 메모리 셀의 용량을 증가시키기 위한 대표적인 방법들로 스토리지 전극의 표면적을 증가시키는 방법, 유전체막을 유전상수가 큰 물질막으로 형성하는 방법, 유전체막의 두께를 얇게 형성하는 방법등이 있다. 이들 방법중에 고유전체막을 형성하는 방법은 스토리지 전극 및 플레이트 전극을 내산화성이 우수한 물질로 형성하여야 하며 그 패터닝 공정이 복잡한 문제점이 있다. 그리고, 유전체막의 두께를 얇게 형성하는 방법은 커패시터의 누설전류 특성을 악화시키는 문제점이 있다. 따라서, 최근에 스토리지 전극의 표면적을 증가시키기 위하여 3차원적인 형태의 스토리지 전극, 예컨대 실린더형 스토리지 전극, 핀(fin)형 스토리지 전극, 또는 스택형 스토리지 전극등을 형성하는 방법에 대한 연구가 활발히 진행되고 있다. 그러나, 3차원적인 형태의 스토리지 전극을 형성하는 방법은 제조공정이 매우 복잡함은 물론 주변회로 영역과 셀 어레이 영역 사이의 단차를 증가시키어 공정의 재현성 및 생산성을 저하시킨다.

본 발명의 목적은 굴곡진 표면을 형성함으로써 셀 어레이 영역의 높이가 증가되는 것을 방지하면서 표면적을 증가시킬 수 있는 커패시터의 스토리지 전극 형성방법을 제공하는 데 있다.

도 1 내지 도 3은 본 발명에 따른 커패시터의 스토리지 전극 형성방법을 설명하기 위한 사시도들이다.

상기 목적을 달성하기 위하여 본 발명은 반도체기판 상에 상기 반도체기판의 소정영역을 노출시키는 콘택홀을 구비하는 층간절연막 패턴을 형성하는 단계와, 상기 층간절연막 패턴 상에 상기 콘택홀을 채우는 도전막을 형성하는 단계와, 상기 도전막 상에 유기 레진(resin)으로 이루어진 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막을 패터닝하여 상기 콘택홀 상부에 횡방향을 따라 굴곡진 측벽을 갖는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 도전막을 식각함으로써, 상기 콘택홀을 덮고 횡방향을 따라 굴곡진 측벽을 갖는 도전막 패턴을 형성하는 단계를 구비하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 1은 층간절연막 패턴(3), 도전층(5), 및 포토레지스트막(7)을 형성하는 단계를 설명하기 위한 사시도이다. 먼저, 반도체기판(1) 상에 층간절연막을 형성하고, 이를 패터닝하여 상기 반도체기판(1)의 소정영역을 노출시키는 층간절연막 패턴(3)을 형성한다. 이어서, 상기 층간절연막 패턴(3) 상에 상기 콘택홀을 채우는 도전막(5), 예컨대 도우핑된 폴리실리콘막을 형성한다. 다음에, 상기 도전막(5) 상에 유기 레진(resin)으로 이루어진 포토레지스트막(7)을 형성한다.

도 2는 횡방향을 따라 굴곡진 측벽을 갖는 포토레지스트 패턴(7a)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 포토레지스트막(7)을 약 90℃에서 1차 베이킹한다. 이어서, 상기 1차 베이킹된 포토레지스트막의 소정영역을 선택적으로 노광시킨다. 이때, 상기 노광 공정은 노광장치, 즉 스테퍼와 소정의 크롬패턴이 그려진 포토 마스크를 사용하여 실시한다. 이와 같이 소정영역이 선택적으로 노광된 포토레지스트막을 110℃의 온도에서 2차 베이킹한다. 다음에, 상기 2차 베이킹된 포토레지스트막을 현상액에 담구어 상기 노광된 포토레지스크막의 소정영역을 제거함으로써 상기 콘택홀 상부에 포토레지스트 패턴을 형성한다. 이때, 상기 포토레지스트 패턴의 표면은 현상액과 반응함으로써 현상액에 쉽게 용해되지 않는다. 따라서, 상기 포토레지스트 패턴의 표면의 열특성 및 상기 포토레지스트 패턴의 벌크의 열특성이 서로 다르다. 계속해서, 상기 현상 공정에 의해 형성된 포토레지스트 패턴을 약 120℃의 온도에서 3차 베이킹한다. 이때, 상기 포토레지스트 패턴은 상기한 바와 같이 표면의 열특성 및 벌크의 열특성이 서로 다르므로 포토레지스트 패턴의 표면, 특히 측면에 주름이 형성되고, 이에 따라 도 2에 도시된 바와 같이 횡방향을 따라 굴곡진 측벽을 갖는 포토레지스트 패턴(7a)이 형성된다.

도 3은 굴곡진 측벽을 갖는 도전막 패턴(5a)을 형성하는 단계를 설명하기 위한 단면도이다. 상세히 설명하면, 상기 포토레지스트 패턴(7a)을 식각 마스크로 사용하여 상기 도전막을 식각함으로써 상기 콘택홀을 덮는 도전막 패턴(5a)을 형성한다. 이때, 상기 도전막 패턴(5a)의 측벽은 상기 포토레지스트 패턴(7a)의 굴곡진 측벽과 동일한 형태로 식각된다. 따라서, 표면적이 증대된 도전막 패턴(5a), 즉 스토리지 전극이 형성된다. 이어서, 상기 포토레지스트 패턴(7a)을 제거한다.

계속해서, 도시하지는 않았지만 상기 도전막 패턴(5a)이 형성된 결과물 전면에 유전체막 및 플레이트 전극을 차례로 형성함으로써 커패시터를 완성한다.

본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.

상술한 바와 같이 본 발명에 따르면, 굴곡진 측벽을 갖는 스토리지 전극을 형성할 수 있다. 따라서, 스토리지 전극의 높이를 증가시키지 않고도 스토리지 전극의 표면적을 극대화시킬 수 있다.

Claims (2)

1. 반도체기판 상에 상기 반도체기판의 소정영역을 노출시키는 콘택홀을 구비하는 층간절연막 패턴을 형성하는 단계;

   상기 층간절연막 패턴 상에 상기 콘택홀을 채우는 도전막을 형성하는 단계;

   상기 도전막 상에 유기 레진(resin)으로 이루어진 포토레지스트막을 형성하는 단계;

   상기 포토레지스트막을 패터닝하여 상기 콘택홀 상부에 횡방향을 따라 굴곡진 측벽을 갖는 포토레지스트 패턴을 형성하는 단계; 및

   상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 도전막을 식각함으로써, 상기 콘택홀을 덮고 횡방향을 따라 굴곡진 측벽을 갖는 도전막 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 커패시터의 스토리지 전극 형성방법.
2. 제1항에 있어서, 상기 포토레지스트막을 패터닝하는 단계는

   상기 포토레지스트막이 형성된 결과물을 약 90℃에서 1차 베이킹하는 단계;

   상기 1차 베이킹된 포토레지스트막의 소정영역을 선택적으로 노광하는 단계;

   상기 노광된 포토레지스트막을 약 110℃에서 2차 베이킹하는 단계;

   상기 2차 베이킹된 포토레지스트막을 현상하여 상기 노광된 영역을 제거함으로써 포토레지스트 패턴을 형성하는 단계; 및

   상기 포토레지스트 패턴을 약 120℃에서 3차 베이킹하여 횡방향을 따라 굴곡진 측벽을 갖는 포토레지스트 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 커패시터의 스토리지 전극 형성방법.