KR19990011066A - I g b t 이상 전류 제한회로 - Google Patents

I g b t 이상 전류 제한회로 Download PDF

Info

Publication number
KR19990011066A
KR19990011066A KR1019970034007A KR19970034007A KR19990011066A KR 19990011066 A KR19990011066 A KR 19990011066A KR 1019970034007 A KR1019970034007 A KR 1019970034007A KR 19970034007 A KR19970034007 A KR 19970034007A KR 19990011066 A KR19990011066 A KR 19990011066A
Authority
KR
South Korea
Prior art keywords
terminal
bipolar transistor
gate bipolar
insulated gate
transistor
Prior art date
Application number
KR1019970034007A
Other languages
English (en)
Inventor
이영식
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970034007A priority Critical patent/KR19990011066A/ko
Publication of KR19990011066A publication Critical patent/KR19990011066A/ko

Links

Abstract

절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 흐를 때의 물리적인 현상을 이용하여 구성되어 있는 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로가 개시되어 있다. 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로는 상태 감지 회로와 게이트 단자 구동 회로를 구비한다. 상태 감지 회로는 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자 입력 신호와 콜렉터 단자 전압을 입력하여, 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 인가되는 경우를 감지하여 하이 레벨의 신호를 출력한다. 게이트 단자 구동 회로는 상태 감지 회로로부터 출력되는 신호를 입력하여 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 흐르는 경우에는 소정의 전압을 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 인가한다. 본 발명에 의하면, 절연 게이트 바이폴라 트랜지스터(IGBT)에 과도한 이상 전류가 흐르는 경우의 콜렉터 단자 전압이 증가하는 물리적인 현상을 이용하여 이상 전류가 흐르는 경우를 감지하고, 이에 따라 소정의 전압을 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 인가하여 절연 게이트 바이폴라 트랜지스터(IGBT)가 이상 전류에 의해 파괴되는 것을 방지한다.

Description

ＩＧＢＴ 이상 전류 제한 회로
본 발명은 절연 게이트 바이폴라 트랜지스터(IGBT: Insulated Gate Bipolar Transistor) 이상 전류 제한 회로에 관한 것으로서, 특히 절연 게이트 바이폴라 트랜지스터(IGBT) 자체의 물리적인 특성을 이용하여 절연 게이트 바이폴라 트랜지스터(IGBT)가 과전류 또는 단락 전류에 의해서 파손되는 것을 방지할 수 있도록 구성되어 있는 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로에 관한 것이다.
절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 상태에 있을 때 정격 전류 이상의 과도한 전류가 흐르게되면, 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터(Collector) 단자와 에미터(Emitter) 단자 사이의 전압은 포화 상태 전압 이상의 값을 가지게 된다. 이 때 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터와 게이트(Gate)의 정션(Junction) 커패시터, 즉 밀러 커패시터(Miller Capacitor)를 통하여 변위 전류(Displacement Current)가 콜렉터로부터 게이트로 흐르게 되어, 게이트 단자 전압을 상승시키게 된다. 이에 따라 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자 전류는 더욱 증가하게 되고 결과적으로 절연 게이트 바이폴라 트랜지스터(IGBT)는 파괴하게 된다. 따라서 이러한 이상 전류에 의해 절연 게이트 바이폴라 트랜지스터(IGBT)가 파괴되지 않도록 하는 이상 전류 제한 회로가 필요하다.
도 1은 종래의 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로의 회로도를 나타내고 있다.
도 1을 참조하면, 종래의 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로는 저항 소자들(16,18,20,24), 다이오우드(22), 제너 다이오우드들(13,15,42,44), 및 MOS 트랜지스터(14)를 구비한다. 도 1에서 나타나 있는 나머지 부분의 회로들은 절연 게이트 바이폴라 트랜지스터(IGBT)의 등가 회로를 나타내고 있다. 즉 참조 부호, 12는 이상적인 절연 게이트 바이폴라 트랜지스터(IGBT)를 나타내고, 코일 성분들(LEC,LE,LES)은 각각 등가 인덕턴스 성분들을 나타내고 있다.
다이오우드(22)는 단자(a)와 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자(C) 사이에 접속되어 있다.
저항 소자(16)는 단자(a)와 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자(G) 사이에 접속되어 있다.
저항 소자(18), 제너 다이오우드(42), 및 저항 소자(20)는 단자(a)와 접지 단자(GND) 사이에 직렬로 차례대로 접속되어 있다.
제너 다이오우드(44)는 제너 다이오우드(42)와 접지 단자(GND) 사이에 접속되어 저항 소자(20)와 병렬로 연결되어 있다.
제너 다이오우드들(13,15)은 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자(G)와 MOS 트랜지스터(14) 사이에 직렬로 접속되어 있다.
MOS 트랜지스터(14)는 제너 다이오우드(13)와 접지 단자(GND) 사이에 접속되어 있으며 저항 소자(20)에 대한 전압 성분에 의해 게이팅되어 있다.
도 1을 참조하여 종래의 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로의 동작을 설명하면 아래와 같다.
절연 게이트 바이폴라 트랜지스터(IGBT)에 단락 전류(Short Circuit Current)가 흐르게 되면, 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자(C)와 에미터 단자(E) 사이의 전압(Vce)이 증가하게 된다. 따라서 단자(a)의 전압이 콜렉터 단자(C)의 전압보다 낮게되는 시점에서 다이오우드(22)가 턴 오프(Turn Off)되고, 절연 게이트 바이폴라 트랜지스터(IGBT) 게이트 단자(G) 전압(Vge)이 저항 소자들(16,18), 제너 다이오우드(42), 및 저항 소자(20)를 통하게 된다. 이 때 MOS 트랜지스터(14)가 턴 온(Turn On)되어 제너 다이오우드들(13,15)에 의해서 클램프(Clamp)된 전압으로 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자 전압(Vge)을 낮추게 되어 절연 게이트 바이폴라 트랜지스터(IGBT)가 단락 전류에 의해 손상되는 것을 방지할 수 있다.
이와 같이, 종래의 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로에 있어서 다이오우드(22)는 단순히 단락 전류가 흐르는 경우를 감지하는 스위칭 역할을 하고 있으며, 단락 전류에 의해 절연 게이트 바이폴라 트랜지스터(IGBT)가 손상되는 것을 방지하기 위한 회로가 부가적으로 구성되어 있다.
따라서 본 발명의 목적은 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로에 있어서, 절연 게이트 바이폴라 트랜지스터(IGBT) 자체의 물리적인 특성을 이용하여 절연 게이트 바이폴라 트랜지스터(IGBT)가 과전류 또는 단락 전류에 의해 손상되는 것을 방지하도록 구성되어 있는 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로를 제공하는 데 있다.
도 1은 종래의 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로의 회로도이다.
도 2는 본 발명의 실시예에 따른 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로의 블록도이다.
도 3은 도 2의 상세한 회로도이다.
도 4는 도 3의 동작을 설명하기 위한 여러 신호들의 타이밍도이다.
도 5는 본 발명의 다른 실시예에 따른 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로의 블록도이다.
도 6은 도 5의 동작을 설명하기 위한 여러 신호들의 타이밍도이다.
도 7은 본 발명의 또 다른 실시예에 따른 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로의 블록도이다.
도 8은 도 7의 동작을 설명하기 위한 여러 신호들의 타이밍도이다.
* 도면의 주요부분에 대한 설명
Vdd: 전원 단자 전압, GND: 접지 단자,
IGBT: 절연 게이트 바이폴라 트랜지스터, Vge: 게이트 입력 신호,
R1 내지 R8: 저항 소자들, TR1,TR2: 트랜지스터들,
ZD1,ZD2: 제너 다이오우드들, VREF: 기준 전압,
Pa,Pb: 단자들, Vce: 콜렉터 단자 전압,
COM: 비교기 출력 신호, IGBTVge: IGBT 게이트 단자 전압,
t1 내지 t5: 시간들, VZD: 제너 다이오우드 전압,
VR8: 저항 소자 전압, Vce,sat: 콜렉터 단자 포화 상태 전압.
상기 목적을 달성하기 위하여 본 발명에 따른 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로는, 절연 게이트 바이폴라 트랜지스터의 게이트 단자 입력 신호와 상기 절연 게이트 바이폴라 트랜지스터의 콜렉터 단자 전압을 입력하여, 상기 절연 게이트 바이폴라 트랜지스터에 이상 전류가 인가되는 경우를 감지하여 이상 전류 감지 신호를 액티브 시켜 출력하는 상태 감지 회로; 및 상기 상태 감지 회로로부터 출력되는 이상 전류 감지 신호를 입력하여 상기 절연 게이트 바이폴라 트랜지스터에 이상 전류가 흐르는 경우에는 소정의 전압을 상기 절연 게이트 바이폴라 트랜지스터의 게이트 단자에 인가하는 게이트 단자 구동 회로를 구비하는 것을 특징으로 한다.
이어서 첨부한 도면들을 참조하여 본 발명의 구체적인 실시예들에 대하여 자세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로의 블록도를 나타내고 있으며 도 3은 도 2의 상세한 회로도를 나타내고 있다.
도 2와 3을 참조하면, 본 발명의 실시예에 따른 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로는 상태 감지 회로(110) 및 게이트 단자 구동 회로(120)를 구비한다.
상태 감지 회로(110)는 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자 입력 신호(Vge)와 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자 전압(Vce)을 입력하여, 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 인가되는 경우에 하이('H') 레벨이 되는 이상 전류 감지 신호를 출력한다.
상태 감지 회로(110)는 저항 소자들(R1 내지 R5), 트랜지스터(TR1), 비교기(112), 지연 수단(114), 및 AND 게이트(116)로써 구성되어 있다.
저항 소자(R1)는 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자(Pb)에 한 단자가 접속되어 있다.
저항 소자(R2)는 저항 소자(R1)의 다른 단자와 접지 단자(GND) 사이에 접속되어 있다.
트랜지스터(TR1)는 저항 소자(R1)의 상기 다른 단자에 의하여 게이팅되어 있는 P 형의 바이폴라 트랜지스터이다.
저항 소자(R3)는 트랜지스터(TR1)의 콜렉터 단자와 단자(Pa) 사이에 접속되어 있다.
저항 소자(R4)는 단자(Pa)와 접지 단자(GND) 사이에 접속되어 있다.
저항 소자(R5)는 트랜지스터(TR1)의 에미터 단자와 입력 단자(Vge) 사이에 접속되어 있다.
비교기(112)는 인버팅 단자가 단자(Pa)에 접속되어 있고 넌인버팅 단자에 기준 전압(VREF) 단자가 접속되어 있다.
지연 수단(114)은 비교기(112)로부터의 신호를 입력하여 이를 소정 기간 지연하여 출력한다.
AND 게이트(116)는 입력 단자 전압(Vge)과 지연 수단(114)으로부터 출력되는 신호를 입력하여 이를 논리곱 하여 이상 전류 감지 신호로서 출력한다. 즉 AND 게이트(116)는 입력 단자 전압(Vge)과 지연 수단(114)으로부터 출력되는 신호를 입력하여 이들이 모두 하이('H') 레벨일 경우에만 하이('H') 레벨이 되는 이상 전류 감지 신호를 출력한다.
게이트 단자 구동 회로(120)는 상태 감지 회로(110)로부터 출력되는 이상 전류 감지 신호를 입력하여 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 흐르는 경우에는 소정의 전압을 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 인가한다.
게이트 단자 구동 회로(120)는 저항 소자들(R6,R7), 및 트랜지스터(TR2)로써 구성되어 있다.
저항 소자(R6)는 입력 단자(Vge)와 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자 사이에 접속되어 있다.
저항 소자(R7)는 AND 게이트(116)의 출력 단자에 한 단자가 접속되어 있다.
트랜지스터(TR2)는 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자와 접지 단자(GND) 사이에 접속되어 있으며 저항 소자(R7)의 다른 단자에 의하여 게이팅되어 있는 N 형의 바이폴라 트랜지스터이다.
도 4는 도 3의 동작을 설명하기 위한 여러 신호들의 타이밍도를 나타내고 있다. 여기서 참조부호, Vge는 입력 단자(Vge)에 입력되는 게이트 입력 신호를 나타내고, 참조부호, Vce는 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자(Pb)의 전압을 나타내며, 참조부호, COM은 비교기(112)로부터 출력되는 신호를 나타내며, 참조부호, IGBTVge는 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 인가되는 게이트 단자 전압을 나타내고 있다.
도 3과 도 4를 참조하여 도 3의 동작을 설명하면 아래와 같다.
회로가 정상적으로 동작할 경우, 즉 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상전류가 인가되지 않는 경우, 절연 게이트 바이폴라 트랜지스터(IGBT)는 게이트 입력 신호(Vge)에 의해 동작을 한다.
게이트 입력 신호(Vge)가 시간, t1에서 하이('H') 레벨이 되면, 절연 게이트 바이폴라 트랜지스터(IGBT)는 게이트 입력 신호(Vge)에 의해 턴 온(Turn On)되고 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자 전압(Vce)은 포화 상태 전압(Vce,sat) 값 까지 하강을 한다. 따라서, 트랜지스터(TR1)는 포화 영역의 상태에서 턴 온 상태를 유지하게 된다. 이 때 트랜지스터(TR1)에 직렬로 접속되어 있는 저항 소자들(R3,R4)에 의해서 단자(Pa)에 인가되는 전압(VPa)은 아래의 수학식으로 나타내어 진다.
여기서 Vcc는 트랜지스터(TR1)의 에미터 단자 전압을 나타낸다. 단자(Pa)의 전압(VPa)은 비교기(112)의 인버팅 단자의 입력이 되어 넌인버팅 단자에 인가되는 기준 전압(VREF)과 비교를 한다. 여기서 단자(Pa)의 전압(VPa)은 정상 동작 시에 기준 전압(VREF) 보다 높게 되도록 저항 소자들(R3,R4)의 저항값들이 설정되어 있다. 즉 정상 동작 시에 게이트 입력 신호(Vge)가 하이('H') 레벨일 경우에 비교기(112)로부터 출력되는 신호는 로우('L') 레벨이 된다. 비교기(112)의 출력은 지연 수단(114)으로 입력이 되어 소정의 시간 동안 지연되어 출력된다. 여기서, 지연 수단(114)은 게이트 입력 신호(Vge)에 의해서 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 되어, 트랜지스터(TR1), 저항 소자들(R3,R4), 비교기(112)를 통하여 신호가 전달될 때까지의 지연 시간만큼 지연 시간을 가진다. 따라서 지연 수단(114)은 게이트 입력 신호(Vge)에 의해서 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 되어, 단자(Pb)의 전압(VPb)이 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자 포화 전압(Vce,sat)까지 하강하게 되면 트랜지스터(TR1)가 턴 온 하게 되고, 비교기(112)의 출력이 로우('L') 레벨이 될 때까지의 시간 지연을 갖도록 하는 회로이다. 또한 지연 수단(114)은 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 흐를 때 절연 게이트 바이폴라 트랜지스터(IGBT)를 바로 턴 오프 시키지 않고 일정 시간 지연 후에 턴 오프가 되도록 하는 역할도 한다. AND 게이트(116)는 게이트 입력 신호(Vge)와 지연 수단(114)으로부터 출력되는 신호를 입력하여 논리 곱하여 출력한다. 즉 AND 게이트(116)는 게이트 입력 신호(Vge)와 지연 수단(114)으로부터 출력되는 신호가 모두 하이('H') 레벨일 경우에만 하이('H') 레벨이 되는 신호를 출력한다. 정상 동작에서 게이트 입력 신호(Vge)가 하이('H') 레벨일 경우에 지연 수단(114)으로부터의 출력이 로우('L') 레벨이므로 AND 게이트(116)는 로우('L') 레벨의 신호를 출력한다. 따라서 트랜지스터(TR2)는 턴 오프(Turn Off) 상태를 유지하게 되고 절연 게이트 바이폴라 트랜지스터(IGBT)는 게이트 입력 신호(Vge)에 의해서 턴 온 되어 정상적으로 동작한다.
게이트 입력 신호(Vge)가 시간, t2에서 하이('H') 레벨로부터 로우('L') 레벨이 되면, 절연 게이트 바이폴라 트랜지스터(IGBT)는 턴 오프가 되어 콜렉터 단자(Pb) 전압(VPb)은 기울기를 가지고 전원 단자 전압(Vdd)까지 상승하게 된다. 따라서 트랜지스터(TR1)의 베이스 단자 전압이 상승하게 되므로 트랜지스터(TR1)는 턴 오프 된다. 이 때, 단자(Pa) 전압(VPa)은 접지 전압(Ground Voltage)으로 떨어지게 되고 비교기(112)의 출력이 하이('H') 레벨로 전환된다. 그러나 이 구간 동안에는 게이트 입력 신호(Vge)가 로우('L') 레벨이기 때문에 AND 게이트(116)의 출력이 로우('L') 레벨이 되어 트랜지스터(TR2)가 턴 오프 상태를 유지하므로 절연 게이트 바이폴라 트랜지스터(IGBT)의 동작에는 영향을 미치지 않는다.
시간, t3에서 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 흐르게 되는 경우의 동작을 설명하면 아래와 같다.
시간, t3에서 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 상태에서 이상 전류가 흐르게 되면, 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자와 에미터 단자 사이의 전압(Vce)은 포화 전압(Vce,sat) 이상의 값으로 어떤 기울기를 가지고 상승하게 된다. 따라서, 트랜지스터(TR1)의 베이스 단자 전류(Ib)가 점점 감소하게 되어 트랜지스터(TR1)는 포화 영역(Saturation Region)으로부터 활성 영역(Active Region)으로 동작점(Operating Point)이 천이 된다. 그러므로 트랜지스터(TR1)의 콜렉터 전류 또한 감소하게 되다가 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자와 에미터 단자 사이의 전압(Vce)이 계속 상승하게 되면 트랜지스터(TR1)는 턴 오프 된다. 이 때, 시간, t4에서 단자(Pa) 전압(VPa)은 접지 단자 전압으로 되고 비교기(112)의 출력은 로우('L') 레벨로부터 하이('H') 레벨로 전환되어 진다. 비교기(112)의 출력은 지연 수단(114)을 통하여 시간, t5까지 지연이 된 후 AND 게이트(116)에 입력되므로, 시간 t5에서 AND 게이트(116)의 출력이 하이('H') 레벨이 되고 트랜지스터(TR2)가 턴 온 상태에 있게 된다. 따라서 절연 게이트 바이폴라 트랜지스터(IGBT)는 턴 오프가 되게 되므로 이상 전류, 즉 과전류 또는 단락 전류에 의해서 파괴되는 것을 방지할 수 있다.
이와 같이 본 발명의 실시예에 따른 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로는 절연 게이트 바이폴라 트랜지스터(IGBT)에 과도한 이상 전류가 흐르는 경우의 콜렉터 단자 전압이 증가하는 물리적인 현상을 이용하여 이상 전류가 흐르는 경우를 감지하고, 이에 따라 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 인가되는 전압을 접지 단자 전압까지 낮추어 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 오프 되도록 하여 이상 전류에 의해 파괴되는 것을 방지할 수 있는 효과를 가진다.
도 3에 있어서 트랜지스터들(TR1,TR2)을 각각 PMOS와 NMOS 트랜지스터로써 구성하여도 동일한 효과를 가지는 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로를 구성할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로의 블록도를 나타내고 있다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로는 상태 감지 회로(210), 및 게이트 단자 구동 회로(220)를 구비한다.
상태 감지 회로(210)는 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자 입력 신호(Vge)와 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자 전압(Vce)을 입력하여, 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 인가되는 경우에 하이('H') 레벨이 되는 이상 전류 감지 신호를 출력한다.
상태 감지 회로(210)는 저항 소자들(R1 내지 R5), 트랜지스터(TR1), 비교기(212), 지연 수단(214), 및 AND 게이트(216)로써 구성되어 있다. 상태 감지 회로(210)는 도 3의 상태 감지 회로(110)와 동일한 구성을 가지므로 자세한 설명을 생략하기로 한다.
게이트 단자 구동 회로(220)는 상태 감지 회로(210)로부터 출력되는 이상 전류 감지 신호를 입력하여 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 흐르는 경우에는 소정의 전압을 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 인가한다.
게이트 단자 구동 회로(220)는 저항 소자들(R6,R7), 제너 다이오우드들(ZD1,ZD2), 및 트랜지스터(TR2)로써 구성되어 있다.
저항 소자(R6)는 게이트 입력 단자(Vge)와 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자 사이에 접속되어 있다.
제너 다이오우드(ZD1)는 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 에노드(Anode) 단자가 접속되어 있다.
제너 다이오우드(ZD2)는 제너 다이오우드(ZD1)의 케소드(Cathode) 단자에 케소드 단자가 접속되어 있다.
저항 소자(R7)는 AND 게이트(216)의 출력 단자에 한 단자가 접속되어 있다.
트랜지스터(TR2)는 제너 다이오우드(ZD2)의 에노드 단자와 접지 단자(GND) 사이에 접속되어 있으며 저항 소자(R7)의 다른 단자에 의하여 게이팅되어 있다.
도 6은 도 5의 동작을 설명하기 위한 여러 신호들의 타이밍도를 나타내고 있다.
도 6을 참조하여 도 5의 동작을 설명하면 아래와 같다.
회로가 정상적으로 동작할 경우, 즉 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상전류가 인가되지 않는 경우, 절연 게이트 바이폴라 트랜지스터(IGBT)는 게이트 입력 신호(Vge)에 의해 동작을 한다.
게이트 입력 신호(Vge)가 시간, t1에서 하이('H') 레벨이 되면, 절연 게이트 바이폴라 트랜지스터(IGBT)는 게이트 입력 신호(Vge)에 의해 턴 온(Turn On)되고 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자 전압(Vce)은 포화 상태 전압(Vce,sat) 값 까지 하강을 한다. 따라서, 트랜지스터(TR1)는 포화 영역의 상태에서 턴 온 상태를 유지하게 된다. 이 때 트랜지스터(TR1)에 직렬로 접속되어 있는 저항 소자들(R3,R4)에 의해서 단자(Pa)에 인가되는 전압(VPa)은 수학식 1에 나타나 있는 바와 같다.
여기서 Vcc는 트랜지스터(TR1)의 에미터 단자 전압을 나타낸다. 단자(Pa)의 전압(VPa)은 비교기(212)의 인버팅 단자의 입력이 되어 넌인버팅 단자에 인가되는 기준 전압(VREF)과 비교를 한다. 여기서 단자(Pa)의 전압(VPa)은 정상 동작 시에 기준 전압(VREF) 보다 높게 되도록 저항 소자들(R3,R4)의 저항값들이 설정되어 있다. 즉 정상 동작 시에 게이트 입력 신호(Vge)가 하이('H') 레벨일 경우에 비교기(212)로부터 출력되는 신호는 로우('L') 레벨이 된다. 비교기(212)의 출력은 지연 수단(214)으로 입력이 되어 소정의 시간 동안 지연되어 출력된다. 여기서, 지연 수단(214)은 게이트 입력 신호(Vge)에 의해서 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 되어, 트랜지스터(TR1), 저항 소자들(R3,R4), 비교기(212)를 통하여 신호가 전달될 때까지의 지연 시간만큼 지연 시간을 가진다. 따라서 지연 수단(214)은 게이트 입력 신호(Vge)에 의해서 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 되어, 단자(Pb)의 전압(VPb)이 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자 포화 전압(Vce,sat)까지 하강하게 되면 트랜지스터(TR1)가 턴 온 하게 되고, 비교기(212)의 출력이 로우('L') 레벨이 될 때까지의 시간 지연을 갖도록 하는 회로이다. 또한 지연 수단(214)은 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 흐를 때 절연 게이트 바이폴라 트랜지스터(IGBT)를 바로 턴 오프 시키지 않고 일정 시간 지연 후에 턴 오프가 되도록 하는 역할도 한다. AND 게이트(216)는 게이트 입력 신호(Vge)와 지연 수단(214)으로부터 출력되는 신호를 입력하여 논리 곱하여 출력한다. 즉 AND 게이트(216)는 게이트 입력 신호(Vge)와 지연 수단(214)으로부터 출력되는 신호가 모두 하이('H') 레벨일 경우에만 하이('H') 레벨이 되는 신호를 출력한다. 정상 동작에서 게이트 입력 신호(Vge)가 하이('H') 레벨일 경우에 지연 수단(214)으로부터의 출력이 로우('L') 레벨이므로 AND 게이트(216)는 로우('L') 레벨의 신호를 출력한다. 따라서 트랜지스터(TR2)는 턴 오프(Turn Off) 상태를 유지하게 되고 절연 게이트 바이폴라 트랜지스터(IGBT)는 게이트 입력 신호(Vge)에 의해서 턴 온 되어 정상적으로 동작한다.
게이트 입력 신호(Vge)가 시간, t2에서 하이('H') 레벨로부터 로우('L') 레벨이 되면, 절연 게이트 바이폴라 트랜지스터(IGBT)는 턴 오프가 되어 콜렉터 단자(Pb) 전압(VPb)은 기울기를 가지고 전원 단자 전압(Vdd)까지 상승하게 된다. 따라서 트랜지스터(TR1)의 베이스 단자 전압이 상승하게 되므로 트랜지스터(TR1)는 턴 오프 된다. 이 때, 단자(Pa) 전압(VPa)은 접지 전압(Ground Voltage)으로 떨어지게 되고 비교기(212)의 출력이 하이('H') 레벨로 전환된다. 그러나 이 구간 동안에는 게이트 입력 신호(Vge)가 로우('L') 레벨이기 때문에 AND 게이트(216)의 출력이 로우('L') 레벨이 되어 트랜지스터(TR2)가 턴 오프 상태를 유지하므로 절연 게이트 바이폴라 트랜지스터(IGBT)의 동작에는 영향을 미치지 않는다.
시간, t3에서 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 흐르게 되는 경우의 동작을 설명하면 아래와 같다.
시간, t3에서 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 상태에서 이상 전류가 흐르게 되면, 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자와 에미터 단자 사이의 전압(Vce)은 포화 전압(Vce,sat) 이상의 값으로 어떤 기울기를 가지고 상승하게 된다. 따라서, 트랜지스터(TR1)의 베이스 단자 전류(Ib)가 점점 감소하게 되어 트랜지스터(TR1)는 포화 영역(Saturation Region)으로부터 활성 영역(Active Region)으로 동작점(Operating Point)이 천이 된다. 그러므로 트랜지스터(TR1)의 콜렉터 전류 또한 감소하게 되다가 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자와 에미터 단자 사이의 전압(Vce)이 계속 상승하게 되면 트랜지스터(TR1)는 턴 오프 된다. 이 때, 시간, t4에서 단자(Pa) 전압(VPa)은 접지 단자 전압으로 되고 비교기(212)의 출력은 로우('L') 레벨로부터 하이('H') 레벨로 전환되어 진다. 비교기(212)의 출력은 지연 수단(214)을 통하여 시간, t5까지 지연이 된 후 AND 게이트(216)에 입력되므로, 시간 t5에서 AND 게이트(216)의 출력이 하이('H') 레벨이 되고 트랜지스터(TR2)가 턴 온 상태에 있게 된다. 따라서 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자는 제너 다이오우드들(ZD1,ZD2)에 의해서 클램프 된 전압(VZD)에 의해서 게이팅되고, 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자에 흐르는 전류를 제한시키게 된다. 이 때에 전압(VZD)이 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 상태를 유지할 수 있는 최소 전압(Threshold Voltage)보다 약간 크게 될 수 있도록, 제너 다이오우드들(ZD1,ZD2)의 특성들이 설정되어 있다.
이와 같이 본 발명의 다른 실시예에 따른 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로는, 절연 게이트 바이폴라 트랜지스터(IGBT)에 과도한 이상 전류가 흐르는 경우의 콜렉터 단자 전압이 증가하는 물리적인 현상을 이용하여 이상 전류가 흐르는 경우를 감지하고, 이에 따라 제너 다이오우드들(ZD1,ZD2)에 클램프 되어 있는 전압(VZD)을 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 인가하여 절연 게이트 바이폴라 트랜지스터(IGBT)가 안전하게 턴 온 상태를 유지하도록 하여 이상 전류에 의해 파괴되는 것을 방지한다. 따라서 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류, 즉 과전류 또는 단락 전류가 흐르는 경우에 절연 게이트 바이폴라 트랜지스터(IGBT)를 급격히 턴 오프 시키지 않고 턴 온 상태를 유지시키면서 절연 게이트 바이폴라 트랜지스터(IGBT)가 이상 전류, 즉 과전류 또는 단락 전류에 의해서 파괴되는 것을 방지할 수 있는 효과를 가진다.
도 5에 있어서 트랜지스터들(TR1,TR2)을 각각 PMOS와 NMOS 트랜지스터로써 구성하여도 동일한 효과를 가지는 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로를 구성할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로의 블록도를 나타내고 있다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로는 상태 감지 회로(310), 및 게이트 단자 구동 회로(320)를 구비한다.
상태 감지 회로(310)는 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자 입력 신호(Vge)와 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자 전압(Vce)을 입력하여, 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 인가되는 경우에 하이('H') 레벨이 되는 이상 전류 감지 신호를 출력한다.
상태 감지 회로(310)는 저항 소자들(R1 내지 R5), 트랜지스터(TR1), 비교기(312), 지연 수단(314), 및 AND 게이트(316)로써 구성되어 있다. 상태 감지 회로(310)는 도 3의 상태 감지 회로(110)와 동일한 구성을 가지므로 자세한 설명을 생략하기로 한다.
게이트 단자 구동 회로(320)는 상태 감지 회로(310)로부터 출력되는 이상 전류 감지 신호 입력하여 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 흐르는 경우에는 소정의 전압을 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 인가한다.
게이트 단자 구동 회로(320)는 저항 소자들(R6,R7,R8), 및 트랜지스터(TR2)로써 구성되어 있다.
저항 소자(R6)는 게이트 입력 단자(Vge)와 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자 사이에 접속되어 있다.
저항 소자(R7)는 AND 게이트(216)의 출력 단자에 한 단자가 접속되어 있다.
저항 소자(R8)는 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 한 단자가 접속되어 있다.
트랜지스터(TR2)는 저항 소자(R8)의 다른 단자와 접지 단자(GND) 사이에 접속되어 있으며 저항 소자(R7)의 다른 단자에 의해서 게이팅되어 있다.
도 8은 도 7의 동작을 설명하기 위한 여러 신호들의 타이밍도를 나타내고 있다.
도 8을 참조하여 도 7의 동작을 설명하면 아래와 같다.
회로가 정상적으로 동작할 경우, 즉 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상전류가 인가되지 않는 경우, 절연 게이트 바이폴라 트랜지스터(IGBT)는 게이트 입력 신호(Vge)에 의해 동작을 한다.
게이트 입력 신호(Vge)가 시간, t1에서 하이('H') 레벨이 되면, 절연 게이트 바이폴라 트랜지스터(IGBT)는 게이트 입력 신호(Vge)에 의해 턴 온(Turn On)되고 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자 전압(Vce)은 포화 상태 전압(Vce,sat) 값 까지 하강을 한다. 따라서, 트랜지스터(TR1)는 포화 영역의 상태에서 턴 온 상태를 유지하게 된다. 이 때 트랜지스터(TR1)에 직렬로 접속되어 있는 저항 소자들(R3,R4)에 의해서 단자(Pa)에 인가되는 전압(VPa)은 수학식 1에 나타나 있는 바와 같다.
여기서 Vcc는 트랜지스터(TR1)의 에미터 단자 전압을 나타낸다. 단자(Pa)의 전압(VPa)은 비교기(312)의 인버팅 단자의 입력이 되어 넌인버팅 단자에 인가되는 기준 전압(VREF)과 비교를 한다. 여기서 단자(Pa)의 전압(VPa)은 정상 동작 시에 기준 전압(VREF) 보다 높게 되도록 저항 소자들(R3,R4)의 저항값들이 설정되어 있다. 즉 정상 동작 시에 게이트 입력 신호(Vge)가 하이('H') 레벨일 경우에 비교기(312)로부터 출력되는 신호는 로우('L') 레벨이 된다. 비교기(312)의 출력은 지연 수단(314)으로 입력이 되어 소정의 시간 동안 지연되어 출력된다. 여기서, 지연 수단(314)은 게이트 입력 신호(Vge)에 의해서 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 되어, 트랜지스터(TR1), 저항 소자들(R3,R4), 비교기(312)를 통하여 신호가 전달될 때까지의 지연 시간만큼 지연 시간을 가진다. 따라서 지연 수단(314)은 게이트 입력 신호(Vge)에 의해서 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 되어, 단자(Pb)의 전압(VPb)이 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자 포화 전압(Vce,sat)까지 하강하게 되면 트랜지스터(TR1)가 턴 온 하게 되고, 비교기(312)의 출력이 로우('L') 레벨이 될 때까지의 시간 지연을 갖도록 하는 회로이다. 또한 지연 수단(314)은 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 흐를 때 절연 게이트 바이폴라 트랜지스터(IGBT)를 바로 턴 오프 시키지 않고 일정 시간 지연 후에 턴 오프가 되도록 하는 역할도 한다. AND 게이트(316)는 게이트 입력 신호(Vge)와 지연 수단(314)으로부터 출력되는 신호를 입력하여 논리 곱하여 출력한다. 즉 AND 게이트(316)는 게이트 입력 신호(Vge)와 지연 수단(314)으로부터 출력되는 신호가 모두 하이('H') 레벨일 경우에만 하이('H') 레벨이 되는 신호를 출력한다. 정상 동작에서 게이트 입력 신호(Vge)가 하이('H') 레벨일 경우에 지연 수단(314)으로부터의 출력이 로우('L') 레벨이므로 AND 게이트(316)는 로우('L') 레벨의 신호를 출력한다. 따라서 트랜지스터(TR2)는 턴 오프(Turn Off) 상태를 유지하게 되고 절연 게이트 바이폴라 트랜지스터(IGBT)는 게이트 입력 신호(Vge)에 의해서 턴 온 되어 정상적으로 동작한다.
게이트 입력 신호(Vge)가 시간, t2에서 하이('H') 레벨로부터 로우('L') 레벨이 되면, 절연 게이트 바이폴라 트랜지스터(IGBT)는 턴 오프가 되어 콜렉터 단자(Pb) 전압(VPb)은 기울기를 가지고 전원 단자 전압(Vdd)까지 상승하게 된다. 따라서 트랜지스터(TR1)의 베이스 단자 전압이 상승하게 되므로 트랜지스터(TR1)는 턴 오프 된다. 이 때, 단자(Pa) 전압(VPa)은 접지 전압(Ground Voltage)으로 떨어지게 되고 비교기(312)의 출력이 하이('H') 레벨로 전환된다. 그러나 이 구간 동안에는 게이트 입력 신호(Vge)가 로우('L') 레벨이기 때문에 AND 게이트(316)의 출력이 로우('L') 레벨이 되어 트랜지스터(TR2)가 턴 오프 상태를 유지하므로 절연 게이트 바이폴라 트랜지스터(IGBT)의 동작에는 영향을 미치지 않는다.
시간, t3에서 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류가 흐르게 되는 경우의 동작을 설명하면 아래와 같다.
시간, t3에서 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 상태에서 이상 전류가 흐르게 되면, 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자와 에미터 단자 사이의 전압(Vce)은 포화 전압(Vce,sat) 이상의 값으로 어떤 기울기를 가지고 상승하게 된다. 따라서, 트랜지스터(TR1)의 베이스 단자 전류(Ib)가 점점 감소하게 되어 트랜지스터(TR1)는 포화 영역(Saturation Region)으로부터 활성 영역(Active Region)으로 동작점(Operating Point)이 천이 된다. 그러므로 트랜지스터(TR1)의 콜렉터 전류 또한 감소하게 되다가 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자와 에미터 단자 사이의 전압(Vce)이 계속 상승하게 되면 트랜지스터(TR1)는 턴 오프 된다. 이 때, 시간, t4에서 단자(Pa) 전압(VPa)은 접지 단자 전압으로 되고 비교기(312)의 출력은 로우('L') 레벨로부터 하이('H') 레벨로 전환되어 진다. 비교기(312)의 출력은 지연 수단(314)을 통하여 시간, t5까지 지연이 된 후 AND 게이트(316)에 입력되므로, 시간 t5에서 AND 게이트(316)의 출력이 하이('H') 레벨이 되고 트랜지스터(TR2)가 턴 온 상태에 있게 된다. 따라서 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자는 저항 소자(R8)에 인가되어 있는 전압(VR8)에 의해서 게이팅되고, 따라서 절연 게이트 바이폴라 트랜지스터(IGBT)의 콜렉터 단자에 흐르는 전류를 제한시키게 된다. 이 때에 전압(VR8)이 절연 게이트 바이폴라 트랜지스터(IGBT)가 턴 온 상태를 유지할 수 있는 최소 전압(Threshold Voltage)보다 약간 크게 될 수 있도록, 저항 소자(R8)의 저항값이 설정되어 있다.
이와 같이 본 발명의 또 다른 실시예에 따른 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로는, 절연 게이트 바이폴라 트랜지스터(IGBT)에 과도한 이상 전류가 흐르는 경우의 콜렉터 단자 전압이 증가하는 물리적인 현상을 이용하여 이상 전류가 흐르는 경우를 감지하고, 이에 따라 저항 소자(R8)에 인가되어 있는 전압(VR8)을 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 인가하여 절연 게이트 바이폴라 트랜지스터(IGBT)가 안전하게 턴 온 상태를 유지하도록 하여 이상 전류에 의해 파괴되는 것을 방지한다. 따라서 절연 게이트 바이폴라 트랜지스터(IGBT)에 이상 전류, 즉 과전류 또는 단락 전류가 흐르는 경우에 절연 게이트 바이폴라 트랜지스터(IGBT)를 급격히 턴 오프 시키지 않고 턴 온 상태를 유지시키면서 절연 게이트 바이폴라 트랜지스터(IGBT)가 이상 전류, 즉 과전류 또는 단락 전류에 의해서 파괴되는 것을 방지할 수 있는 효과를 가진다.
도 7에 있어서 트랜지스터들(TR1,TR2)을 각각 PMOS와 NMOS 트랜지스터로써 구성하여도 동일한 효과를 가지는 절연 게이트 바이폴라 트랜지스터(IGBT) 이상 전류 제한 회로를 구성할 수 있다.
본 발명에 의하면, 절연 게이트 바이폴라 트랜지스터(IGBT)에 과도한 이상 전류가 흐르는 경우의 콜렉터 단자 전압이 증가하는 물리적인 현상을 이용하여 이상 전류가 흐르는 경우를 감지하고, 이에 따라 소정의 전압을 절연 게이트 바이폴라 트랜지스터(IGBT)의 게이트 단자에 인가하여 절연 게이트 바이폴라 트랜지스터(IGBT)가 이상 전류에 의해 파괴되는 것을 방지한다.

Claims (13)

  1. 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로에 있어서,
    절연 게이트 바이폴라 트랜지스터의 게이트 단자 입력 신호와 상기 절연 게이트 바이폴라 트랜지스터의 콜렉터 단자 전압을 입력하여, 상기 절연 게이트 바이폴라 트랜지스터에 이상 전류가 인가되는 경우를 감지하여 이상 전류 감지 신호를 액티브 시켜 출력하는 상태 감지 회로; 및
    상기 상태 감지 회로로부터 출력되는 이상 전류 감지 신호를 입력하여 상기 절연 게이트 바이폴라 트랜지스터에 이상 전류가 흐르는 경우에는 소정의 전압을 상기 절연 게이트 바이폴라 트랜지스터의 게이트 단자에 인가하는 게이트 단자 구동 회로를 구비하는 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  2. 제 1 항에 있어서, 상기 상태 감지 회로는,
    상기 게이트 단자 입력 신호를 입력하는 입력 단자;
    상기 절연 게이트 바이폴라 트랜지스터의 콜렉터 단자에 한 단자가 접속되어 있는 제 1 저항 소자;
    상기 제 1 저항 소자의 다른 단자와 접지 단자 사이에 접속되어 있는 제 2 저항 소자;
    상기 제 1 저항 소자의 상기 다른 단자에 의해서 게이팅되어 있는 트랜지스터;
    상기 트랜지스터의 한 단자와 제 1 단자 사이에 접속되어 있는 제 3 저항 소자;
    상기 제 1 단자와 상기 접지 단자 사이에 접속되어 있는 제 4 저항 소자;
    상기 트랜지스터의 다른 단자와 상기 입력 단자 사이에 접속되어 있는 제 5 저항 소자;
    상기 제 1 단자가 인버팅 단자에 접속되어 있고 기준 전압이 넌인버팅 단자에 접속되어 있는 비교기;
    상기 비교기로부터의 신호를 입력하여 이를 소정 기간 지연하여 출력하는 지연 수단; 및
    상기 입력단자와 상기 지연 수단으로부터의 신호들을 입력하여 이를 논리곱 하여 상기 이상 전류 감지 신호로서 출력하는 AND 게이트를 구비하는 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  3. 제 2 항에 있어서, 상기 트랜지스터는 P형의 바이폴라 트랜지스터인 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  4. 제 2 항에 있어서, 상기 트랜지스터는 PMOS 트랜지스터인 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  5. 제 2 항에 있어서, 상기 게이트 단자 구동 회로는,
    상기 입력 단자와 상기 절연 게이트 바이폴라 트랜지스터의 게이트 단자 사이에 접속되어 있는 제 6 저항 소자;
    상기 AND 게이트의 출력 단자에 한 단자가 접속되어 있는 제 7 저항 소자; 및
    상기 절연 게이트 바이폴라 트랜지스터의 게이트 단자와 상기 접지 단자 사이에 접속되어 있으며 상기 제 7 저항 소자의 다른 단자에 의해서 게이팅되어 있는 제 2 트랜지스터를 구비하는 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  6. 제 5 항에 있어서, 상기 제 2 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  7. 제 5 항에 있어서, 상기 제 2 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  8. 제 2 항에 있어서, 상기 게이트 단자 구동 회로는,
    상기 입력 단자와 상기 절연 게이트 바이폴라 트랜지스터의 게이트 단자 사이에 접속되어 있는 제 6 저항 소자;
    상기 절연 게이트 바이폴라 트랜지스터의 게이트 단자에 에노드 단자가 접속되어 있는 제 1 제너 다이오우드;
    상기 제 1 제너 다이오우드의 케소드 단자에 케소드 단자가 접속되어 있는 제 2 제너 다이오우드;
    상기 AND 게이트의 출력 단자에 한 단자가 접속되어 있는 제 7 저항 소자; 및
    상기 제 2 제너 다이오우드의 에노드 단자와 상기 접지 단자 사이에 접속되어 있으며 상기 제 7 저항 소자의 다른 단자에 의해서 게이팅되어 있는 제 2 트랜지스터를 구비하는 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  9. 제 8 항에 있어서, 상기 제 2 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  10. 제 8 항에 있어서, 상기 제 2 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  11. 제 2 항에 있어서, 상기 게이트 단자 구동 회로는,
    상기 입력 단자와 상기 절연 게이트 바이폴라 트랜지스터의 게이트 단자 사이에 접속되어 있는 제 6 저항 소자;
    상기 AND 게이트의 출력 단자에 한 단자가 접속되어 있는 제 7 저항 소자;
    상기 절연 게이트 바이폴라 트랜지스터의 게이트 단자에 한 단자가 접속되어 있는 제 8 저항 소자; 및
    상기 제 8 저항 소자의 다른 단자와 상기 접지 단자 사이에 접속되어 있으며 상기 제 7 저항 소자의 다른 단자에 의해서 게이팅되어 있는 제 2 트랜지스터를 구비하는 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  12. 제 11 항에 있어서, 상기 제 2 트랜지스터는 N 형의 바이폴라 트랜지스터인 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
  13. 제 11 항에 있어서, 상기 제 2 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 절연 게이트 바이폴라 트랜지스터 이상 전류 제한 회로.
KR1019970034007A 1997-07-21 1997-07-21 I g b t 이상 전류 제한회로 KR19990011066A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970034007A KR19990011066A (ko) 1997-07-21 1997-07-21 I g b t 이상 전류 제한회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970034007A KR19990011066A (ko) 1997-07-21 1997-07-21 I g b t 이상 전류 제한회로

Publications (1)

Publication Number Publication Date
KR19990011066A true KR19990011066A (ko) 1999-02-18

Family

ID=66039886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034007A KR19990011066A (ko) 1997-07-21 1997-07-21 I g b t 이상 전류 제한회로

Country Status (1)

Country Link
KR (1) KR19990011066A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190104412A (ko) * 2017-01-18 2019-09-09 지멘스 악티엔게젤샤프트 바이폴라 스위칭가능 전력 반도체 구성요소를 구동하기 위한 제어 디바이스, 반도체 모듈 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190104412A (ko) * 2017-01-18 2019-09-09 지멘스 악티엔게젤샤프트 바이폴라 스위칭가능 전력 반도체 구성요소를 구동하기 위한 제어 디바이스, 반도체 모듈 및 방법

Similar Documents

Publication Publication Date Title
US4429339A (en) AC Transistor switch with overcurrent protection
US6275093B1 (en) IGBT gate drive circuit with short circuit protection
JP5315026B2 (ja) 半導体装置
KR20060093294A (ko) 과전류 검출장치
KR910013669A (ko) 고효율 브리지형 파워 콘버터
KR20080045927A (ko) 절연 게이트 바이폴라 트랜지스터 폴트 보호 시스템
JPH06244693A (ja) Ｍｏｓ電界効果トランジスタスイッチ回路
KR970005567B1 (ko) 단락 보호 회로
KR0171713B1 (ko) 전력용 반도체 트랜지스터의 과전류 보호회로
JP3800115B2 (ja) 過電流検出機能付き負荷駆動回路
EP0677925A1 (en) Three-terminal insulated-gate power electronic device with a variable-slope saturated output characteristic depending in a discontinuous way on the output current
US5513060A (en) Series protection circuit
US6255890B1 (en) Circuit for controlling the switching of a load by means of an emitter-switching device
US5121283A (en) Overcurrent protective circuit for electrostatic self-turn-off devices
JP4727360B2 (ja) 絶縁ゲート型半導体素子のゲート回路
US5764088A (en) Control circuit for an electronic switch, and a switch constituting an application thereof
USRE34107E (en) Power transistor drive circuit with improved short circuit protection
US5912496A (en) Semiconductor device having power MOS transistor including parasitic transistor
KR19990011066A (ko) I g b t 이상 전류 제한회로
US7021299B2 (en) Multichannel electronic ignition device with high-voltage controller
KR0171711B1 (ko) 전력용 반도체 트랜지스터의 과전류 보호회로
KR100354726B1 (ko) 집적형 전력 증폭단을 제어하기 위한 방법 및 장치
JP2006014402A (ja) 電力変換装置の過電流保護装置
JP4110701B2 (ja) 過電圧保護回路
KR100452176B1 (ko) 전류원-숏회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination