KR19990008816A

KR19990008816A - Gate Forming Method of Semiconductor Device

Info

Publication number: KR19990008816A
Application number: KR1019970030952A
Authority: KR
Inventors: 박주석
Original assignee: 문정환; 엘지반도체 주식회사
Priority date: 1997-07-04
Filing date: 1997-07-04
Publication date: 1999-02-05

Abstract

본 발명은 반도체장치의 게이트 형성 방법에 관한 것으로서 반도체기판 상에 게이트절연막을 형성하고 상기 게이트절연막 상에 소정 부분을 노출시키는 마스크층을 형성하는 공정과, 상기 마스크층의 측면에 측벽을 형성하는 공정과, 상기 게이트절연막 상의 상기 측벽 사이에 게이트를 형성하는 공정을 구비한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a gate of a semiconductor device, comprising: forming a gate insulating film on a semiconductor substrate and forming a mask layer exposing a predetermined portion on the gate insulating film; and forming a sidewall on a side of the mask layer. And forming a gate between the sidewalls on the gate insulating film.

Description

Gate Forming Method of Semiconductor Device

본 발명은 반도체장치의 게이트 형성 방법에 관한 것으로서, 특히, 채널의 길이를 감소시켜 소자의 집적도를 향상시킬 수 있는 반도체장치의 게이트 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a gate of a semiconductor device, and more particularly, to a method of forming a gate of a semiconductor device capable of improving the integration degree of a device by reducing the length of a channel.

도 1a 내지 도 1b는 종래 기술에 따른 반도체장치의 게이트 형성 방법을 도시하는 공정도이다.1A to 1B are process diagrams illustrating a gate forming method of a semiconductor device according to the prior art.

도 1a를 참조하면, 반도체기판(11) 상에 열산화 방법으로 게이트절연막(13)을 형성한다. 그리고, 게이트절연막(13) 상에 불순물이 도핑된 다결정실리콘층(15)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 형성한다.Referring to FIG. 1A, a gate insulating layer 13 is formed on a semiconductor substrate 11 by a thermal oxidation method. The polysilicon layer 15 doped with impurities on the gate insulating layer 13 is formed by chemical vapor deposition (hereinafter, referred to as CVD).

도 1b를 참조하면, 다결정실리콘층(15) 상에 감광막(도시되지 않음)을 도포한 후 노광 및 현상하여 패터닝한다. 그리고, 감광막을 마스크로 사용하여 다결정실리콘층(15)을 패터닝하여 게이트(17)를 형성한다. 그 다음, 감광막을 제거하고 게이트(17)의 측면에 측벽(19)을 형성한다.Referring to FIG. 1B, a photosensitive film (not shown) is coated on the polysilicon layer 15, and then exposed and developed to pattern the polysilicon layer 15. Then, the polysilicon layer 15 is patterned using the photosensitive film as a mask to form the gate 17. The photoresist is then removed and sidewalls 19 are formed on the side of the gate 17.

그러나, 상술한 바와 같이 종래의 반도체장치의 게이트 형성 방법은 0.25㎛ 이하의 매우 작은 폭을 갖는 게이트은 기존의 I-선 노광 장치로 형성되지 않으므로 새로운 노광 장치가 필요한 문제점이 있었다.However, as described above, the gate forming method of the conventional semiconductor device has a problem that a new exposure device is required because a gate having a very small width of 0.25 μm or less is not formed by a conventional I-line exposure device.

따라서, 본 발명의 목적은 기존의 노광 장치로 매우 작은 폭을 갖는 게이트를 형성하는 방법을 제공함에 있다.Accordingly, it is an object of the present invention to provide a method of forming a gate having a very small width with an existing exposure apparatus.

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 게이트 형성 방법은 반도체기판 상에 게이트절연막을 형성하고 상기 게이트절연막 상에 소정 부분을 노출시키는 마스크층을 형성하는 공정과, 상기 마스크층의 측면에 측벽을 형성하는 공정과, 상기 게이트절연막 상의 상기 측벽 사이에 게이트를 형성하는 공정을 구비한다.The gate forming method of the semiconductor device according to the present invention for achieving the above object is a step of forming a gate insulating film on a semiconductor substrate and forming a mask layer for exposing a predetermined portion on the gate insulating film, and on the side of the mask layer Forming a sidewall; and forming a gate between the sidewalls on the gate insulating film.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1b는 종래 기술에 따른 반도체장치의 게이트 형성 방법을 도시하는 공정도1A to 1B are process diagrams illustrating a gate forming method of a semiconductor device according to the prior art.

도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 게이트 형성 방법을 도시하는 공정도2A to 2C are process diagrams illustrating a gate forming method of a semiconductor device according to the present invention.

＜도면의 주요 부분에 대한 부호의 간단한 설명＞<Simple explanation of the code | symbol about the main part of drawing>

21 : 반도체기판 23 : 게이트절연막21 semiconductor substrate 23 gate insulating film

25 : 마스크층 27 : 제 1 측벽25 mask layer 27 first sidewall

29 : 게이트 31 : 제 2 측벽29: gate 31: second sidewall

도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 게이트 형성 방법을 도시하는 공정도이다.2A to 2C are process diagrams illustrating a gate forming method of a semiconductor device according to the present invention.

도 2a를 참조하면, 반도체기판(21) 상에 열산화 방법으로 40∼100Å 정도 두께의 게이트절연막(23)을 형성한다. 게이트절연막(23) 상에 소정 부분을 노출시키는 마스크층(25)을 형성한다. 상기에서 마스크층(25)을 게이트절연막(23) 상에 이 게이트절연막(23)과 식각 선택비가 다른 질화실리콘을 CVD 방법으로 500∼1500Å 정도 두께로 증착한 후 포토리쏘그래피 방법으로 패터닝하여 형성한다. 상기에서 마스크층(25)이 형성되지 않아 노출되는 게이트절연막(23)은 노광 한계의 폭을 갖도록 한다.Referring to FIG. 2A, a gate insulating film 23 having a thickness of about 40 to about 100 kW is formed on the semiconductor substrate 21 by a thermal oxidation method. A mask layer 25 exposing a predetermined portion is formed on the gate insulating film 23. The mask layer 25 is formed on the gate insulating film 23 by depositing silicon nitride having an etch selectivity different from that of the gate insulating film 23 to a thickness of about 500 to 1500 mW by the CVD method, and then patterning the same by photolithography. . The gate insulating film 23 exposed because the mask layer 25 is not formed above has a width of an exposure limit.

도 2b를 참조하면, 마스크층(25)의 측면에 제 1 측벽(27)을 형성한다. 상기에서 제 1 측벽(27)은 질화실리콘을 CVD 방법으로 게이트절연막(23) 및 마스크층(25)을 덮도록 증착한 후 이 게이트절연막(23) 및 마스크층(25)이 노출되도록 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함) 방법으로 에치백(etch back)하므로써 형성된다. 그러므로, 게이트절연막(23)의 노출되는 부분은 마스크층(29)의 측면에 형성된 제 1 측벽(27)에 의해 노광 한계 이하의 폭을 갖는다.Referring to FIG. 2B, the first sidewall 27 is formed on the side of the mask layer 25. The first sidewall 27 is formed by depositing silicon nitride to cover the gate insulating film 23 and the mask layer 25 by a CVD method, and then reactive ion etching to expose the gate insulating film 23 and the mask layer 25. It is formed by etching back (Reactive Ion Etching: hereinafter referred to as RIE) method. Therefore, the exposed portion of the gate insulating film 23 has a width below the exposure limit by the first sidewall 27 formed on the side surface of the mask layer 29.

그리고, 게이트절연막(23) 및 마스크층(25)을 덮도록 불순물이 도핑된 다결정실리콘을 증착한 후 RIE 방법으로 에치백하여 게이트(29)를 형성한다. 이 때, 게이트(29)를 마스크층(25) 사이에만 잔류하도록 형성한다. 이 때, 게이트(29)는 노광 한계 이하의 작은 폭을 갖는다.The gate 29 is formed by depositing polysilicon doped with an impurity so as to cover the gate insulating film 23 and the mask layer 25 and then etching back by RIE. At this time, the gate 29 is formed so as to remain only between the mask layers 25. At this time, the gate 29 has a small width below the exposure limit.

도 2c를 참조하면, 마스크층(25) 및 제 1 측벽(27)을 습식 식각하여 제거한다. 그리고, 게이트절연막(23) 상에 산화실리콘을 게이트(29)를 덮도록 증착한 후 RIE 방법으로 에치백하여 게이트(29)의 측면에 제 2 측벽(31)을 형성한다.Referring to FIG. 2C, the mask layer 25 and the first sidewall 27 are removed by wet etching. Then, silicon oxide is deposited on the gate insulating layer 23 to cover the gate 29 and then etched back to form a second sidewall 31 on the side of the gate 29.

상술한 바와 같이 본 발명에 따른 반도체장치의 게이트 형성 방법은 마스크층와 측면에 형성된 제 1 측벽에 의해 노광 한계 이하의 폭을 갖는 게이트절연막의 노출되는 부분과 마스크층을 덮도록 불순물이 도핑된 다결정실리콘을 증착한 후 마스크층 사이에만 잔류하도록 RIE 방법으로 에치백한다.As described above, in the method of forming a gate of a semiconductor device according to the present invention, polycrystalline silicon doped with impurities to cover an exposed portion of a gate insulating film having a width less than an exposure limit and a mask layer by a first sidewall formed on a mask layer and a side surface thereof. After deposition, it is etched back by the RIE method so as to remain only between the mask layers.

따라서, 본 발명은 게이트를 마스크층 사이에만 잔류하도록 형성하므로 노광 한계 이하로 게이트의 폭을 감소시킬 수 있는 잇점이 있다.Therefore, the present invention has the advantage of reducing the width of the gate below the exposure limit because the gate is formed to remain only between the mask layers.

Claims

Forming a gate insulating film on the semiconductor substrate and forming a mask layer exposing a predetermined portion on the gate insulating film;

Forming sidewalls on side surfaces of the mask layer;

Forming a gate between the sidewalls on the gate insulating film.

The method according to claim 1,

And forming the mask layer and the sidewalls of a material having an etch selectivity different from that of the gate insulating layer.

The method according to claim 1,

And forming the gate by depositing and etching back polycrystalline silicon doped with impurities to cover the gate insulating layer and the mask layer.