KR19990005514A - Printed circuit board for chip on board package, chip on board package and chip card using same - Google Patents
Printed circuit board for chip on board package, chip on board package and chip card using same Download PDFInfo
- Publication number
- KR19990005514A KR19990005514A KR1019970029712A KR19970029712A KR19990005514A KR 19990005514 A KR19990005514 A KR 19990005514A KR 1019970029712 A KR1019970029712 A KR 1019970029712A KR 19970029712 A KR19970029712 A KR 19970029712A KR 19990005514 A KR19990005514 A KR 19990005514A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- board
- package
- printed circuit
- circuit pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Credit Cards Or The Like (AREA)
Abstract
본 발명은 칩 온 보드 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지와 칩 카드에 관한 것으로, 칩 온 보드 패키지의 봉지부가 인쇄회로기판의 상부면에 대하여 돌출된 구조를 갖기 때문에 패키지가 휘는 문제와 몰딩 프레쉬에 의한 베이스 카드와의 접착력 저하를 극복하기 위하여, 칩 온 보드 패키지용 인쇄회로기판 내부에 반도체 칩이 봉지되며, 봉지부의 상부면이 인쇄회로기판의 상부면상에 올 수 있도록 형성된 칩 온 보드 패키지가 개시되어 있다.The present invention relates to a printed circuit board for a chip-on-board package, and a chip-on-board package and a chip card using the chip-on-board package. In order to overcome the deterioration of the adhesive force with the base card by the molding fresh, the semiconductor chip is encapsulated inside the printed circuit board for the chip on board package, and the chip on the upper surface of the encapsulation portion is formed on the upper surface of the printed circuit board. A board package is disclosed.
그리고, 개시된 칩 온 보드 패키지의 봉지부가 형성된 면이 평면적인 구조를 갖기 때문에, 칩 온 보드 패키지의 봉지부가 형성된 면과 수납 공간의 바닥면이 평면적으로 접하기 때문에 접착 테이프가 개재되는 부분이 수납 공간의 바닥면의 외측뿐만아니라, 수납 공간의 바닥면의 중심부분도 가능하기 때문에 베이스 기판과 칩 온 보드 패키지 사이에 접착력을 향상시킬 수 있는 장점이 있다.In addition, since the surface on which the encapsulation portion of the chip-on-board package is disclosed has a flat structure, the surface on which the encapsulation portion of the chip-on-board package is formed and the bottom surface of the storage space are in planar contact with each other. Since the center portion of the bottom surface of the storage space as well as the outside of the bottom surface of the is possible, there is an advantage that can improve the adhesive force between the base substrate and the chip-on-board package.
Description
본 발명은 칩 온 보드 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지 및 칩 카드에 관한 것으로, 더욱 상세하게는 칩 온 보드 패키지와 베이스 카드와의 접착력을 향상을 위하여 인쇄회로기판 내부에 반도체 칩의 칩 접착 영역 및 봉지부가 형성될 수 있는 공간이 형성된 칩 온 보드 패키지용 인쇄회로기판 와 그를 이용한 칩 온 보드 패키지 및 칩 카드에 관한 것이다.The present invention relates to a printed circuit board for a chip on board package, a chip on board package and a chip card using the same, and more particularly, to a semiconductor chip inside a printed circuit board to improve adhesion between the chip on board package and a base card. The present invention relates to a printed circuit board for a chip on board package, and a chip on board package and a chip card using the same.
디지털 스틸 카메라(Digital Still Camera), 디지털 게임기, 휴대용 정보 단말기 등의 등장으로 디지털 신호의 저장 장치로써 스마트미디아(SmartMedia)와 같은 칩 카드가 사용되고 있다. 이는 원하는 화상 정보나 화상 프로그램을 칩 카드에 내장된 반도체 칩의 용량만큼 저장할 수 있도록 만들어진 것이다. 또한, 입력시킨 정보의 삭제가 가능하며 일반 개인 컴퓨터(Personal Computer; PC)를 통하여 정보 출력도 가능하다. 따라서, 디지털 스틸 카메라나 기타 사용 설비들과의 종전의 프로필 디스크(Floppy Disc)와 같은 개념으로 탈착(脫着)이 가능해야 하므로 외부에 전기적 접촉이 가능하도록 외부 접속 단자(Contact)가 있어야 하고, 사용 업체간의 또는 사용 설비간의 규격화된 모양의 것이라야 한다. 즉, 해당 반도체 칩을 포함하는 칩 온 보드(Chip On Board; COB) 패키지와, 칩 온 보드(COB) 패키지를 실장할 수 있는 수납 공간이 형성된 규격화된 베이스 카드의 결합으로 하나의 칩 카드가 완성되는 것이다. 여기서, 베이스 카드는 칩 온 보드(COB) 패키지만으로는 디지털 스틸 카메라와 같은 외부 전자 장치와 직접 전기적으로 연결시키거나 취급상 용이하지 않기 때문에, 칩 온 보드(COB) 패키지의 취급을 용이하게 하며, 칩 온 보드(COB) 패키지와 외부 전자 장치와의 전기적 연결을 보조하기 위해서 사용된다.With the advent of digital still cameras, digital game consoles and portable information terminals, chip cards such as SmartMedia have been used as storage devices for digital signals. This is made so that the desired image information or image program can be stored as much as the capacity of the semiconductor chip embedded in the chip card. In addition, the inputted information can be deleted and information can be output through a personal computer (PC). Therefore, it should be possible to attach and detach in the same concept as a conventional floppy disc with a digital still camera or other use equipments, so there must be an external contact terminal for electrical contact to the outside, It shall be of a standardized form between use companies or between installations. That is, one chip card is completed by combining a chip on board (COB) package including the semiconductor chip and a standardized base card having a storage space for mounting the chip on board (COB) package. Will be. Here, the base card facilitates the handling of the chip on board (COB) package, since the chip on board (COB) package alone is not directly connected or electrically handled with an external electronic device such as a digital still camera. It is used to assist the electrical connection between the on-board (COB) package and external electronics.
도 1은 종래 기술에 따른 칩 온 보드 패키지용 인쇄회로기판을 나타내는 평면도이다.1 is a plan view illustrating a printed circuit board for a chip on board package according to the prior art.
도 2는 도 1의 2―2선 단면도이다.FIG. 2 is a sectional view taken along line 2-2 of FIG. 1.
도 1 및 도 2를 참조하여 종래 기술에 따른 칩 온 보드 패키지용 인쇄회로기판의 구조를 설명하면, 인쇄회로기판(10, Printed Circuit Board; PCB))은 유리 섬유가 함유된 에폭시 수지(Glass-Epoxy Resin) 또는 비티 수지(BT Resin)로 박형의 기판 몸체(11; Board Body)를 형성하고, 그 상부면에 얇은 동박(Copper Foil)을 접착하여 전기적 신호의 전달 경로로 회로 패턴(13; Circuit Pattern)을 형성한다. 그리고, 그 하부면에도 외부 접속 단자(15; Contact) 역할을 하는 회로 패턴을 각각 형성하며, 기판 몸체(11)를 관통하는 비아 홀(16; Via Hole)을 통하여 상부면의 회로 패턴(13)과 하부면의 외부 접속 단자(15)가 전기적으로 연결되도록 하는 구조이다.Referring to FIGS. 1 and 2, a structure of a printed circuit board for a chip on board package according to the prior art will be described. The printed circuit board 10 may include an epoxy resin (Glass-) containing glass fiber. A thin board body 11 is formed of epoxy resin or BT resin, and a thin copper foil is adhered to an upper surface thereof to form an electrical signal transmission path. Pattern). In addition, a circuit pattern that functions as an external connection terminal 15 is formed on the lower surface thereof, and the circuit pattern 13 of the upper surface is formed through a via hole 16 penetrating through the substrate body 11. And the external connection terminal 15 of the lower surface is electrically connected.
상부면의 회로 패턴(13)과 하부면의 외부 접속 단자(15)에는 산화 방지를 위하여 금(Au)과 같은 도전성 물질로 도금이 이루어지며, 비아 홀(16)의 내부에도 마찬가지로 도금이 된다. 또한, 기판 몸체(11)의 상부에는 반도체 칩이 접착되기 위한 칩 접착부(12)가 형성된다. 칩 접착부(12)는 패키지의 높이를 낮추기 위하여 통상적으로 캐비티(Cavity) 가공이 이루어진다. 즉, 기판 몸체(11)의 상부면에 대하여 하향 단차지게 밀링(Milling)에 의하여 칩 접착부(12)를 형성하게 된다.The circuit pattern 13 on the upper surface and the external connection terminal 15 on the lower surface are plated with a conductive material such as gold (Au) to prevent oxidation, and the plating inside the via hole 16 is similarly performed. In addition, a chip adhesive portion 12 for attaching the semiconductor chip is formed on the substrate body 11. In order to lower the height of the package, the chip bonding part 12 is usually subjected to cavity processing. That is, the chip bonding part 12 is formed by milling downwardly with respect to the upper surface of the substrate body 11.
이와 같은 인쇄회로기판(10)은 통상적인 플라스틱 패키지(Plastic Package)의 리드 프레임 스트립(Lead Frame Strip)과 마찬가지로 스트립 형태로 제조되며, 각각의 인쇄회로기판(10)은 타이바(18; Tie Bar)에 의하여 가이드 레일(19; Guide Rail)과 연결되어 있다.The printed circuit board 10 is manufactured in the form of a strip like a lead frame strip of a conventional plastic package, and each printed circuit board 10 is a tie bar 18. It is connected to the guide rail 19 (Guide Rail) by.
이어서 전술한 인쇄회로기판(10)을 이용한 종래의 칩 온 보드(COB) 패키지(100)에 대하여 도 3을 참조하여 설명하겠다.Next, a conventional chip on board (COB) package 100 using the above-described printed circuit board 10 will be described with reference to FIG. 3.
종래의 칩 온 보드(COB) 패키지(20)는 반도체 칩(21)과, 인쇄회로기판(10), 본딩 와이어(23) 및 봉지부(27)로 이루어진다. 인쇄회로기판(10)의 상부면에 형성된 칩 접착부(12)에는 반도체 칩(21)이 접착제(25)에 의해 접착되고, 반도체 칩(21)의 칩 전극 패드와 회로 패턴(13) 사이에는 금(Au) 또는 알루미늄(Al)과 같은 본딩 와이어(23)로 전기적 연결을 이룬다. 인쇄회로기판(10)의 하부면에는 외부 접속 단자(15)가 형성되며, 외부 접속 단자(15)는 내부 벽면에 도전성 물질이 도금되어 있는 비아 홀(16)에 의하여 상부면의 회로 패턴(13)과 연결된다. 즉, 본딩 와이어(23)에 의하여 반도체 칩(21)과 전기적으로 연결된 회로 패턴(13)은 다시 비아 홀(16)을 통하여 외부 접속 단자(15)와 전기적으로 연결된다. 인쇄회로기판(10)의 상부면에는 반도체 칩(21)과 본딩 와이어(23)를 보호하기 위하여 에폭시 수지와 같은 봉지 수지로 봉지부(27)가 형성된다.The conventional chip on board (COB) package 20 includes a semiconductor chip 21, a printed circuit board 10, a bonding wire 23, and an encapsulation portion 27. The semiconductor chip 21 is adhered to the chip bonding portion 12 formed on the upper surface of the printed circuit board 10 by the adhesive 25, and between the chip electrode pad of the semiconductor chip 21 and the circuit pattern 13 is formed. The electrical connection is made with a bonding wire 23 such as (Au) or aluminum (Al). An external connection terminal 15 is formed on the lower surface of the printed circuit board 10, and the external connection terminal 15 is formed on the inner wall by a via hole 16 in which a conductive material is plated. ). That is, the circuit pattern 13 electrically connected to the semiconductor chip 21 by the bonding wire 23 is electrically connected to the external connection terminal 15 through the via hole 16. An encapsulation portion 27 is formed on the upper surface of the printed circuit board 10 with an encapsulation resin such as an epoxy resin to protect the semiconductor chip 21 and the bonding wire 23.
종래의 칩 온 보드 패키지의 봉지부(27)는 인쇄회로기판(10) 상부면에 대하여 돌출된 구조를 갖고 있으며, 봉지 방법으로는 트랜스퍼 몰딩(Transfer Molding) 방법이 주로 사용된다.The encapsulation part 27 of the conventional chip on board package has a structure protruding from the upper surface of the printed circuit board 10, and a transfer molding method is mainly used as the encapsulation method.
이와 같은 구조를 갖는 칩 온 보드(COB) 패키지(20)는 도 4에 도시된 바와 같이 칩 카드(30)에 조립되어 사용된다.The chip on board (COB) package 20 having such a structure is used by being assembled to the chip card 30 as shown in FIG. 4.
도 4를 참조하여 칩 카드의 구조에 대하여 설명하면, 칩 카드(30)는 반도체 칩(21)이 실장된 칩 온 보드(COB) 패키지(20)와, 칩 온 보드(COB) 패키지(20)가 수납되는 베이스 카드(31)로 이루어져 있다.Referring to FIG. 4, the chip card 30 includes a chip on board (COB) package 20 in which the semiconductor chip 21 is mounted, and a chip on board (COB) package 20. It consists of a base card 31 is received.
칩 온 보드 패키지의 봉지부(27)의 구조에 따른 베이스 카드(31)의 구조를 중심으로 설명하면, 베이스 카드(31)는 실장될 칩 온 보드(COB) 패키지(20)의 봉지부(27)가 형성된 부분에 대응되게 수납 공간(36)이 형성되어 있다. 수납 공간(36)은 베이스 카드(31)의 상부면에 대하여 하향 단차지게 캐비티(Cavity) 가공이 되어 있으며, 수납되는 봉지부(27) 외측의 인쇄회로기판(10)에 대응되게 형성된 제 1 수납 공간(37)과, 제 1 수납 공간(37)의 바닥면에 대하여 하향 단차져 있으며, 패키지 몸체(27) 부분이 수납되는 제 2 수납 공간(35)으로 이루어져 있다.Referring to the structure of the base card 31 according to the structure of the encapsulation portion 27 of the chip on board package, the base card 31 is an encapsulation portion 27 of the chip on board (COB) package 20 to be mounted. The storage space 36 is formed to correspond to the formed portion. The storage space 36 has a cavity processing in a downward step with respect to the upper surface of the base card 31, and has a first housing formed to correspond to the printed circuit board 10 outside the encapsulation portion 27 to be accommodated. The space 37 and the bottom of the first storage space 37 is stepped downward, and a second storage space 35 in which a portion of the package body 27 is accommodated.
베이스 카드(31)에 칩 온 보드(COB) 패키지(20)가 실장되는 구조를 설명하면, 제 1 수납 공간(37)의 바닥면에 접착 테이프(Adhesive Tape)와 같은 접착 수단(33)이 개재된 상태에서 칩 온 보드(COB) 패키지의 봉지부(27)가 베이스 카드의 제 2 수납 공간(35)에 대응되게 정렬되며, 봉지부(27) 외측의 인쇄회로기판(10) 부분은 제 1 수납 공간(37)에 정렬된 상태에서 칩 온 보드(COB) 패키지(20)를 수납 공간(36)에 수납시키게 되며, 열압착 장치(도시 안됨)를 이용하여 접착 수단(33)이 개재된 제 1 수납 공간(37)의 바닥면에 대응되는 칩 온 보드(COB) 패키지의 인쇄회로기판(10) 부분을 열압착 함으로써, 칩 온 보드(COB) 패키지(20)는 베이스 카드의 수납 공간(36)에 수납되어 칩 카드(100)의 제조가 완료된다.Referring to the structure in which the chip-on-board (COB) package 20 is mounted on the base card 31, an adhesive means 33 such as adhesive tape is interposed on the bottom surface of the first storage space 37. In the closed state, the encapsulation portion 27 of the chip on board (COB) package is aligned to correspond to the second storage space 35 of the base card, and the portion of the printed circuit board 10 outside the encapsulation portion 27 is formed in a first manner. The chip-on-board (COB) package 20 is stored in the storage space 36 in a state aligned with the storage space 37, and the adhesive means 33 is interposed using a thermocompression bonding apparatus (not shown). 1 By bonding the printed circuit board 10 portion of the chip-on-board (COB) package corresponding to the bottom surface of the storage space 37, the chip-on-board (COB) package 20 is a storage space 36 of the base card ), The manufacture of the chip card 100 is completed.
따라서, 도 4에 도시된 바와 같이 종래 기술에 따른 칩 카드(30)는 칩 온 보드(COB) 패키지(20)의 외부 접속 단자(15)가 외부에 노출되도록 뒤집어진 형태로 조립되며, 인쇄회로기판(10) 하부면에 형성된 외부 접속 단자(15)를 통하여 디지털 스틸 카메라와 같은 외부 전자 장치와 전기적 접속을 이루게 된다.Accordingly, as shown in FIG. 4, the chip card 30 according to the related art is assembled in an inverted form so that the external connection terminal 15 of the chip on board (COB) package 20 is exposed to the outside, and is printed circuit. The external connection terminal 15 formed on the bottom surface of the substrate 10 makes electrical connection with an external electronic device such as a digital still camera.
여기서, 칩 카드의 두께 즉, 베이스 카드(31)의 두께가 760±80μm으로 규격화되어 있기 때문에, 칩 온 보드 패키지(20)의 두께가 640±50μm이며, 제 2 수납 공간(35)의 바닥면에서 베이스 카드(31) 하부면까지의 두께가 140±20μm가 된다.Here, since the thickness of the chip card, that is, the thickness of the base card 31 is standardized to 760 ± 80 μm, the thickness of the chip on board package 20 is 640 ± 50 μm, and the bottom surface of the second storage space 35 is used. To the bottom surface of the base card 31 becomes 140 ± 20 μm.
이와 같은 구조를 갖는 칩 카드는 다음과 같은 구조적인 문제점을 안고 있다.A chip card having such a structure has the following structural problems.
(1) 칩 온 보드 패키지의 봉지부가 인쇄회로기판의 상부면에 대하여 돌출된 구조를 갖고 있으며, 인쇄회로기판의 열팽창계수와 봉지부의 봉지수지의 열팽창계수에 차이가 있기 때문에 칩 온 보드 패키지가 휘는 문제를 내재하고 있는데, 봉지수지의 양의 조절에 따른 칩 온 보드 패키지의 휘는 문제의 조절이 용이하지 않다.(1) The encapsulation portion of the chip-on-board package has a structure protruding from the upper surface of the printed circuit board, and the chip-on-board package is bent because the thermal expansion coefficient of the printed circuit board differs from that of the encapsulation resin of the encapsulation portion. The problem is inherent, and it is not easy to control the bending problem of the chip-on-board package according to the amount of encapsulation resin.
(2) 트랜스퍼 몰딩 공정에 의해 형성된 봉지부는 봉지부 외측에 몰딩 프레쉬의 발생 및 (1)의 문제에 따른 외관 불량이 발생된 칩 온 보드 패키지가 베이스 카드에 수납될 경우에 접착 수단과의 접착력이 떨어지는 문제가 발생된다.(2) The encapsulation portion formed by the transfer molding process has an adhesive force with the adhesive means when the chip-on-board package, in which the molding fresh occurs on the outer side of the encapsulation portion and the appearance defect caused by the problem (1), is stored in the base card. Falling problem occurs.
따라서, 본 발명의 목적은 칩 온 보드 패키지가 휘는 문제 및 몰딩 프레쉬에 따른 문제점을 해결할 수 있는 칩 온 보드 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지를 제공하는데 있다.Accordingly, an object of the present invention is to provide a printed circuit board for a chip-on-board package and a chip-on-board package using the chip-on-board package, which can solve the problem of bending the chip-on-board package and the molding fresh.
본 발명의 다른 목적은 칩 온 보드 패키지와 베이스 카드의 접착력을 향상할 수 있는 칩 카드를 제공하는데 있다.Another object of the present invention to provide a chip card that can improve the adhesion of the chip on board package and the base card.
도 1은 종래 기술에 따른 칩 온 보드 패키지용 인쇄회로기판을 나타내는 평면도,1 is a plan view showing a printed circuit board for a chip on board package according to the prior art;
도 2는 도 1의 2―2선 단면도,2 is a cross-sectional view taken along line 2-2 of FIG. 1;
도 3은 도 1의 인쇄회로기판을 이용한 칩 온 보드 패키지를 나타내는 단면도,3 is a cross-sectional view illustrating a chip on board package using the printed circuit board of FIG. 1;
도 4는 도 3의 칩 온 보드 패키지가 부착된 칩 카드를 나타내는 단면도,4 is a cross-sectional view illustrating a chip card to which the chip on board package of FIG. 3 is attached;
도 5는 본 발명에 따른 칩 온 보드 패키지용 인쇄회로기판에 있어서, 기판 몸체에 칩 실장 영역과, 와이어 본딩 영역이 단차지게 형성된 상태를 상부면을 나타내는 평면도,5 is a plan view showing a top surface of a printed circuit board for a chip on board package according to the present invention, in which a chip mounting region and a wire bonding region are formed stepwise on a substrate body;
도 6은 도 5의 6―6선 단면도,6 is a sectional view taken along line 6-6 of FIG. 5;
도 7은 본 발명에 따른 칩 온 보드 패키지용 인쇄회로기판의 하부면을 나타내는 평면도,7 is a plan view showing a bottom surface of a printed circuit board for a chip on board package according to the present invention;
도 8은 도 5의 인쇄회로기판을 이용한 칩 온 보드 패키지를 나타내는 단면도,8 is a cross-sectional view illustrating a chip on board package using the printed circuit board of FIG. 5;
도 9는 도 8의 칩 온 보드 패키지가 부착된 칩 카드를 나태는 단면도이다.FIG. 9 is a cross-sectional view illustrating a chip card to which the chip on board package of FIG. 8 is attached.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
110 : 인쇄회로기판 111 : 기판 몸체110: printed circuit board 111: substrate body
112 : 칩 접착부 113 : 회로 패턴112: chip bonding portion 113: circuit pattern
115 : 외부 접속 단자 116 : 비아 홀115: external connection terminal 116: via hole
117 : 와이어 본딩부 118 : 타이바117: wire bonding portion 118: tie bar
119 : 가이드 레일 120 : 칩 온 보드 패키지119: guide rail 120: chip on board package
121 : 반도체 칩 123: 본딩 와이어121: semiconductor chip 123: bonding wire
125 : 접착제 127 : 봉지부125: adhesive 127: encapsulation
130 : 칩 카드 131 : 베이스 카드130: chip card 131: base card
134 : 접착 수단 136 : 수납 공간134: bonding means 136: storage space
상기 목적을 달성하기 위하여, 종래의 칩 온 보드 패키지의 봉지부가 외부로 돌출된 구조에서 반도체 칩이 인쇄회로기판 내부에 실장된 구조를 갖도록 제조된 칩 온 보드 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지와 칩 카드를 제공한다.In order to achieve the above object, the chip-on-board package printed circuit board and chip-on using the chip-on-board package manufactured to have a structure in which the semiconductor chip is mounted inside the printed circuit board in a structure protruding to the outside Provide board package and chip card.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 5는 본 발명에 따른 칩 온 보드 패키지용 인쇄회로기판에 있어서, 기판 몸체에 칩 실장 영역과, 와이어 본딩 영역이 단차지게 형성된 상태를 나타내는 단면도이다.5 is a cross-sectional view illustrating a chip mounting region and a wire bonding region formed on the substrate body in a stepped manner in the printed circuit board for a chip on board package according to the present invention.
도 6은 도 5의 6―6선 단면도이다.FIG. 6 is a sectional view taken along line 6-6 of FIG. 5. FIG.
도 7은 본 발명에 따른 칩 온 보드 패키지용 인쇄회로기판의 하부면을 나타내는 평면도이다.7 is a plan view illustrating a bottom surface of a printed circuit board for a chip on board package according to the present invention.
도 5 내지 도 7을 참조하여 본 발명에 따른 칩 온 보드 패키지용 인쇄회로기판에 대하여 설명하면, 인쇄회로기판(110)은 상부면과 하부면을 가지는 통상적인 기판 몸체(111)에 여러 가지 구성 요소가 형성된다. 즉, 상부면에는 칩 접착부(112)와 회로 패턴(113)이 형성되며, 하부면에는 외부 접속 단자(115)가 형성된다. 그리고, 기판 몸체(111)의 가장자리를 따라 회로 패턴(113)과 외부 접속 단자(115)를 전기적으로 연결하는 비아 홀(116)이 형성된다. 특히, 상부면에는 칩 접착부(112)와 기판 몸체(111)의 상부면 사이에 단차지게 와이어 본딩부(117)가 형성되며, 이에 대한 설명은 후술하겠다.5 to 7, a printed circuit board for a chip-on-board package according to the present invention will be described. The printed circuit board 110 has various configurations in a conventional substrate body 111 having an upper surface and a lower surface. An element is formed. That is, the chip adhesive part 112 and the circuit pattern 113 are formed in the upper surface, and the external connection terminal 115 is formed in the lower surface. A via hole 116 is formed to electrically connect the circuit pattern 113 and the external connection terminal 115 along the edge of the substrate body 111. In particular, the wire bonding portion 117 is formed stepwise between the chip bonding portion 112 and the upper surface of the substrate body 111 on the upper surface, which will be described later.
칩 접착부(112)는 반도체 칩이 접착되기 위한 영역이며, 전체 패키지의 높이를 낮추기 위하여 보통 캐비티 가공이 이루어진다. 캐비티란 기판 몸체(111)의 상부면에서 소정의 깊이만큼 함몰될 일종의 구덩이 형태를 말하며, 밀링(Milling)에 의해 형성된다. 회로 패턴(113)은 반도체 칩과 전기적으로 접속을 이루어 전기적 신호의 전달 경로의 역할을 수행하는 것으로서, 얇은 구리박을 기판 몸체(111)의 상부면에 접착하고 나서 통상적인 포토 에칭(Photo Etching)과 같은 방법으로 패턴이 형성된다.The chip bonding part 112 is a region for bonding a semiconductor chip, and usually cavity processing is performed to lower the height of the entire package. The cavity refers to a type of pit to be recessed by a predetermined depth in the upper surface of the substrate body 111 and is formed by milling. The circuit pattern 113 is electrically connected to the semiconductor chip and serves as a path for transmitting an electrical signal. A thin copper foil is adhered to the upper surface of the substrate body 111 and then conventional photo etching. The pattern is formed in the same way.
기판 몸체(111)의 하부면에 형성되는 외부 접속 단자(115)는 반도체 칩과 외부 전자 장치, 예를 들어 외부 단말기가 전기적으로 접속되는 최종 경로이다. 인쇄회로기판(110) 하부면의 형상을 도 7에서 별도로 도시하고 있다. 기판 몸체(111) 상부면의 회로 패턴(113)과 하부면의 외부 접속 단자(115)는 통상적으로 기판 몸체(111)의 가장자리를 따라 형성되는 비아 홀(116)을 통하여 전기적으로 연결된다. 즉, 반도체 칩으로부터 외부 단말기까지 또는 외부 단말기로부터 반도체 칩까지의 전기적 신호의 전달은 회로 패턴(113), 비아 홀(116), 외부 접속 단자(115)를 통하여 이루어진다.The external connection terminal 115 formed on the lower surface of the substrate body 111 is a final path through which the semiconductor chip and the external electronic device, for example, the external terminal are electrically connected. The shape of the lower surface of the printed circuit board 110 is illustrated separately in FIG. 7. The circuit pattern 113 of the upper surface of the substrate body 111 and the external connection terminal 115 of the lower surface of the substrate body 111 are electrically connected to each other through a via hole 116 formed along an edge of the substrate body 111. That is, the transmission of electrical signals from the semiconductor chip to the external terminal or from the external terminal to the semiconductor chip is performed through the circuit pattern 113, the via hole 116, and the external connection terminal 115.
회로 패턴(113)과 외부 접속 단자(115)에는 산화 방지를 위하여 통상적으로 금(Au) 또는 니켈(Ni)과 같은 도전성 물질로 도금이 이루어지며, 비아 홀(116)의 내부에도 마찬가지로 도금이 된다.The circuit pattern 113 and the external connection terminal 115 are usually plated with a conductive material such as gold (Au) or nickel (Ni) to prevent oxidation, and are also plated inside the via hole 116 as well. .
이와 같은 인쇄회로기판(110)은 패키지 조립 공정의 자동화를 이루기 위하여 스트립 형태로 이루어진다. 이는 통상적인 플라스틱 패키지의 리드 프레임 스트립과 유사한 것으로서, 복수개의 인쇄회로기판(110)이 각각 타이바(118)에 의하여 가이드 레일(119)에 연결된 형태이다. 통상적으로 두 개의 가이드 레일(119)을 가지는 하나의 스트립에 복수개, 예를 들어 여섯 개의 인쇄회로기판(110)이 연결되며, 가이드 레일(119)에는 각각 위치 인식과 이송을 위한 관통 구멍들이 형성된다.The printed circuit board 110 is formed in a strip form to achieve automation of the package assembly process. This is similar to a lead frame strip of a conventional plastic package, in which a plurality of printed circuit boards 110 are connected to the guide rails 119 by tie bars 118, respectively. Typically, a plurality of, for example, six printed circuit boards 110 are connected to one strip having two guide rails 119, and the guide rails 119 are formed with through holes for position recognition and transfer, respectively. .
그런데, 이상 설명한 바와 같은 구성 요소들 이외에도, 기판 몸체(111)의 상부면에는 몰딩 프레쉬와 칩 온 보드 패키지가 휘는 문제점을 방지하기 위해서 반도체 칩이 인쇄회로기판에 내장될 수 있도록 기판 몸체의 상부면에 대하여 하향 단차지게 와이어 본딩부(117) 및 칩 접착부(112)가 형성되어 있다.However, in addition to the components described above, the upper surface of the substrate body 111, the upper surface of the substrate body so that the semiconductor chip can be embedded in the printed circuit board in order to prevent the bending of the molding fresh and chip-on-board package The wire bonding portion 117 and the chip bonding portion 112 are formed to be stepped downward with respect.
따라서, 기판 몸체(111)의 두께는 종래의 칩 온 보드 패키지의 두께와 거의 동일하게 640±50μm이다.Therefore, the thickness of the substrate body 111 is 640 ± 50 μm, which is almost the same as that of the conventional chip on board package.
이와 같은 구조를 갖는 칩 온 보드(COB) 패키지용 인쇄회로기판(110)을 이용한 칩 온 보드 패키지(120)를 도 8을 참조하여 설명하면, 칩 온 보드(COB) 패키지(120)는 반도체 칩(121)과, 인쇄회로기판(110)과, 본딩 와이어(123)와, 봉지부(127)로 이루어진다. 반도체 칩(121)은 기판 몸체(111)의 상부면에 대하여 하향 단차지게 형성된 칩 접착부(112)에 접착제(125)에 의해 접착되고, 반도체 칩(121)의 본딩 패드와 와이어 본딩부(117)에 형성된 회로 패턴(113)은 본딩 와이어(123)로 전기적 연결을 이룬다. 인쇄회로기판(110)의 하부면에는 외부 접속 단자(115)가 형성되며, 외부 접속 단자(115)는 도전성 물질이 도금되어 있는 비아 홀(116)에 의하여 상부면의 회로 패턴(113)과 전기적으로 연결된다. 즉, 본딩 와이어(123)에 의하여 반도체 칩(121)과 전기적으로 연결된 회로 패턴(113)은 다시 비아 홀(116)을 통하여 외부 접속 단자(115)와 전기적으로 연결된다. 칩 접착부(112)에 실장된 반도체 칩(121)과, 와이어 본딩부(117)에 형성된 회로 패턴(113), 본딩 와이어(123)가 에폭시 수지와 같은 열경화성 봉지 수지로 봉지되어 봉지부(127)가 형성되며, 봉지부(127)의 상부면이 기판 몸체(111)의 상부면에 올 수 있도록 형성된다. 즉, 기판 몸체(111)의 상부면에 대하여 하향 단차지게 형성된 칩 접착부(112)와 와이어 본딩부(117)에 봉지 수지가 충진되어 봉지부(127)가 형성된다.Referring to FIG. 8, a chip on board package 120 using a printed circuit board 110 for a chip on board (COB) package having such a structure, the chip on board (COB) package 120 is a semiconductor chip. And a 121, a printed circuit board 110, a bonding wire 123, and an encapsulation 127. The semiconductor chip 121 is bonded to the chip bonding portion 112 formed to be stepped downward with respect to the upper surface of the substrate body 111 by the adhesive 125, and the bonding pad and the wire bonding portion 117 of the semiconductor chip 121. The circuit pattern 113 formed in the electrical connection is made by the bonding wire 123. An external connection terminal 115 is formed on a lower surface of the printed circuit board 110, and the external connection terminal 115 is electrically connected to the circuit pattern 113 on the upper surface by a via hole 116 plated with a conductive material. Is connected. That is, the circuit pattern 113 electrically connected to the semiconductor chip 121 by the bonding wire 123 is electrically connected to the external connection terminal 115 through the via hole 116. The semiconductor chip 121 mounted on the chip bonding part 112, the circuit pattern 113 formed on the wire bonding part 117, and the bonding wire 123 are encapsulated with a thermosetting encapsulation resin such as an epoxy resin to encapsulate the encapsulation part 127. Is formed, the upper surface of the encapsulation 127 is formed so as to come to the upper surface of the substrate body 111. That is, the encapsulation resin is filled in the chip bonding portion 112 and the wire bonding portion 117 formed to be stepped downward with respect to the upper surface of the substrate body 111 to form the encapsulation portion 127.
이와 같이 반도체 칩(121)과 전기적으로 연결된 부분이 기판 몸체(111)의 내부에 내장된 구조를 갖기 때문에 칩 온 보드 패키지(120)의 두께와 인쇄회로기판(110)의 두께는 동일하며, 칩 온 보드 패키지(120)가 휘는 불량이 발생될 우려가 적으며, 칩 온 보드 패키지(120)의 높이의 제어가 용이하다.As described above, since the portion electrically connected to the semiconductor chip 121 has a structure embedded in the substrate body 111, the thickness of the chip-on-board package 120 and the thickness of the printed circuit board 110 are the same. The on-board package 120 is less likely to cause a defect in bending, it is easy to control the height of the chip-on-board package 120.
여기서, 봉지부(127)의 형성 방법으로는 트랜스퍼 몰딩(Transfer Molding) 방법과 프린트드 인캡슐레이션 시스템(Printed Encapsulation System; PES) 방법이 있다.Here, the method of forming the encapsulation part 127 includes a transfer molding method and a printed encapsulation system (PES) method.
이상과 같은 구성 요소들은 인쇄회로기판(110) 스트립 상태에서 일련의 공정을 통하여 형성된다. 즉, 통상적인 플라스틱 패키지의 제조 공정과 같이, 반도체 칩 접착(Chip Attach), 와이어 본딩(Wire Bonding), 봉지(Encapsulation) 순으로 진행되는 것이다. 봉지부(127)를 형성하는 봉지 공정, 즉, 몰딩 공정이 완료되고 나면, 기판 몸체(110)와 타이 바(도 5의 118)의 연결 부위를 절단하여 각각의 인쇄회로기판(110)을 스트립으로부터 분리해 낸다. 이와 같은 과정을 거쳐 하나의 칩 온 보드(COB) 패키지(120)가 완성된다.The above components are formed through a series of processes in the printed circuit board 110 strip state. In other words, as in the manufacturing process of a conventional plastic package, semiconductor chip bonding, wire bonding, encapsulation are performed in order. After the encapsulation process of forming the encapsulation part 127, that is, the molding process is completed, the connection portions of the substrate body 110 and the tie bar (118 of FIG. 5) are cut to strip each printed circuit board 110. Isolate from Through this process, one chip on board (COB) package 120 is completed.
다음으로 전술된 칩 온 보드 패키지(120)가 실장된 칩 카드(130)의 구조에 대하여 도 9를 참조로 하여 설명하면, 칩 카드(130)는 칩 온 보드(COB) 패키지(120)와, 칩 온 보드(COB) 패키지(120)가 접착 테이프, 액상의 접착제와 같은 접착 수단(134)에 의해 수납 부착되는 베이스 카드(131)로 이루어져 있다.Next, the structure of the chip card 130 in which the above-described chip on board package 120 is mounted will be described with reference to FIG. 9. The chip card 130 may include a chip on board (COB) package 120 and a The chip-on-board (COB) package 120 includes a base card 131 that is stored and attached by an adhesive means 134 such as an adhesive tape or a liquid adhesive.
베이스 카드(131)는 상부면에 칩 온 보드 패키지(120)가 수납될 수 있는 수납 공간(136)이 형성되어 있으며, 본 발명에 따른 베이스 카드의 수납 공간(136)은 종래 기술에 따른 베이스 카드의 수납 공간과는 다르게 형성되어 있다. 즉, 종래에는 칩 온 보드 패키지의 봉지부가 인쇄회로기판의 상부면에 대하여 돌출된 구조를 갖기 때문에 수납 공간이 제 1 수납 공간과 제 2 수납 공간으로 차례로 단차지게 형성되어 있지만, 본 발명에 따른 베이스 카드(131)는 칩 온 보드 패키지의 봉지부(127)가 인쇄회로기판(110)에 내장된 구조를 갖기 때문에 종래의 수납 공간과 같은 2중으로 단차진 구조가 필요 없기 때문에 도 9에 도시된 바와 같이 베이스 기판(131)의 상부면에 대하여 인쇄회로기판(110)의 두께에 대응하는 깊이만큼 하향 단차진 수납 공간(136)이 형성된 구조를 갖는다.The base card 131 has a storage space 136 in which the chip-on-board package 120 can be stored on the upper surface, and the storage space 136 of the base card according to the present invention is a base card according to the prior art. It is formed differently from the storage space. That is, in the related art, since the encapsulation portion of the chip-on-board package has a structure protruding from the upper surface of the printed circuit board, the storage space is stepped into the first storage space and the second storage space in order, but the base according to the present invention. Since the card 131 has a structure in which the encapsulation portion 127 of the chip on board package is embedded in the printed circuit board 110, a double stepped structure such as a conventional storage space is not required. As described above, the lower stepped storage space 136 is formed with respect to the upper surface of the base substrate 131 by a depth corresponding to the thickness of the printed circuit board 110.
그리고, 수납 공간(136)의 바닥면에는 접착 수단(134)이 개재된 상태 칩 온 보드 패키지의 봉지부(127)가 수납 공간(136)의 바닥면에 대응하게 정렬된 상태에서 베이스 카드의 수납 공간(136)에 칩 온 보드 패키지(120)를 삽입시킨 이후에 열압착 장치를 이용하여 칩 온 보드 패키지(120)를 베이스 카드(131)에 열압착에 의해 부착시킴으로써, 칩 카드(130)의 제조가 완료된다. 물론, 칩 온 보드 패키지의 외부 접속 단자(115)는 베이스 기판(131)의 상부면 상에 노출된 구조를 갖는다.The base card is accommodated in a state where the encapsulation portion 127 of the chip-on-board package in which the adhesive means 134 is interposed on the bottom surface of the storage space 136 is aligned with the bottom surface of the storage space 136. After the chip-on-board package 120 is inserted into the space 136, the chip-on-board package 120 is attached to the base card 131 by thermocompression bonding using a thermocompression bonding apparatus. Manufacturing is complete. Of course, the external connection terminal 115 of the chip on board package has a structure exposed on the upper surface of the base substrate 131.
이 때, 칩 온 보드 패키지(120)를 베이스 기판(131)에 실장하는 데 있어서, 접착 수단(134)은 수납 공간의 바닥면의 외측(133)과, 중심 부분(132)에 형성되어 있다.At this time, in mounting the chip-on-board package 120 to the base substrate 131, the bonding means 134 is formed on the outer side 133 and the center portion 132 of the bottom surface of the storage space.
따라서, 본 발명의 의한 구조를 따르면 반도체 칩이 인쇄회로기판의 내부에 실장된 구조를 갖기 때문에 칩 온 보드 패키지가 휘는 불량을 제거할 수 있으며, 인쇄회로기판 내부에 봉지부가 형성되기 때문에 몰딩 프레쉬에 접착 불량을 극복할 수 있는 이점(利點)이 있다.Therefore, according to the structure of the present invention, since the semiconductor chip has a structure mounted inside the printed circuit board, it is possible to eliminate a defect in the chip-on-board package, and since the encapsulation is formed inside the printed circuit board, There is an advantage that can overcome the poor adhesion.
또한, 칩 온 보드 패키지의 봉지부가 형성된 면과 수납 공간의 바닥면이 평면적으로 접하기 때문에 접착 수단이 개재되는 부분이 수납 공간의 바닥면의 외측뿐만아니라, 수납 공간의 바닥면의 중심부분도 가능하기 때문에 베이스 기판과 칩 온 보드 패키지 사이에 접착력을 향상시킬 수 있다.In addition, since the surface on which the encapsulation portion of the chip-on-board package is formed and the bottom surface of the storage space are in flat contact with each other, the portion where the adhesive means is interposed can be used not only on the outside of the bottom surface of the storage space, but also at the center of the bottom surface of the storage space. Therefore, adhesion between the base substrate and the chip on board package can be improved.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970029712A KR100476669B1 (en) | 1997-06-30 | 1997-06-30 | Chip on board package and chip card using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970029712A KR100476669B1 (en) | 1997-06-30 | 1997-06-30 | Chip on board package and chip card using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990005514A true KR19990005514A (en) | 1999-01-25 |
KR100476669B1 KR100476669B1 (en) | 2006-05-30 |
Family
ID=37181918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970029712A KR100476669B1 (en) | 1997-06-30 | 1997-06-30 | Chip on board package and chip card using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100476669B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100691398B1 (en) * | 2006-03-14 | 2007-03-12 | 삼성전자주식회사 | Micro element package and manufacturing method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01244651A (en) * | 1988-03-26 | 1989-09-29 | Nec Corp | Ceramic package type semiconductor device |
JPH0637211A (en) * | 1992-07-16 | 1994-02-10 | Fujitsu Ltd | Semiconductor package, semiconductor device and manufacture thereof |
JPH06204391A (en) * | 1992-09-24 | 1994-07-22 | Texas Instr Inc <Ti> | Ceramic lead on-chip package for integrated circuit and method for packaging ceramic lead on-chip |
-
1997
- 1997-06-30 KR KR1019970029712A patent/KR100476669B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100691398B1 (en) * | 2006-03-14 | 2007-03-12 | 삼성전자주식회사 | Micro element package and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR100476669B1 (en) | 2006-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
US7352058B2 (en) | Methods for a multiple die integrated circuit package | |
US7511371B2 (en) | Multiple die integrated circuit package | |
KR100266071B1 (en) | Printed circuit board and chip on board package using the same | |
US20070045873A1 (en) | Semiconductor memory card and method for manufacturing semiconductor memory card | |
KR950002000A (en) | Plastic semiconductor package and manufacturing method thereof | |
WO2007095381A2 (en) | A sip module with a single sided lid | |
JP2002510148A (en) | Semiconductor component having a plurality of substrate layers and at least one semiconductor chip and a method for manufacturing the semiconductor component | |
JPH03112688A (en) | Ic card | |
JP2948595B2 (en) | IC module for IC card and method of manufacturing the same | |
KR100476669B1 (en) | Chip on board package and chip card using the same | |
US7193305B1 (en) | Memory card ESC substrate insert | |
JPH0789280A (en) | Ic module | |
KR100195510B1 (en) | Chip card | |
JP2001344587A (en) | Printed wiring board and module for ic card using the same and method for manufacturing the same | |
KR19990000701A (en) | Printed circuit boards for chip-on-board (COB) packages and chip-on-board packages using the same | |
US10763203B1 (en) | Conductive trace design for smart card | |
JPH1174421A (en) | Composite semiconductor device | |
KR100520443B1 (en) | Chip scale package and its manufacturing method | |
KR100195514B1 (en) | Chip on board package and ic card using the same | |
JPH06216492A (en) | Electronic device | |
KR0167288B1 (en) | Chip scale package and method of making the same | |
KR100708050B1 (en) | semiconductor package | |
KR100210708B1 (en) | Chip on board package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |