KR19990003941A - 다단계 제어 버스 중재장치 - Google Patents
다단계 제어 버스 중재장치 Download PDFInfo
- Publication number
- KR19990003941A KR19990003941A KR1019970027904A KR19970027904A KR19990003941A KR 19990003941 A KR19990003941 A KR 19990003941A KR 1019970027904 A KR1019970027904 A KR 1019970027904A KR 19970027904 A KR19970027904 A KR 19970027904A KR 19990003941 A KR19990003941 A KR 19990003941A
- Authority
- KR
- South Korea
- Prior art keywords
- group
- bus
- priority
- information
- arbitration
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
다단계 제어 버스 중재장치
2. 발명이 해결하고자 하는 기술적 과제
우선순위를 결정하기 위해 다수의 버스 사용요구자의 우선순위를 전부 확인해야하는 번거로움을 제거하고자 함.
3. 발명의 해결 방법의 요지
우선순위에 따른 임의적인 배열에 의해 처리하는 하드웨어적인 방법과, 우선순위레지스터의 우선순위인에에블에 의한 소프트웨어적인 방법을 병용하여 사용함으로써 버스 중재장치의 복잡도를 줄이고, 버스사이클을 동시에 병행하도록 하여 신속한 동작을 가능하게 한다.
4. 발명의 중요한 용도
버스 중재기
Description
본 발명은 하나의 버스를 다수의 사용자가 공유하여 사용하는 버스 시스템에서 다수의 버스 사용 요구를 중재하는 다단계 제어 버스 중재 장치에 관한 것이다.
도 1은 종래 기술인 8개의 버스 사용 요구자가 하나의 버스를 사용할 때 버스 중재장치의 개략도이다. 버스 중재기는 8개의 사용자가 동시에 버스 사용을 요구하면 이들의 우선순위가 높은 사용자의 요구부터 버스 사용을 허락하는데, 이 때 8개의 우선순위를 모두 확인하는 방식을 사용하고 있다. 이같은 방법은 버스 사용자가 많을 경우 우선 순위를 결정하는 버스 중재자의 구현이 복잡해져 칩면적을 많이 차지하므로 칩의 치수가 커지는 문제점이 있다.
그리고 여러개의 버스 사용자들이 각기 다른 버스 사이클을 수행할 때(버스 사이클 방법이 다른 경우) 선택된 사용자의 버스 사이클 방법을 확인하고 수행해야하지만 이 방법은 버스 사이클을 수행하기까지의 콘트롤 경로가 길다. 즉 사용자들의 우선순위에 의해 하나의 사용자를 선택하고, 선택된 버스 사용자의 버스 사이클을 확인한 다음 버스 사이클을 수행하므로 빠른 액세스가 요구되는 곳에는 적합치 않은 문제점이 있다.
상기 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 다수의 버스 사용자들을 두 그룹으로 분리하여 여러 단계로 구현하고, 각 단계의 버스 중재자는 두 개의 사용자만 관리하도록 하여 버스 중재자 구현의 복잡도를 줄이며, 다수의 버스 사용자로부터 우선권을 가진 하나의 버스 사용자를 선택하고, 동시에 버스 사이클을 병행하여 수행하도록 하여 신속하게 동작할 수 있도록 한 다단계 컨트롤 버스 중재장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 지원하는 버스 사용요구자를 우선순위에 따른 임의의 그룹으로 나누되, 상위 그룹과 하위 그룹으로 나누어진 그룹을 각각 중재하는 다수의 그룹별 중재수단, 상기 다수의 그룹별 중재수단을 통해 상기 상하위 그룹의 요구정보를 전달받아 선택된 정보를 상위 블럭으로 전달하는 먹스(MUX) 수단, 상기 다수의 그룹별 중재 수단으로부터의 각 그룹의 요구신호를 받아 각각의 우선순위에 따른 그룹 선택신호를 제공하는 그룹 선택 수단, 상기 그룹 선택 수단과 다수의 그룹 중재수단에 연결되어 우선순위 인에이블 정보를 가지는 우선순위 레지스터를 포함하여 이루어진다.
도 1은 종래 기술에 따른 버스 중재장치의 구성도.
도 2는 본 발명에 따른 버스 중재장치의 구성도.
도 3은 그룹별 중재기의 구성도.
도 4는 최종 그룹별 중재기의 구성도.
도 5는 그룹 선택기의 구성도.
도 6은 다음 상태 블록의 진리표.
* 도면의 주요부분에 대한 부호의 설명
11 : 먹스 12 : 그룹 선택기
13 : 우선순위 레지스터 14, 15 : 그룹 중재기
이하, 첨부된 도면2 이하를 참조하여 본 발명을 상세히 설명한다.
도2는 본 발명에 따른 다단계 제어 버스 중재 장치의 개략도로서, 8개의 버스 사용 요구자를 지원하는 경우의 다단계 제어 버스 중재장치의 탑 블록으로서 1단계 그룹 선택블럭(12)과, 1단계 그룹의 정보를 선택하는 먹스(MUX) 블록(11)과, 1비트로 각 단계 그룹의 우선순위 정보와 하드웨어적인 우선순위 방법을 사용할 지, 소프트웨어적인 우선순위 결정 방법을 사용할지를 결정하는 우선순위 인에이블 정보를 가지는 우선순위 레지스터(13)와, 2단계 A그룹 버스 중재기(14), 2단계 B그룹 버스 중재기(15)등으로 구현된다.
두 그룹으로 다음 단계 버스 중재기를 구분하는 방법은, 지원하는 모든 버스 사용자를 버스 사용 우선순위(하드웨어적인 우선순위,버스 사용자의 중요성에 따라 시스템 구현자가 결정)에 따라서 두 그룹으로 나눈다. 여기서는 8개의 버스 사용자를 지원할 경우에 이들의 연결상태를 나타내는데, 버스 사용 우선순위가 가장 높은 사용자부터 네 번째 높은 사용자까지를 A그룹으로, 다섯 번째부터 여덟 번째까지를 B그룹으로 구분하여 3단계로 구현된다. 이와 같이 우선순위를 고정시켜서 그룹으로 구분하는 이유는 상기 우선순위 레지스터(13)에 의해 각 그룹의 우선순위를 프로그램에 의한 소프트웨어적인 지원을 하지 않고, 즉 상기 우선순위 레지스터(13)의 우선순위 인에이블이 '0'이 경우, 하드웨어적으로 우선순위를 고정하여 사용할 수 있게 하기 위한 것이다.
상기 그룹 선택블럭(12)은 A그룹과 B그룹의 버스 사용요구, 버스 사용 우선순위등의 버스 사용자를 선택하기 위해 필요한 정보로부터 버스 사이클 상태 머신에서 전달받은 버스 시작 신호에 동기하여 그룹을 선택하는 그룹 선택 신호와, 선택된 다음 단계(A,B그룹)의 그룹 선택기에서 버스 시작과 같은 용도로 사용되는 A제어신호 혹은 B제어 신호를 인에이블시켜 다음 단계로 전달한다.
버스 시작 신호는 추가되는 제어신호로서 버스 사이클 상태 머신(도시하지 않음)에서 버스 사이클이 시작될 때 하이가 되고, A 그룹 제어신호, B 그룹 제어신호등이 상기 그룹 선택블럭(12)에서 미리 만들어둔 다음 신호와 논리곱연산하여 A 그룹 제어신호, B 그룹 제어신호를 만들고, 이들이 다음 단계의 그룹 선택기(14,15)에서 버스 시작과 같은 기능으로 동작할 정도로 하이를 유지한 다음 로우가 된다. 버스 시작 신호는 버스 사이클 마다 같은 기능으로 동작한다.
버스 중재장치가 버스 사용요구신호를 선택하여 상기 버스 시작 상태 머신에 전달하면 버스 시작 상태 머신에서는 버스 사용을 요구하는 버스 사용자(요구자)의 버스 사이클 방법(모드)을 확인하지 않고 버스 시작을 동작시키면서 버스 사이클을 시작하고, 버스 중재장치는 버스 시작 신호가 유효(Valid)해지면 준비된 버스 사이클 정보를 버스 시작 상태 머신에 전달하여 정확한 버스 사이클을 수행하도록 한다. 이와 같이 본 발명에서 실시하는 버스 중재장치는 버스 시작 상태 머신과 병행하여 동작하므로, 고성능 버스 제어기, 고성능 버스 마스터 구현에 적합하다.
그리고 먹스 블록(11)은 상기 그룹 선택블럭(12)에서 전달되는 그룹 선택 정보에 따라 버스 사이클에 필요한 어드레스, 버스 사이클 종류, 버스 사이클 방법등을 버스 시작 상태 머신으로 전달하는 기능을 한다.
또한, 우선순위 레지스터(13)는 지원되는 버스 사용자의 수에 따라 지원되는 크기가 달라지며, 우선순위 인에이블 비트와, 각 단계 그룹에 한 비트씩 할당되어 그룹의 우선순위를 나타내는 우선순위 비트들로 구현된다. 우선순위 인에이블은 '1'이면 우선순위 레지스터의 정보에 따른 우선순위 방식으로 버스 사용자를 선택하게하고, '0'이면 하드웨어적으로 연결된 우선순위 방식으로 동작하게 된다. 우선순위 인에이블이 '1'이면 각 단계의 그룹들에 해당하는 우선순위 비트의 정보가 사용되는데, '1'이면 해당 그룹의 우선순위가 높고 '0'이면 우선순위가 낮음을 표시하고, 같은 단계의 두 그룹에 해당되는 우선순위 레지스터의 우선순위가 같은 값이면, A그룹, B그룹 순으로 한번씩 번갈아 동작하게 된다. 이는 우선순위의 중요도가 같은 버스 사용자들로 시스템이 구현될 때 유용하게 사용될 수 있다. 우선순위 디세이블 비트는 모든 단계의 그룹 선택기에 전달되고, '1'이면 우선순위 정보를 무시하게 된다.
버스 사용 요구자들의 버스 사용 요구를 탑 블록의 상기 그룹 선택블럭(12)에 전달해야하는데, 각 단계의 그룹 선택기에서 관할하는 두 개의 버스 사용요구를 논리합연산하여 상위 블록의 그룹 선택기에세 다시 요구하는 구조로 구현하여 전달한다.
도3은 도2에서 나타낸 A,B그룹 버스 중재기를 나타내는데, 2단계 그룹 선택기(22), 2단계 MUX 블록(21), 3단계 그룹 중재기(23,24)(요구자를 관리하는 중재기이므로 최종 그룹 중재기)를 포함하고, 탑 블록과 같은 구조로 구현된다.
이와 같은 방법으로 하나의 버스 사용자가 그룹이 될 때까지 다단계 구조로 구현하여 모든 버스 요구자를 지원한다.
여기서 구현한 다단계 제어버스 중재기의 최종 단계의 버스 중재기는 버스 요구자를 직접 중재하는데 이를 최종 그룹 중재기(23,24)라 하고, 도4는 최종 그룹 중재기를 나타낸다(상위 그룹의 중재자들은 두 개의 하위 그룹 중재기를 중재함)
도5는 각 단계에서 같은 기능으로 사용되는 그룹 선택기를 나타낸다.
A요구자 요구, B요구자 요구, 우선순위 인에이블, A우선순위, B우선순위, 현재정보 등의 정보에서 다음 버스 사이클에서 두 그룹 중 하나를 선택하는 다음 신호를 만드는 다음 상태 블록과, 두 요구를 논리합연산하여 상위 블록에 전달하는 기능, 상위 블록의 그룹 선택기로부터 그룹이 선택되고 버스 사이클이 진행중임을 알리는 A혹은 B제어신호를 전달받고 이미 선택할 블록의 정보를 가지고 있는 다음 신호와 논리곱연산하여 다음 단계에서 사용될 B제어신호, 다음신호를 극성반전한 정보와 논리곱연산하여 A제어신호를 만드는 기능, 상위 블록으로부터 전달되는 제어신호의 상승에 동기하여 현단계에서 사용되는 그룹 선택기와, 그룹 선태기를 하강에 동기하여 다음 상태에서 다음 버스 사이클에 선택될 그룹을 결정하는데 필요한 현재정보 신호를 만드는 기능을 가진다.
상기와 같은 기능을 갖는 그룹 선택기는 A요구, B요구, 우선순위 인에이블, A우선순위, B우선순위, 현재 정보 등으로 버스 시작의 하강에 동기하여, 다음 그룹 선택을 알리는 다음 신호를 미리 만들고, 다음 신호를 버스 시작의 상승에 동기하여 그룹 선택기로하여금 현재 버스 사이클에서 필요한 정보를 상위 블록에 전달하고, 탑 블록에서는 버스 시작 상태 머신에 전달하여 시작된 버스 사이클의 종류를 판단하게한다. 그룹 선택기가 '0'이면 A그룹을, '1'이면 B그룹을 나타내며, 버스 시작의 하강에 동기하여 현재 정보 신호를 만들고 다음을 결정하는데 사용된다.
버스 시작은 다음 정보와 논리곱연산하여 B제어신호를 만들고, 다음 신호의 반전 데이터와 논리곱연산하여 A제어신호를 만든다. 다음이 '0'이면 A 그룹을 선택한 경우이므로 버스 시작의 상승에 그룹 선택기를 '0'으로 만들어서 먹스 블록에서 A그룹을 선택하게 하고, 버스 시작이 하이인 동안 A 제어신호를 하이로 만들어서, A 그룹의 그룹 선택자에서 버스 시작과 같은 기능의 제어신호로 사용되며, B선택신호는 버스 시작이 하이인 동안에도 '0'으로 유지되고, 이는 B그룹의 현재 상태를 계속 유지하게된다.
도 6은 그룹 선택기의 다음 상태에서 A요구신호, B요구신호, 현재 정보, A우선순위, B우선순위, 우선순위 인에이블 등으로부터 만들어지는 다음 신호의 진리표이다.
각 단계에서 그룹을 선택할 경우 각 그룹으로부터 버스 사용요구가 있는지를 먼저 확인하고, 두그룹 모두 요구를 발생하고 우선순위를 사용하는 경우(우선순위 인에이블이 '1'인 경우), 버스 사용 우선순위가 높은 그룹을 선택하고, A우선순위, B우선순위의 값이 같은 A그룹, B그룹순으로 번갈아 선택하게 되는데, 이를 위해 선택된 현재의 정보(Current)를 저장하고, 시스템리셋에서 현재정보를 '1'로 하는 셋트 인에이블 신호를 사용한다. 우선순위 인에이블이 '0'인 경우 하드웨어직인 우선순위 방식을 사용하게 되는데, 두 그룹의 요구가 발생한 것을 우선으로 하되, 두 그룹의 요구가 모두 발생하면 A그룹을 먼저 선택한다.
그리고, 각 단계에서 두 그룹으로 나누는 방식을 세그룹으로 나누어서 구현할 수 있드며, 이와 같이 본 발명에서의 먹스 블록은 2x1먹스에서 3x1 먹스로, 그룹 선택신호와 그룹 선택기의 다음 신호는 두 비트로 확장되어야 하고, 하위 그룹으로 전달되는 제어신호인 A제어신호, B제어신호에 C제어신호가 추가된다.
상기와 같은 방법으로 각 단계에서 지원되는 그룹 수를 4개로 하여 버스 중재기를 구현할 수 있으며, 동일한 방법으로 각 단계에서 지원되는 그룹수를 필요에 따라서 적절히 분리하여 지원하는 버스 중재기를 구현할 수 있다.
상기와 같은 본 발명은 모든 종류의 시스템 버스 제어기 및 버스 마스터에 사용되어 버스 중재기의 구현을 쉽게하고 고성능으로 동작가능하게 하며, 각 단계의 그룹 선택기를 모듈화하여 지원되는 사용자수에 관계없이 구현이 용이한 장점이 있다.
Claims (8)
- 지원하는 버스 사용요구자를 우선순위에 따른 임의의 그룹으로 나누되, 상위 그룹과 하위 그룹으로 나누어진 그룹을 각각 중재하는 다수의 그룹별 중재수단, 상기 다수의 그룹별 중재수단을 통해 상기 상하위 그룹의 요구정보를 전달받아 선택된 정보를 상위 블럭으로 전달하는 먹스(MUX) 수단, 상기 다수의 그룹별 중재 수단으로부터의 각 그룹의 요구신호를 받아 각각의 우선순위에 따른 그룹 선택신호를 제공하는 그룹 선택 수단, 상기 그룹 선택 수단과 다수의 그룹 중재수단에 연결되어 우선순위 인에이블 정보를 가지는 우선순위 레지스터를 포함하여 이루어지는 버스 중재장치.
- 제1항에 있어서, 상기 다수의 그룹별 중재수단은, 다단계로 이루어져 각 단계의 중재기는 두개의 버스 사용 요구자만을 관리하도록 하는 다단계 제어 버스 중재장치.
- 제1항에 있어서, 다수의 버스 사용 요구자로부터의 버스 사용 요구신호를 중재하여 하나의 버스 사용 요구자를 선택하고, 버스 사이클을 만드는 과정을 분리하여 병렬로 처리하도록 하는 다단계 제어버스 중재장치.
- 제1항에 있어서, 다수의 버스 사용 요구자를 필요에 따라 다수의 그룹으로 나누고, 단계별로 그룹수를 달리하여 구현하는 다단계 제어버스 중재장치.
- 제1항에 있어서, 상기 다수의 그룹별 중재수단은, 해당 버스사용요구자를 우선순위에 따라 각각 중재하는 다수의 그룹별 중재기, 상기 다수의 그룹별 중재기를 통해 상기 상하위 그룹의 요구정보를 전달받아 선택된 정보를 상위 그룹별 중재수단으로 전달하는 먹스(MUX), 상기 다수의 그룹별 중재기로부터의 각 그룹의 요구신호를 받아 각각의 우선순위에 따른 그룹 선택신호를 제공하는 그룹 선택기를 포함하여 이루어지는 다단계 제어버스 중재장치.
- 제5항에 있어서, 상기 다수의 그룹별 중재기는 최종단계의 그룹별 중재기룰 포함하는 다단계로 구성되는 다단계 제어버스 중재장치.
- 제6항에 있어서, 상기 최종단계의 그룹별 중재기는 상기 버스 사용 요구자의 요구정보를 전달받아 선택된 정보를 상위 그룹별 중재기로 전달하는 먹스(MUX), 상기 버스 사용 요구자의 요구 정보를 입력받아 각각의 우선순위에 따른 그룹 선택신호를 상기 먹스로 제공하는 그룹 선택기를 포함하여 이루어지는 다단계 제어버스 중재장치.
- 제1항에 있어서, 상기 우선순위 레지스터는, 사용자가 우선순위에 따라 배열하는 순서에 따라 처리하는 하드웨어적인 방법과, 우선순위 인에이블 정보에 따르는 소프트웨어적인 우선순위 결정 방법을 사용할지를 결정하여 출력하도록 우선순위 비트정보를 가지는 다단계 제어 버스 중재장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970027904A KR100252752B1 (ko) | 1997-06-26 | 1997-06-26 | 다단계 제어 버스 중재장치 |
TW087110167A TW455774B (en) | 1997-06-26 | 1998-06-24 | Bus arbitrator with a hierarchical control structure |
US09/104,543 US6141713A (en) | 1997-06-26 | 1998-06-26 | Bus arbitrator with a hierarchical control structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970027904A KR100252752B1 (ko) | 1997-06-26 | 1997-06-26 | 다단계 제어 버스 중재장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990003941A true KR19990003941A (ko) | 1999-01-15 |
KR100252752B1 KR100252752B1 (ko) | 2000-04-15 |
Family
ID=19511554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970027904A KR100252752B1 (ko) | 1997-06-26 | 1997-06-26 | 다단계 제어 버스 중재장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6141713A (ko) |
KR (1) | KR100252752B1 (ko) |
TW (1) | TW455774B (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010078559A (ko) * | 2000-02-09 | 2001-08-21 | 윤종용 | 계층화된 분산형 버스 중재 장치 및 방법 |
KR100451789B1 (ko) * | 2001-10-16 | 2004-10-08 | 엘지전자 주식회사 | 자원 공유를 위한 프로세서 중재장치 및 중재방법 |
KR100606701B1 (ko) * | 1999-03-22 | 2006-07-31 | 엘지전자 주식회사 | 계층적 구조의 중재 시스템 및 이를 이용한 중재 방법 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6539451B1 (en) * | 1998-12-30 | 2003-03-25 | Emc Corporation | Data storage system having master-slave arbiters |
US7406554B1 (en) * | 2000-07-20 | 2008-07-29 | Silicon Graphics, Inc. | Queue circuit and method for memory arbitration employing same |
US6804738B2 (en) * | 2001-10-12 | 2004-10-12 | Sonics, Inc. | Method and apparatus for scheduling a resource to meet quality-of-service restrictions |
US7194561B2 (en) * | 2001-10-12 | 2007-03-20 | Sonics, Inc. | Method and apparatus for scheduling requests to a resource using a configurable threshold |
KR20030037652A (ko) * | 2001-11-07 | 2003-05-14 | 엘지전자 주식회사 | 그룹 중재를 이용한 버스 중재 시스템 및 방법 |
US7149829B2 (en) * | 2003-04-18 | 2006-12-12 | Sonics, Inc. | Various methods and apparatuses for arbitration among blocks of functionality |
US7296105B2 (en) * | 2003-10-03 | 2007-11-13 | Sonics, Inc. | Method and apparatus for configuring an interconnect to implement arbitration |
US9087036B1 (en) | 2004-08-12 | 2015-07-21 | Sonics, Inc. | Methods and apparatuses for time annotated transaction level modeling |
US8504992B2 (en) * | 2003-10-31 | 2013-08-06 | Sonics, Inc. | Method and apparatus for establishing a quality of service model |
US7665069B2 (en) * | 2003-10-31 | 2010-02-16 | Sonics, Inc. | Method and apparatus for establishing a quality of service model |
US7739436B2 (en) * | 2004-11-01 | 2010-06-15 | Sonics, Inc. | Method and apparatus for round robin resource arbitration with a fast request to grant response |
CN100449515C (zh) * | 2006-03-17 | 2009-01-07 | 上海奇码数字信息有限公司 | 总线仲裁方法 |
US20090037635A1 (en) * | 2006-03-17 | 2009-02-05 | Shanghai Magima Digital Information Co., Ltd. | Bus arbitration device |
FI122301B (fi) * | 2006-08-25 | 2011-11-30 | Atomia Oy | Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väyläarbitroinnin toteuttamiseksi |
US8868397B2 (en) | 2006-11-20 | 2014-10-21 | Sonics, Inc. | Transaction co-validation across abstraction layers |
US20080244131A1 (en) * | 2007-03-26 | 2008-10-02 | Atmel Corporation | Architecture for configurable bus arbitration in multibus systems with customizable master and slave circuits |
EP2192496B1 (en) * | 2008-11-28 | 2013-01-23 | Telefonaktiebolaget LM Ericsson (publ) | Arbitration in multiprocessor device |
US8386682B2 (en) * | 2010-06-30 | 2013-02-26 | Intel Corporation | Method, apparatus and system for maintaining transaction coherecy in a multiple data bus platform |
TWI420320B (zh) * | 2010-08-02 | 2013-12-21 | O2Micro Int Ltd | 位址配置設備、系統及其方法 |
KR101923661B1 (ko) | 2016-04-04 | 2018-11-29 | 주식회사 맴레이 | 플래시 기반 가속기 및 이를 포함하는 컴퓨팅 디바이스 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2494010B1 (fr) * | 1980-11-07 | 1986-09-19 | Thomson Csf Mat Tel | Dispositif d'arbitration decentralisee de plusieurs unites de traitement d'un systeme multiprocesseur |
IT1159351B (it) * | 1983-02-03 | 1987-02-25 | Cselt Centro Studi Lab Telecom | Circuito di arbitraggio a struttura distribuita per le richieste di accesso al bus di un sistema multiprocessore |
US5168568A (en) * | 1989-02-06 | 1992-12-01 | Compaq Computer Corporation | Delaying arbitration of bus access in digital computers |
US5301298A (en) * | 1991-10-11 | 1994-04-05 | Intel Corporation | Processor for multiple cache coherent protocols |
US5987549A (en) * | 1996-07-01 | 1999-11-16 | Sun Microsystems, Inc. | Method and apparatus providing short latency round-robin arbitration for access to a shared resource |
US5862355A (en) * | 1996-09-12 | 1999-01-19 | Telxon Corporation | Method and apparatus for overriding bus prioritization scheme |
US5884051A (en) * | 1997-06-13 | 1999-03-16 | International Business Machines Corporation | System, methods and computer program products for flexibly controlling bus access based on fixed and dynamic priorities |
-
1997
- 1997-06-26 KR KR1019970027904A patent/KR100252752B1/ko not_active IP Right Cessation
-
1998
- 1998-06-24 TW TW087110167A patent/TW455774B/zh not_active IP Right Cessation
- 1998-06-26 US US09/104,543 patent/US6141713A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100606701B1 (ko) * | 1999-03-22 | 2006-07-31 | 엘지전자 주식회사 | 계층적 구조의 중재 시스템 및 이를 이용한 중재 방법 |
KR20010078559A (ko) * | 2000-02-09 | 2001-08-21 | 윤종용 | 계층화된 분산형 버스 중재 장치 및 방법 |
KR100451789B1 (ko) * | 2001-10-16 | 2004-10-08 | 엘지전자 주식회사 | 자원 공유를 위한 프로세서 중재장치 및 중재방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100252752B1 (ko) | 2000-04-15 |
TW455774B (en) | 2001-09-21 |
US6141713A (en) | 2000-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100252752B1 (ko) | 다단계 제어 버스 중재장치 | |
EP1403773B1 (en) | Resource management device | |
US5710891A (en) | Pipelined distributed bus arbitration system | |
US5623672A (en) | Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment | |
US5583999A (en) | Bus arbiter and bus arbitrating method | |
US7734856B2 (en) | Method for operating a plurality of arbiters and arbiter system | |
US5598542A (en) | Method and apparatus for bus arbitration in a multiple bus information handling system using time slot assignment values | |
JP3417438B2 (ja) | 擬似ラウンドロビン仲裁システム | |
EP2515232B1 (en) | Priority level arbitration method and device | |
US4969120A (en) | Data processing system for time shared access to a time slotted bus | |
EP1851641B1 (en) | Switch matrix system with plural bus arbitrations per cycle via higher-frequency arbiter | |
GB2366883A (en) | Data processing apparatus with a bus system | |
US7353311B2 (en) | Method of accessing information and system therefor | |
JPH02219156A (ja) | アクセス優先順位決定装置およびバス・アービタ | |
US20060282588A1 (en) | Processor system that allows for simultaneous access by multiple requestors to a target with multiple ports | |
JP2000040061A (ja) | バス使用権調停システム | |
KR100486247B1 (ko) | 버스의 사용 빈도를 제어할 수 있는 방법 및 장치 | |
US5822549A (en) | Computer system and bus controller for controlling access to a computer bus | |
US6745273B1 (en) | Automatic deadlock prevention via arbitration switching | |
JPH10283310A (ja) | マルチプロセッサ・システムにおけるバス・アービトレーションの方法及び装置 | |
JP4822429B2 (ja) | バスアクセス調停方法及び半導体集積回路 | |
JP3407200B2 (ja) | アービトレーション装置および方法 | |
JP2004348745A (ja) | 高速の帯域幅のシステムバスを仲裁するためのバスシステム及びその方法 | |
KR100605867B1 (ko) | 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법 | |
JP2001167049A (ja) | バス調停装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |