KR19990002744U - Leadframe - Google Patents

Leadframe Download PDF

Info

Publication number
KR19990002744U
KR19990002744U KR2019970016328U KR19970016328U KR19990002744U KR 19990002744 U KR19990002744 U KR 19990002744U KR 2019970016328 U KR2019970016328 U KR 2019970016328U KR 19970016328 U KR19970016328 U KR 19970016328U KR 19990002744 U KR19990002744 U KR 19990002744U
Authority
KR
South Korea
Prior art keywords
molding compound
flat surface
lead frame
flow rate
gate
Prior art date
Application number
KR2019970016328U
Other languages
Korean (ko)
Other versions
KR200272827Y1 (en
Inventor
이남수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR2019970016328U priority Critical patent/KR200272827Y1/en
Publication of KR19990002744U publication Critical patent/KR19990002744U/en
Application granted granted Critical
Publication of KR200272827Y1 publication Critical patent/KR200272827Y1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

본 고안은 몰딩공정시 반도체 칩의 기울어짐을 방지할 수 있는 리드프레임 구조를 개시한다. 개시된 리드프레임은 몰딩 화합물이 유입되는 게이트를 몰딩 화합물의 진행방향에 따라서 그 폭이 좁아지는 쇄기 형상으로 구성하고, 그 쇄기형 평탄면의 가장자리를 소정 폭만큼 구부린 상태로 유지한다. 아울러, 쇄기형 평판면은 패키지 몸체의 중앙에 위치하도록 하므로써, 리드프레임의 상측과 하측방향으로 플러들어가는 몰딩화합물의 진행속도를 동일하게 한다. 쇄기형 게이트와 대향하는 위치에는 역쇄기형의 평판구조를 갖는 에어 벤트가 구비되고, 그 평판면에는 몰딩화합물의 진행방향과 동일한 엠보싱이 구비된다.The present invention discloses a leadframe structure that can prevent the semiconductor chip from tilting during the molding process. The disclosed leadframe configures the gate into which the molding compound flows into a wedge shape whose width becomes narrower in accordance with the advancing direction of the molding compound, and maintains the edge of the wedge-shaped flat surface by a predetermined width. In addition, since the wedge-shaped flat surface is positioned at the center of the package body, the traveling speed of the molding compound that is plugged into the upper side and the lower side of the lead frame is the same. An air vent having a reverse chain type flat plate structure is provided at a position opposite to the chain type gate, and the flat surface thereof is provided with the same embossing as the traveling direction of the molding compound.

Description

리드프레임Leadframe

본 고안은 반도체 패키지에 관한 것으로서, 특히 반도체 패키지의 리드프레임 구조에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a lead frame structure of a semiconductor package.

일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위해 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정등이 차례로 실행되어 웨이퍼에 집적 회로가 형성된다.Generally, in order to arrange and connect unit cells designed in a chip manufacturing process of a semiconductor device, selective introduction of impurities into predetermined portions of a substrate, a lamination process of laminating an insulating layer and a conductive layer, and a pattern mask process are sequentially performed. Integrated circuits are formed.

이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 칩절단, 칩부착, 외이어 본딩, 몰드, 트림 및 포밍공정 등의 순서로 진행하여 패키지화 된다.The integrated circuit chip thus formed is sent to an assembly process and packaged by proceeding in the order of chip cutting, chip attachment, wire bonding, mold, trimming and forming process.

도 1과 도 2는 종래의 실시예에 따른 것으로, 칩 위에 리드프레임이 부착되는 락(LOC:Lead On Chip)타입의 반도체 패키지의 길이방향에 따른 단면도이다.1 and 2 illustrate a cross-sectional view of a semiconductor package of a lock on chip (LOC) type in which a lead frame is attached to a chip.

도 1과 도 2를 참조하면, 반도체 패키지는 반도체 칩(2) 위에 리드프레임(4)의 인너러드가 테이프에 의하여 부착되고, 인너리드와 반도체 칩(2)의 본딩 패드는 와이어(6)에 의하여 본딩된다. 에폭시 수지와 같은 몰딩 화합물이 와이어 본딩된 구조체를 둘러싼 부분이 패키지의 몸체부(8)로서, 몸체부(8)는 금형내에 설치된 본딩 구조체의 일측 부분(게이트)로부터 용융상태의 에폭시 수지를 주입하는 것에 의하여 형성된다.1 and 2, the inner package of the lead frame 4 is attached to the semiconductor package 2 by a tape, and the bonding pad of the inner lead and the semiconductor chip 2 is attached to the wire 6. Is bonded. The part surrounding the structure in which the molding compound such as epoxy resin is wire bonded is the body part 8 of the package, and the body part 8 injects the molten epoxy resin from one side (gate) of the bonding structure installed in the mold. It is formed by.

상기한 방법으로 형성되는 패키지 몸체부(8)는 도 2에 도시한 것과 같은 휨 현상 및 도 3에 도시된 것과 같은 공공(Void:12)이 발생하여, 제품의 신뢰성을 저하시키는 문제를 발생시킨다. 휨 현상은 반도체를 구성하는 서로 다른 재료들간의 선 팽창 및 수축계수들의 차이 뿐만 아니라, 동일 재질에서도 리드프레임의 상하부에 위치하는 몸체부의 두께 차이에 기인하여 발생한다. 공공(12)은, 도 3에 도시된 것처럼, 에폭시 수지가 용융상태에서 금형(10A)내로 흘러 들어갈 때, 중간층에 있는 칩/와이어/페키지 몸체부의 두께 차이에 의해 상부측의 흐름(Ⅰ)보다 하부측의 흐름(Ⅱ)이 빨리 진행되어, 상하부측의 몰딩화합물의 흐름이 교차되는 상부 소정 위치에서 에어가 배출되지 못한 상태로 응고가 이루어지므로써, 발생된다.The package body 8 formed by the above-described method generates a warpage phenomenon as shown in FIG. 2 and voids 12 as shown in FIG. 3, resulting in a problem of lowering the reliability of the product. . The warpage phenomenon is caused not only by the difference in the linear expansion and contraction coefficients between the different materials constituting the semiconductor but also by the difference in the thickness of the body part positioned above and below the lead frame in the same material. As shown in FIG. 3, when the epoxy resin flows into the mold 10A in a molten state, as shown in FIG. 3, the cavity 12 is formed by the difference in the thickness of the chip / wire / package body portion in the intermediate layer. The flow (II) on the lower side proceeds quickly, and coagulation occurs in a state in which air is not discharged at the upper predetermined position at which the flow of the molding compound on the upper and lower sides intersects.

상기한 휨 현상 및 공공의 발생문제를 해결하기 위하여, 종래에는 도 4 및 도 5에 도시한 것처럼, 리드프레임(4)의 중앙부를 상측 및 하측으로 구부려 주는 업-셋(Up-set) 및 다운-셋(Down-set)을 주어서, 칩(2) 및 리드프레임(4)이 중앙에 위치하도록 하였다. 즉, 도 4에 도시한 것처럼, 다운-셋을 주는 경우에는, 칩이 리드프레임 위에 부착된 상태에서 칩의 표면과 패키지 몸체의 상부 표면까지의 거리 A가 다운 셋된 리드프레임의 표면부터 패키지 몸체의 하부 표면까지의 거리 B와 같도록 하고, 칩이 올려지지 않은 리드프레임의 표면으로부터 패키지 몸체부의 상하부 표면까지의 거리 C와 D가 같도록 구성하였다. 마찬가지로, 도 5에 도시한 것처럼, 업-셋을 주는 경우에는, 칩(2)이 리드프레임(4) 아래에 부착된 상태에서 업-셋된 리드프레임(4)의 표면과 패키지 몸체의 상부 표면까지의 거리 A가 칩의 하부 표면부터 패키지 몸체의 하부 표면까지의 거리 B와 같도록 하고, 칩이 부착되지 않은 리드프레임의 표면으로부터 패키지 몸체부의 상하부 표면까지의 거리 C와 D가 같도록 구성하였다.In order to solve the above-described warpage and the generation of vacancy, conventionally, as shown in Figures 4 and 5, up-set and down to bend the center portion of the lead frame 4 to the upper and lower sides The down-set was given so that the chip 2 and the lead frame 4 were located at the center. That is, as shown in FIG. 4, in the case of giving the down-set, the distance A between the surface of the chip and the upper surface of the package body with the chip attached to the lead frame is set from the surface of the lead frame with the down set. The distance B to the lower surface was the same, and the distances C and D from the surface of the lead frame on which the chip was not raised to the upper and lower surfaces of the package body were the same. Similarly, in the case of giving an up-set as shown in FIG. 5, up to the surface of the up-set leadframe 4 and the upper surface of the package body with the chip 2 attached below the leadframe 4. The distance A is equal to the distance B from the lower surface of the chip to the lower surface of the package body, and the distances C and D from the surface of the lead frame to which the chip is not attached are the same as the upper and lower surfaces of the package body.

그러나, 상기한 리드프레임의 업-셋 및 다웃-셋의 해결방법은 솔더 조인트시에 신뢰성 저하 문제가 발생하므로, 상기한 신뢰성 저하 문제를 극복하기 위하여 상부측의 두께를 하부측의 두께에 비하여 얇게 하는 플랫형(Flat type) 구조로 진행되고 있는데, 이 경우에는 전단에서 언급한 휨 현상 및 보이드의 발생 문제는 불가피하게 된다.However, the above-described solution of up-set and out-set of the lead frame has a problem of deterioration of reliability at the time of solder joint, so that the thickness of the upper side is made thinner than the thickness of the lower side in order to overcome the above reliability deterioration problem. The flat type structure is proceeding, in which case the problems of bending and voids mentioned in the shear are inevitable.

따라서, 본 고안은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 용융 상태의 몰딩 화합물의 흐름속도를 제어하는 중간 매개체인 리드프레임의 구조를 변경하는 것에 의하여, 패키지 몸체부의 휨 현상 및 보이드의 발생을 해결할 수 있는 리드프레임을 제공하는데 그 목적이 있다.Therefore, the present invention has been made to solve the above problems, by changing the structure of the lead frame, which is an intermediate medium for controlling the flow rate of the molding compound in the molten state, to prevent the occurrence of bending and voids in the package body portion The purpose is to provide a lead frame that can be solved.

도 1과 도 2는 종래의 실시예에 따른 것으로서, 반도체 패키지의 길이방향에 따른 횡단면도.1 and 2 are in accordance with a conventional embodiment, a cross-sectional view in the longitudinal direction of the semiconductor package.

도 3은 종래의 실시예에 따른 것으로서, 솝 타입의 반도체 패키지의 종단면도.3 is a longitudinal cross-sectional view of a semiconductor package of type VII, in accordance with a conventional embodiment;

도 3은 종래의 실시예에 따른 것으로서, 몰딩용 금형 내에서의 몰딩화합의 흐름을 보여주는 도면.3 is a view showing a flow of a molding compound in a molding die according to a conventional embodiment.

도 4는 종래의 실시예에 따른 것으로서, 다운 셋된 반도체 패키지의 횡단면도.4 is a cross-sectional view of a downset semiconductor package, according to a conventional embodiment;

도 5는 종래의 실시예에 따른 것으로서, 다운 셋된 반도체 패키지의 횡단면도.5 is a cross-sectional view of a downset semiconductor package, according to a conventional embodiment;

도 6A 내지 도 6B는 플랫 타입의 반도체 패키지의 단면도.6A to 6B are cross-sectional views of a semiconductor package of a flat type.

도 7은 본 고안의 실시예에 따른 리드프레임의 사시도.7 is a perspective view of a lead frame according to an embodiment of the present invention.

도 8은 도 7의 게이트를 포함하는 부분의 부분 단면도.8 is a partial cross-sectional view of a portion including the gate of FIG.

도 9는 도 7의 게이트의 후면의 사시도.9 is a perspective view of the back side of the gate of FIG.

도 10은 본 고안의 제2 실시예에 따른 게이트의 사시도.10 is a perspective view of a gate according to a second embodiment of the present invention.

도 11은 도 10의 A-A'를 따라 절단된 단면도.FIG. 11 is a cross-sectional view taken along the line AA ′ of FIG. 10.

도 12A 내지 도 12C는 본 고안의 제3 실시예에 따른 게이트의 구성도.12A to 12C are block diagrams of a gate according to a third embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

30:반도체 칩32:락 테이프30: semiconductor chip 32: lock tape

34:골드 와이어36:버스 바34: gold wire 36: bus bar

41:게이트42:벤딩된 가장자리부41: gate 42: bent edge

43:제1 플레이트 바44:에어 벤트43: first plate bar 44: air vent

45:제2 플레이트 바45a:엠보싱45: second plate bar 45a: embossing

46:인너리드46: inner lead

본 고안에 따르면, 리드프레임은, 몰딩 화합물이 유입되는 게이트를 몰딩 화합물의 진행방향에 따라서 그 폭이 좁아지는 쇄기 형상으로 구성하고, 그 쇄기형 평탄면의 가장자리를 소정 폭만큼 일측방향으로 구부린다. 아울러, 쇄기형 평판면은 패키지 몸체의 중앙에 위치하도록 하므로써, 리드프레임의 상측과 하측방향으로 플러 들어가는 몰딩화합물의 진행속도를 동일하게 한다. 쇄기형 게이트와 대향하는 위치에는 역쇄기형의 평판구조를 에어 벤트가 구비되고, 그 평판면에는 몰딩화합물의 진행방향과 동일한 엠보싱이 구비된다.According to the present invention, the lead frame comprises a gate shape in which the gate into which the molding compound flows is narrowed in accordance with the advancing direction of the molding compound, and the edge of the wedge-shaped flat surface is bent in one direction by a predetermined width. In addition, since the wedge-shaped flat surface is positioned at the center of the package body, the moving speed of the molding compound that is plugged into the upper side and the lower side of the lead frame is the same. At the position opposite to the gate type gate, an air vent is provided with a reverse chain type plate structure, and the plate surface is provided with the same embossing as the traveling direction of the molding compound.

[실시예]EXAMPLE

이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.

본 고안의 구성을 적용하기에 앞서, 도 6A 및 도 6B를 참조하여, 평탄 타입의 리드프레임을 사용할 때, 위치에 따라서 휨 현상 및 보이드의 발생정도를 살펴보면 다음과 같다. 용융상태의 에폭시 화합물이 주입되는 게이트(G)의 인접부는 휨 현상이 심하고, 공공의 발생은 미세하다. 중앙부는 휨 현상이 미세하고 공공의 발생도 없다. 공기가 배출되는 에어 벤트(A)의 인접부는 휨 현상이 심하고, 공공의 발생 또한 심하다.Prior to applying the configuration of the present invention, with reference to Figures 6A and 6B, when using the lead-type of the flat type, look at the occurrence of bending and voids according to the position as follows. Adjacent portions of the gate G into which the epoxy compound in the molten state is injected are highly warped and generation of pores is minute. The central part has a fine warping phenomenon and no voids. Adjacent parts of the air vent A through which air is discharged are severely warped, and the generation of vacancy is also severe.

상기와 같은 휨 현상 및 공공의 발생 경향에 따라, 리드프레임의 게이트(G) 부위와 에어 벤트(A) 부위는 다음과 같은 구성을 가진다.According to the warpage phenomenon and the tendency of the vacancy as described above, the gate (G) portion and the air vent (A) portion of the lead frame has the following configuration.

도 7을 참조하면, 몰딩 화합물이 유입되는 게이트(41)는 몰딩 화합물의 진행 방향에 따라서 그 폭이 좁아지는 쇄기 형상의 제1 플레이트-바(Plate-bar:43) 및 벤딩된 가장자리부(42)를 포함하고, 제1 플레이트-바(43)는, 도 8에 도시된 것처럼, 그 표면부터 패키지 몸체의 상부 표면까지의 거리 A와 그 표면부터 패키지 몸체의 하부 표면까지 거리 B를 같게 하여, 패키지 몸체의 중앙에 위치하도록 한다. 쇄기형 게이트(42)와 대향하는 위치에는 역쇄기형의 구조를 갖는 제2 플레이트-바(45)를 포함하는 에어 벤트(44)가 구비되고, 제2 패키지-바(45)에는 몰딩화합물의 진행방향과 동일한 엠보싱(45a)이 구비된다.Referring to FIG. 7, the gate 41 into which the molding compound is introduced may have a first plate-bar 43 and a bent edge 42 having a wedge shape, the width of which is narrowed according to the advancing direction of the molding compound. And the first plate-bar 43 equals the distance A from its surface to the upper surface of the package body and the distance B from its surface to the lower surface of the package body, as shown in FIG. 8, It is located in the center of the package body. An air vent 44 including a second plate-bar 45 having a reverse chain-type structure is provided at a position opposite to the wedge-type gate 42, and the second package-bar 45 has a progress of molding compound. Embossing 45a in the same direction is provided.

리드프레임의 인너리드(46)와 버스 바(36)는 락-테이프(32)가 개재된 상태로 반도체 칩(30)에 부착되고, 각각의 인너리드(46)와 반도체 칩(30)의 본딩 패드는 골드 와이어(34)에 의하여 본딩된다.The inner lead 46 and the bus bar 36 of the lead frame are attached to the semiconductor chip 30 with the lock tape 32 interposed therebetween, and bonding the respective inner leads 46 and the semiconductor chip 30 to each other. The pad is bonded by gold wire 34.

도 9은 상기한 구조의 리드프레임의 게이트(41)의 플레이트 바(43)의 하부면을 통한 몰딩 화합물의 흐름을 보여준다.9 shows the flow of the molding compound through the lower surface of the plate bar 43 of the gate 41 of the leadframe of the above structure.

도 8과 도 9를 참조하면, 몰딩 화합물의 흐름 Mf는 플레이트 바(43)의 상부면을 따라서 패키지 몸체부의 상부측 흐름이 형성되고, 플레이트 바의 하부면과 벤딩된 가장자리 부분(42)에 의하여 패키지 몸체부의 하부측 흐름이 형성된다. 하부측 유속은 도 9에 도시된 것처럼, 쇄기 형상과 벤딩된 가장자리 내측면(Bi)에 의하여 진행방향에 따라 유속이 감소하므로, 상부측과 하부측의 유속이 같아지게 된다.8 and 9, the flow Mf of the molding compound is formed by the upper side flow of the package body along the upper surface of the plate bar 43, and is formed by the edge portion 42 bent from the lower surface of the plate bar. The bottom side flow of the package body is formed. As shown in FIG. 9, the flow rate of the lower side flow is reduced in the traveling direction by the wedge shape and the bent edge inner surface Bi, so that the flow rates of the upper side and the lower side become the same.

도 10과 도 11은 제2 실시예에 따른 게이트 부의 플레이트 바의 구조를 도시한 것으로서, 플레이트 바는 그 하부면의 가장자리를 따라서 돌출되도록 구성한다. 상기한 돌출부는 유입되는 몰딩 화합물의 진행경로를 제한하므로써, 벤딩된 가장자리 부분을 구비한 제1 실시예의 경우와 동일하게 하부측의 유속을 감소시킬 수 있다.10 and 11 illustrate the structure of the plate bar of the gate part according to the second embodiment, wherein the plate bar is configured to protrude along the edge of the lower surface thereof. The protrusion may reduce the flow velocity of the lower side in the same manner as in the first embodiment having the bent edge portion by restricting the traveling path of the introduced molding compound.

도 12A는 본 고안의 제3 실시예에 따른 게이트 부의 플레이트 바의 구조를 도시한 사시도이고, 도 12B는 도 12A의 C-C'선을 따라 절단된 단면도, 도 12C는 도 12A의 B-B'선을 따라 절단된 단면도이다.12A is a perspective view illustrating a structure of a plate bar of a gate part according to a third embodiment of the present invention, FIG. 12B is a cross-sectional view taken along the line CC ′ of FIG. 12A, and FIG. 12C is B-B of FIG. 12A. 'It is a cross section cut along the line.

플레이트 바의 하부면을 통하여 유입되는 몰딩 화합물은 그 진행이 하부로 돌출된 돌출부에 의하여 방해받기 때문에, 상부면을 통하여 유입되는 몰딩 화합물의 유속에 비하여 느려지게 되고, 그로 인하여 상하 방향으로의 몰딩 화합물의 진행속도는 거의 같아지게 된다.Since the molding compound flowing through the lower surface of the plate bar is hindered by the flow rate of the molding compound flowing through the upper surface because its progress is hindered by protrusions projecting downwardly, the molding compound in the vertical direction The advancing speed will be about the same.

이상에서 설명한 바와 같이, 본 고안은 현재 TSOP형의 패키지에서 심각하게 대두되는 문제점인 휨 현상과 공공의 발생을 방지 및 억제하는 효과를 제공한다. 종래의 기술에 따르면, 휨 현상과 공공의 발생을 방지하기 위하여, 몰딩 화합물의 성분을 조정하는 방법이 사용되거나, 금형의 형상을 수정하는 방법이 사용되고 있지만, 본 고안에서는 리드프레임만의 구성을 달리하므로써, 목적 달성이 가능해진다. 이는 새로운 패키지의 개발 기간을 단축할 수 있으며, 생산비를 낮추는 효과 또한 제공한다. 아울러, 문제점 해결을 위한 평가작업을 배제할 수 있어서, 양산시기를 앞당길 수 있고, 금형 수정에 소요되는 비용도 절감할 수 있는 등의 유, 무형의 큰 효과가 제공된다.As described above, the present invention provides an effect of preventing and suppressing the occurrence of warpage and vacancy, which are serious problems in the current TSOP type package. According to the prior art, in order to prevent warpage and the generation of voids, a method of adjusting the composition of the molding compound is used or a method of modifying the shape of the mold is used. Thus, the object can be achieved. This can shorten the development time of a new package and also reduce the production cost. In addition, it is possible to exclude the evaluation work for solving the problem, it is possible to speed up the mass production time, and to reduce the cost required for the mold modification, such as tangible, intangible big effect is provided.

여기에서는 본 고안의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Although specific embodiments of the present invention have been described and illustrated herein, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (5)

패키지 몸체부의 형성을 위한 몰딩 화합물이 유입되는 게이트와, 상기 몰딩 화합물이 금형 내로 유입시 에어를 배출하는 에어벤트를 구비한 리드프레임에 있어서, 상기 몰딩 화합물의 진행방향에 따라서 그 폭이 좁아지는 쇄기 형상을 가지며, 유입되는 몰딩 화합물이 그의 상하면을 통하여 진행되도록 하며, 패키지 몸체의 중앙에 위치하는 평탄면과, 상기 평탄면을 통하여 유입되는 몰딩 화합물의 유속이 상대적으로 빠른 측의 상기 평탄면의 일면에 상기 몰딩 화합물의 유속을 감소시키는 저지수단과, 상기 게이트와 대향하는 위치에 설치되어, 상기 몰딩 화합물의 유입시 에어를 배출하는 에어 벤트를 포함하는 것을 특징으로 하는 리드프레임.A lead frame having a gate into which a molding compound for forming a package body part flows, and an air vent for discharging air when the molding compound flows into a mold, the wedge having a width narrowing according to a traveling direction of the molding compound. One surface of the flat surface having a shape, the incoming molding compound proceeds through the upper and lower surfaces thereof, the flat surface located in the center of the package body, and the flow rate of the molding compound flowing through the flat surface is relatively fast. And a blocking means for reducing the flow rate of the molding compound, and an air vent installed at a position opposite to the gate to discharge air upon inflow of the molding compound. 제1항에 있어서, 상기 저지수단은 상기 몰딩 화합물의 유속이 빠른 쪽으로, 상기 평탄면의 가장자리를 소정 폭으로 구부린 벤딩부를 포함하는 것을 특징으로 하는 리드프레임.The lead frame according to claim 1, wherein the blocking means includes a bending portion bent at an edge of the flat surface in a predetermined width toward a higher flow rate of the molding compound. 제1항에 있어서, 상기 저지수단은 상기 몰딩 화합물의 유속이 빠른 쪽으로 상기 평탄면의 가장자리를 돌출시킨 돌출부를 포함하는 것을 특징으로 하는 리드프레임.The lead frame according to claim 1, wherein the blocking means includes a protrusion which protrudes an edge of the flat surface toward a faster flow rate of the molding compound. 제1항에 있어서, 상기 저지수단은 상기 몰딩 화합물의 유속이 빠른 쪽으로 상기 몰딩 화합물의 진행방향과 수직하게, 상기 평탄면을 돌출시킨 다수의 돌출부를 포함하는 것을 특징으로 하는 리드프레임.The lead frame according to claim 1, wherein the blocking means includes a plurality of protrusions protruding the flat surface perpendicular to the direction in which the molding compound flows toward the faster flow rate of the molding compound. 제1항에 있어서, 상기, 에어벤트부는 몰딩 화합물의 진행방향으로 그 폭이 좁아지는 역쇄기형상을 가지며, 몰딩 화합물의 진행방향과 평행하게 상기 몰딩 화합물의 유속이 빠른 쪽으로 돌출된 돌출부를 포함하는 것을 특징으로 하는 리드프레임.The air vent of claim 1, wherein the air vent part has an inverted chain shape that is narrow in the advancing direction of the molding compound, and includes a protrusion protruding toward a faster flow rate of the molding compound in parallel with the advancing direction of the molding compound. Lead frame, characterized in that.
KR2019970016328U 1997-06-28 1997-06-28 Lead frame KR200272827Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970016328U KR200272827Y1 (en) 1997-06-28 1997-06-28 Lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970016328U KR200272827Y1 (en) 1997-06-28 1997-06-28 Lead frame

Publications (2)

Publication Number Publication Date
KR19990002744U true KR19990002744U (en) 1999-01-25
KR200272827Y1 KR200272827Y1 (en) 2002-09-17

Family

ID=53898260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970016328U KR200272827Y1 (en) 1997-06-28 1997-06-28 Lead frame

Country Status (1)

Country Link
KR (1) KR200272827Y1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5404083B2 (en) * 2009-02-10 2014-01-29 株式会社東芝 Semiconductor device

Also Published As

Publication number Publication date
KR200272827Y1 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
US10490486B2 (en) Semiconductor device
US6291273B1 (en) Plastic molded type semiconductor device and fabrication process thereof
US5977613A (en) Electronic component, method for making the same, and lead frame and mold assembly for use therein
US8513785B2 (en) Method of manufacturing a semiconductor device
US5623163A (en) Leadframe for semiconductor devices
US7732910B2 (en) Lead frame including suspending leads having trenches formed therein
KR200272827Y1 (en) Lead frame
JPH0715918B2 (en) Lead structure for semiconductor chip mounting
US6316829B1 (en) Reinforced semiconductor package
US6943456B2 (en) Plastic molded type semiconductor device and fabrication process thereof
KR20050083322A (en) Lead frame for semiconductor package and the fabrication method thereof
JP3005508B2 (en) Lead frame and semiconductor device
KR101237344B1 (en) Molded leadless package having improved reliability and high thermal transferability and sawing type molded leadless package and method of manufacturing the same
US20020158315A1 (en) Lead frame having semiconductor device mounted thereon and method for fabricating the same
JPH1154686A (en) Lead frame and semiconductor package using the same
KR19990002738U (en) Semiconductor package
JPH11340403A (en) Lead frame
JP2781070B2 (en) Lead frame manufacturing method
JPH10294420A (en) Semiconductor device and its manufacture
JPH08139253A (en) Manufacture of lead frame and semiconductor device
KR200213530Y1 (en) Semiconductor chip mounting board structure of lead frame for semiconductor package
KR0163872B1 (en) Packing structure having bond wire error prevention blocking lead
JPS61168947A (en) Manufacture of semiconductor device and leadframe used in said device
JPH06151515A (en) Carrier tape, mold tool for molding and manufacture of semiconductor device using them
KR20010028295A (en) lead frame for fabricating semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee