KR19990000995A - 플래쉬 메모리 소자 - Google Patents

플래쉬 메모리 소자 Download PDF

Info

Publication number
KR19990000995A
KR19990000995A KR1019970024169A KR19970024169A KR19990000995A KR 19990000995 A KR19990000995 A KR 19990000995A KR 1019970024169 A KR1019970024169 A KR 1019970024169A KR 19970024169 A KR19970024169 A KR 19970024169A KR 19990000995 A KR19990000995 A KR 19990000995A
Authority
KR
South Korea
Prior art keywords
well
source
voltage
drain
flash memory
Prior art date
Application number
KR1019970024169A
Other languages
English (en)
Inventor
김종오
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970024169A priority Critical patent/KR19990000995A/ko
Publication of KR19990000995A publication Critical patent/KR19990000995A/ko

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자에 관한 것으로, 특히 플래쉬 메모리 소자.
2. 발명이 해결하려는 기술적 과제
데이터 소거시 발생하는 소오스 전류를 줄여 소자의 신뢰성을 향상시키고 용이하게 전체 회로를 설계하기 위함.
3. 발명의 해결방법의 요지
플래쉬 메모리 소자를 트리플 웰에 제작하고, 또한 P-웰의 전압과 소오스 전압을 모든 구동 형태에서 일치시킴.

Description

플래쉬 메모리 소자
본 발명은 반도체 소자에 관한 것으로, 특히 트리플 웰 구조를 갖는 플래쉬 메모리 소자에 관한 것이다.
도 1은 일반적인 플래쉬 메모리 소자의 단면도이다. 도 1에 도시된 바와 같이 소오스와 드레인 간의 누설 전류와 문턱 전압을 조절하기 위해 P형 기판(11)에 P-웰(well)(12)이 형성된다. P-웰(12) 상부의 선택된 영역에 터널(tunnel) 산화막(13) 및 전자를 보존하는 플로팅 게이트(floating gate)(14)가 순차적으로 형성된다. 플로팅 게이트(14)의 상부에 절연막(15) 및 실질적으로 플로팅 게이트(14)에 전압을 유기시키는 콘트롤 게이트(control gate)(16)가 순차적으로 형성된다. 또한 P-웰(12)내에 N형의 소오스(S)와 드레인(D)이 형성된다. 소오스(S)와 드레인(D)은 비대칭적인 접합 구조를 가지고 있는 것이 통례이다.
이러한 구조에서 프로그램 조건은 VG=7∼15V, VD=3∼10V, VS=0V, VB=0V이며, 이러한 조건에서 발생되는 핫(hot) 전자가 채널에서 플로팅 게이트(14)로 주입된다.
반대로 데이터의 소거 조건은 VG=-7∼-15V, VS=3∼10V, VB=0V이며, 드레인 단자(D)는 전기적으로 플로팅(floating) 상태를 유지하게 된다. 이때 소오스 단자(S)를 통해 약 1∼100nA의 전류가 흐르게 된다. 소오스 단자(S)를 통해 흐르는 전류가 10nA라고 가정할 경우 512Kbit를 동시에 소거하면 약 5.23mA(=10nA×512×1024)의 총전류가 흐르게 된다. 이러한 전류를 발생시키는 주요인은 밴드간 터널링(band-to-band-tunneling: 이하 BTBT라 함) 전류이며, 이것은 소오스(S)와 플로팅 게이트(14)가 서로 오버랩(overlap)되어 있는 곳에 형성되는 큰 전계에 의해 발생되는 것으로 알려져 있다. 이러한 큰 전류는 회로의 설계시에 상당한 부담으로 작용될 뿐만 아니라 소자의 신뢰성도 열화시키는 것으로 알려져 있다. 따라서 플래쉬 메모리를 개발하고자 할 때에는 이러한 전류를 감소시키려는 노력이 항상 뒤따르고 있는 실정이다. 이러한 노력의 일환으로 사용하는 것이 이상에서 설명한 소오스 소거 방식이 아닌 채널 소거 방식이다.
채널 소거 방식은 소거되는 경로를 플로팅 게이트(14)와 소오스(S)가 아닌 플로팅 게이트(14)와 P-웰(12)로 하고 소오스(S)는 드레인(D)과 같이 플로팅 상태로 하는 것이 보통이다. 이러한 경우에 P-웰(12)에 일정한 전압을 인가하므로써 전체적인 소자의 동작을 쉽게 설계할 수 있으나, P-웰(12)이 셀 영역 뿐만 아니라 주변 회로의 영역까지 공통으로 사용하고 있어 회로의 설계에 상당한 문제점이 따르게 되며 사실상 불가능하다. 그리고 소오스(S)를 플로팅으로 하는 경우에 소오스(S)에 연결되는 회로와 P-웰(12)에 연결되는 회로를 따로 설계하여야 하므로 역시 회로 설계에 문제점이 따르게 된다.
따라서, 본 발명은 일반적인 P-웰을 기반으로 하는 플래쉬 메모리 소자의 문제점인 데이터 소거시 발생되는 소오스 전류를 줄이면서 용이하게 전체 소자를 설계할 수 있어 소자의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 소자를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 P형 기판에 형성된 N-웰과, 상기 N-웰에 형성된 P-웰과, 상기 P-웰 상부의 선택된 영역에 형성된 터널 산화막과, 상기 터널 산화막 상부에 순차적으로 형성된 플로팅 게이트, 절연막 및 콘트롤 게이트와, 상기 P-웰의 선택된 영역에 형성된 소오스 및 드레인으로 이루어진 것을 특징으로 한다.
도 1은 일반적인 플래쉬 메모리 소자의 단면도.
도 2는 본 발명에 따른 플래쉬 메모리 소자의 단면도.
도 3은 종래의 플래쉬 메모리 소자 및 본 발명에 따른 플래쉬 메모리 소자의 특성을 비교한 그래프.
*도면의 주요 부분에 대한 부호 설명*
11, 21 : P형 기판 12, 23 : P-웰
13, 24 : 터널 산화막 14, 25 : 플로팅 게이트
15, 26 : 절연막 16, 27 : 콘트롤 게이트
S : 소오스 D : 드레인
G : 게이트 22 : N-웰
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 플래쉬 메모리 소자의 단면도이다. 도 2에 도시된 바와 같이 P형 기판(21)에 접합의 깊이가 큰 N-웰(22)을 형성하고, N-웰(22) 상부에 P-웰(23)을 형성하여 트리플(triple) 구조를 형성한다. P-웰(23) 상부의 선택된 영역에 터널(tunnel) 산화막(24) 및 전자를 보존하는 플로팅 게이트(floating gate)(25)를 순차적으로 형성한다. 플로팅 게이트(25) 상부에 절연막(26) 및 실질적으로 플로팅 게이트(25)에 전압을 유기시키는 콘트롤 게이트(control gate)(27)를 형성한다. 또한 P-웰(23) 내에 N형 소오스(S)와 드레인(D)을 형성한다. 이때 소오스(S)와 드레인(D)은 대칭적인 접합 구조 뿐만 아니라 비대칭적인 접합 구조를 가지고 있다.
다음 표는 본 발명에서 제안한 플래쉬 메모리 소자의 구동 조건을 나타낸 것이다.
[표]
구동 형태 콘트롤 게이트 전압 소오스 전압 드레인 전압 P-웰 전압 N-웰 전압
데이터 독출 2∼7V ∼0V 0.1∼2V ∼0V 0∼7V
프로그램 5∼15V ∼0V 3∼10V ∼0V 0∼7V
데이터 소거 -5∼-15V 2∼10V 플로팅 소오스 전압과 동일 P-웰보다 크거나 동일
이때 P형 기판은 주변 회로의 동작 상황에 따라 유지되도록 한다. 일반적으로 VB1=0V가 인가되게 된다. 위의 표에서 언급하였듯이 본 발명에 따른 플래쉬 메모리 소자의 구조에서 데이터 독출 조건은 VG=2∼7V, VS=0V, VD=0.1∼2V, P-웰 전압 VB2=0V, N-웰 전압 VB3=0∼7V이고, 프로그램 조건은 VG=5∼15V, VS=0V, VD=3∼10V, VB2=0V, VB3=0∼7V이다. 또한 데이터 소거 조건은 VG=-5∼-15V, VS=2∼10V, VD는 플로팅 상태를 유지하거나 소오스 전압과 동일한 전압 또는 0V를 인가하고, VB2는 소오스 전압과 동일한 2∼10V를 인가하거나 소오스 전압보다 큰 3∼15V를 인가하고, VB3는 소오스 전압 및 P-웰 전압과 동일한 2∼10V를 유지한다. 이와 같이 P-웰의 전압과 소오스의 전압이 모든 구동 형태에서 일치하므로 동일한 회로로서 같이 사용할 수 있다. 이러한 모든 동작은 소오스와 드레인이 대칭 구조로 되어 있어도 같은 상황으로 동작된다.
도 3은 종래 및 본 발명에 따른 플래쉬 메모리 소자의 소거 동작시의 특성을 비교한 그래프로서, 플로팅 게이트로만 만들어진 실제의 트랜지스터에서 측정한 게이트 전압의 변화에 따른 소오스 및 드레인 전류의 변화를 도시한 것이다. 소오스 전압(VS)을 4V로, 드레인 전압을 플로팅 상태로 고정시키고 P-웰에 인가되는 전압(VB2)을 0V에서 4V로 변화시켰을 때 게이트 전압(VG)의 변화에 따른 소오스 전류(IS) 및 게이트 전류(IG)의 변화를 도시한 것이다. 이는 종래의 소거시 인가되는 전압, 0V를 P-웰에 인가하였을 때의 소오스 전류 및 드레인 전류와 본 발명에 따른 소거시 인가되는 전압, 1V에서 4V까지 변화시켜 P-웰에 인가하였을 때를 비교하면 본 발명에 따라 전압을 증가시켰을 때 소오스 전류 및 게이트 전류 특성이 향상됨을 알 수 있다. 도시된 바와 같이 P-웰에 인가되는 전압과 고정된 소오스 전압이 같아질 때, 즉 4V일 때 소오스 전류가 급격하게 줄어드는 것을 볼 수 있다. 이것은 BTBT 전류가 급격히 줄어드는 것을 의미하는 것으로서 P-웰과 소오스가 등전위로 설정되므로서 접합에 존재되는 전계가 매우 줄었기 때문이다. 그러나 소오스 뿐만 아니라 P-웰 방향으로도 전류가 발생하기 때문에 전체적인 게이트 전류는 오히려 커지고 있어 소거시의 특성은 향상될 수 있다. 그리고 소거시에 N-웰은 P-웰과 같은 전압을 유지하도록하여 서로간의 다이오드를 항상 역방향으로 유지할 수 있도록 하여야 한다.
상술한 바와 같이 본 발명에 의하면 플래쉬 메모리 소자를 트리플 웰 형태로 제작함으로써 데이터 소거시 발생하는 소오스 전류를 줄일 수 있어 소자의 신뢰성을 향상시킬 수 있으며, 또한 P-웰의 전압과 소오스 전압이 모든 구동 형태에서 일치하므로 동일한 회로로서 같이 사용할 수 있어 용이하게 전체 회로를 설계할 수 있다.

Claims (10)

  1. P형 기판에 형성된 N-웰과,
    상기 N-웰에 형성된 P-웰과,
    상기 P-웰 상부의 선택된 영역에 형성된 터널 산화막과,
    상기 터널 산화막 상부에 순차적으로 형성된 플로팅 게이트, 절연막 및 콘트롤 게이트와,
    상기 P-웰의 선택된 영역에 형성된 소오스 및 드레인으로 이루어진 것을 특징으로 하는 플래쉬 메모리 소자.
  2. P형 기판에 형성된 N-웰과,
    상기 N-웰에 형성된 P-웰과,
    상기 P-웰 상부의 선택된 영역에 형성된 터널 산화막과,
    상기 터널 산화막 상부에 순차적으로 형성된 플로팅 게이트, 절연막 및 콘트롤 게이트와,
    상기 P-웰의 선택된 영역에 형성된 소오스 및 드레인으로 이루어지되 상기 P형 기판에 0V, 상기 콘트롤 게이트에 5V 내지 15V, 상기 소오스에 0V, 상기 드레인에 2V 내지 10V, 상기 P-웰에 0V, 상기 N-웰에 0V 내지 7V의 전압을 인가하므로써 프로그램 동작이 수행되도록 하는 것을 특징으로 하는 플래쉬 메모리 소자.
  3. P형 기판에 형성된 N-웰과,
    상기 N-웰에 형성된 P-웰과,
    상기 P-웰 상부의 선택된 영역에 형성된 터널 산화막과,
    상기 터널 산화막 상부에 순차적으로 형성된 플로팅 게이트, 절연막 및 콘트롤 게이트와,
    상기 P-웰의 선택된 영역에 형성된 소오스 및 드레인으로 이루어지되 상기 P형 기판에 0V, 상기 콘트롤 게이트에 2V 내지 7V, 상기 소오스에 0V, 상기 드레인에 0.1V 내지 2V, 상기 P-웰에 0V, 상기 N-웰에 0V 내지 7V의 전압을 인가하므로써 독출 동작이 수행되도록 하는 것을 특징으로 하는 플래쉬 메모리 소자.
  4. P형 기판에 형성된 N-웰과,
    상기 N-웰에 형성된 P-웰과,
    상기 P-웰 상부의 선택된 영역에 형성된 터널 산화막과,
    상기 터널 산화막 상부에 순차적으로 형성된 플로팅 게이트, 절연막 및 콘트롤 게이트와,
    상기 P-웰의 선택된 영역에 형성된 소오스 및 드레인으로 이루어지되 상기 P형 기판에 0V, 상기 콘트롤 게이트에 -5V 내지 -15V, 상기 소오스에 2V 내지 10V, 상기 P-웰에 상기 소오스 전압과 동일한 전압, 상기 N-웰에 상기 P-웰과 동일한 전압을 인가하고 상기 드레인을 플로팅 상태로 유지하므로써 소거 동작이 수행되도록 하는 것을 특징으로 하는 플래쉬 메모리 소자.
  5. 제 4 항에 있어서, 상기 드레인에 플로팅 상태 대신에 상기 소오스와 동일한 전압을 인가하는 것을 특징으로 하는 플래쉬 메모리 소자.
  6. 제 4 항에 있어서, 상기 드레인에 플로팅 상태 대신에 0V의 전압을 인가하는 것을 특징으로 하는 플래쉬 메모리 소자.
  7. P형 기판에 형성된 N-웰과,
    상기 N-웰에 형성된 P-웰과,
    상기 P-웰 상부의 선택된 영역에 형성된 터널 산화막과,
    상기 터널 산화막 상부에 순차적으로 형성된 플로팅 게이트, 절연막 및 콘트롤 게이트와,
    상기 P-웰의 선택된 영역에 형성된 소오스 및 드레인으로 이루어지되 상기 P형 기판에 0V, 상기 콘트롤 게이트에 -5V 내지 -15V, 상기 소오스에 2V 내지 10V, 상기 P-웰에 상기 소오스 전압과 동일한 전압, 상기 N-웰에 상기 P-웰보다 큰 전압을 인가하고 상기 드레인을 플로팅 상태로 유지하므로써 소거 동작이 수행되도록 하는 것을 특징으로 하는 플래쉬 메모리 소자.
  8. 제 7 항에 있어서, 상기 N-웰에 인가되는 전압은 3V 내지 15V인 것을 특징으로 하는 플래쉬 메모리 소자.
  9. 제 7 항에 있어서, 상기 드레인에 플로팅 상태 대신에 상기 소오스와 동일한 전압을 상기 드레인에 인가하는 것을 특징으로 하는 플래쉬 메모리 소자.
  10. 제 7 항에 있어서, 상기 드레인에 플로팅 상태 대신에 0V의 전압을 인가하는 것을 특징으로 하는 플래쉬 메모리 소자.
KR1019970024169A 1997-06-11 1997-06-11 플래쉬 메모리 소자 KR19990000995A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970024169A KR19990000995A (ko) 1997-06-11 1997-06-11 플래쉬 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970024169A KR19990000995A (ko) 1997-06-11 1997-06-11 플래쉬 메모리 소자

Publications (1)

Publication Number Publication Date
KR19990000995A true KR19990000995A (ko) 1999-01-15

Family

ID=65986690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024169A KR19990000995A (ko) 1997-06-11 1997-06-11 플래쉬 메모리 소자

Country Status (1)

Country Link
KR (1) KR19990000995A (ko)

Similar Documents

Publication Publication Date Title
US20170206975A1 (en) Memory cell with low reading voltages
US6377490B1 (en) Nonvolatile semiconductor memory device and method for driving the same
US9287406B2 (en) Dual-mode transistor devices and methods for operating same
KR100292161B1 (ko) 불휘발성 메모리 소자 내장 집적 회로 및 메모리 셀 상태 설정방법
KR100744139B1 (ko) 단일 게이트 구조를 가지는 ｅｅｐｒｏｍ 및 그 동작 방법
US5790460A (en) Method of erasing a flash EEPROM memory
US7447064B1 (en) System and method for providing a CMOS compatible single poly EEPROM with an NMOS program transistor
US6493262B1 (en) Method for operating nonvolatile memory cells
JP2009537932A (ja) Ｓｏｎｏｓメモリデバイス及びｓｏｎｏｓメモリデバイスの作動方法
KR100883282B1 (ko) Ｅｅｐｒｏｍ
US5295095A (en) Method of programming electrically erasable programmable read-only memory using particular substrate bias
US6930002B1 (en) Method for programming single-poly EPROM at low operation voltages
KR20040076358A (ko) 휘발성 반도체 메모리의 제조공정에서 제조된 불휘발성메모리 셀 트랜지스터를 퓨즈소자로서 갖는 반도체 집적회로장치
US8050105B2 (en) FLOTOX-type EEPROM
KR100672220B1 (ko) 저전압 디바이스를 보호할 수 있는 집적 회로
KR100192584B1 (ko) 불휘발성 반도체 메모리 장치의 소거 방법
KR19990000995A (ko) 플래쉬 메모리 소자
US6078522A (en) Non-volatile semiconductor memory device
KR930006722B1 (ko) 반도체 기억장치
JP3957561B2 (ja) 半導体装置
US6344995B2 (en) Circuit for controlling the potential difference between the substrate and the control gate on non-volatile memory and its control method
JPS62183161A (ja) 半導体集積回路装置
KR100274750B1 (ko) 비휘발성반도체기억장치의구동방법
JPH0451072B2 (ko)
KR960003966B1 (ko) 워드선 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application