KR19990000204A - Connection method of bonding pad and internal lead of semiconductor chip by adhesive means and LOC type semiconductor chip package using same - Google Patents
Connection method of bonding pad and internal lead of semiconductor chip by adhesive means and LOC type semiconductor chip package using same Download PDFInfo
- Publication number
- KR19990000204A KR19990000204A KR1019970022943A KR19970022943A KR19990000204A KR 19990000204 A KR19990000204 A KR 19990000204A KR 1019970022943 A KR1019970022943 A KR 1019970022943A KR 19970022943 A KR19970022943 A KR 19970022943A KR 19990000204 A KR19990000204 A KR 19990000204A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- bonding
- chip package
- bonding pad
- lead
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
Abstract
본 발명은 접착 수단을 사용하여 반도체 칩의 본딩 패드에 리드프레임 각각의 내부 리드를 전기적으로 접속시키는 연결 방법 및 그를 이용한 LOC형 반도체 칩 패키지에 관한 것으로, 반도체 칩 패키지의 제조 공정에 있어서, 와이어 본딩 공정을 없애고 반도체 칩 상부면의 본딩 패드에 접착 수단을 도포시키는 도포 단계와, 열압착 수단으로 리드프레임의 내부 리드들을 접착 수단이 도포된 반도체 칩의 본딩 패드에 열압착시키는 열압착 단계로 이루어진 것을 특징으로 하는 반도체 칩의 본딩 패드와 내부 리드와의 연결 방법 및 그를 이용한 반도체 칩 패키지를 제공함으로써, 이후에 진행되는 성형 공정에서 충전되는 성형 재료에 의한 본딩 와이어의 불량을 방지하여 원가 절감 및 반도체 칩 패키지의 신뢰성을 향상시킬 수 있다는 장점이 있다.The present invention relates to a connection method for electrically connecting internal leads of each of the lead frames to bonding pads of a semiconductor chip using an adhesive means, and to a LOC type semiconductor chip package using the same. A step of eliminating the process and applying an adhesive means to the bonding pads of the upper surface of the semiconductor chip, and a thermocompression step of thermo-compressing the inner leads of the lead frame to the bonding pads of the semiconductor chip to which the adhesive means is applied by means of thermal compression means The present invention provides a method of connecting a bonding pad and an internal lead of a semiconductor chip, and a semiconductor chip package using the same, thereby preventing defects in the bonding wire by the molding material charged in a subsequent molding process, thereby reducing cost and reducing the semiconductor chip. The advantage is that the reliability of the package can be improved.
Description
본 발명은 접착 수단에 의한 반도체 칩의 본딩 패드와 내부 리드와의 전기적 연결 방법 및 그를 이용한 LOC형 반도체 칩 패키지에 관한 것으로, 반도체 칩 패키지 제조 공정에서 웨이퍼 절단 공정 후 리드프레임의 다이 패드 상에 절단된 칩을 부착한 후 반도체 칩과 리드프레임의 내부 리드간의 전기적인 연결을 위하여 금선 등과 같은 본딩 와이어를 이용한 종래의 와이어 본딩 공정을 없애고, 대신에 반도체 칩의 본딩 패드에 접착 수단을 도포하여, 도포된 접착 수단에 의해서 반도체 칩과 내부 리드를 물리적으로 뿐만 아니라 전기적으로도 접속시키는 연결 방법 및 그를 이용한 LOC형 반도체 칩 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for electrically connecting a bonding pad and an internal lead of a semiconductor chip by an adhesive means, and to a LOC type semiconductor chip package using the same, which is cut on a die pad of a lead frame after a wafer cutting process in a semiconductor chip package manufacturing process. After the attached chip is attached, the conventional wire bonding process using a bonding wire such as a gold wire is removed for the electrical connection between the semiconductor chip and the internal lead of the lead frame, and instead, an adhesive means is applied to the bonding pad of the semiconductor chip and applied. The present invention relates to a connection method for connecting a semiconductor chip and an internal lead not only physically but also electrically by means of suitable bonding means, and a LOC type semiconductor chip package using the same.
일반적으로 종래의 반도체 칩 패키지 제조 공정에 있어서, 웨이퍼로 생산된 반도체 칩은 각각의 칩으로 분리되는 절단 작업을 거친 후 리드프레임의 다이 패드 상에 은-에폭시(Ag-epoxy)를 이용하여 접착이 된다.In general, in a conventional semiconductor chip package manufacturing process, a semiconductor chip produced as a wafer undergoes a cutting operation to be separated into individual chips and then adheres to the die pad of the leadframe using silver-epoxy. do.
접착이 완료되면 회로의 완성을 위하여 반도체 칩 상의 본딩 패드와 리드프레임의 내부 리드간에 전기적 연결을 실행하게 된다. 이러한 전기적 연결을 위하여 와이어 본딩(wire bonding), TAB(tape automated bonding), 및 플립칩 기술(flip chip technology)등의 방법이 사용되는데, 이 때, 주로 사용되는 방법은 금선(gold wire)과 같은 본딩 와이어를 사용한 와이어 본딩 방법이다.When the bonding is completed, the electrical connection is performed between the bonding pads on the semiconductor chip and the internal leads of the lead frame to complete the circuit. For such electrical connection, methods such as wire bonding, tape automated bonding, and flip chip technology are used. In this case, a commonly used method is a gold wire such as gold wire. It is a wire bonding method using a bonding wire.
도 1은 종래의 와이어 본딩 방법을 이용하여 반도체 칩의 본딩 패드와 내부 리드를 전기적으로 연결시킨 반도체 칩 패키지를 나타내는 단면도이다.1 is a cross-sectional view illustrating a semiconductor chip package electrically connecting a bonding pad and an internal lead of a semiconductor chip using a conventional wire bonding method.
도 1을 참조하면, 종래의 반도체 칩 패키지(50)에서 리드프레임의 다이 패드(32) 상부면에 은-에폭시와 같은 접착제(20)가 도포되어 있고, 반도체 칩(10)이 접착제(20)에 의해 다이 패드(32) 상에 접착이 되어 있다. 반도체 칩(10)의 상부면에는 복수 개의 본딩 패드(15)가 형성되어 있고, 반도체 칩(10)과 리드프레임의 전기적 연결을 위하여 본딩 패드(15)는 리드프레임 각각의 내부 리드(34)와 금선으로 와이어 본딩되어 있다.Referring to FIG. 1, in a conventional semiconductor chip package 50, a silver-epoxy-like adhesive 20 is applied to an upper surface of a die pad 32 of a lead frame, and the semiconductor chip 10 is an adhesive 20. It adhere | attaches on the die pad 32 by this. A plurality of bonding pads 15 are formed on the upper surface of the semiconductor chip 10, and the bonding pads 15 are connected to the inner leads 34 of the lead frames to electrically connect the semiconductor chip 10 and the lead frame. It is wire bonded with gold wire.
와이어 본딩 공정이 완료된 후에는, 반도체 칩, 내부 리드 및 본딩 와이어를 외부의 물리적 또는 전기적 충격으로부터 보호하기 위하여 EMC(Epoxy Molding Compound)를 사용하여 봉지하는 성형 공정(molding process)을 실행하게 된다.After the wire bonding process is completed, a molding process of encapsulating the semiconductor chip, the internal lead, and the bonding wire using an epoxy molding compound (EMC) is performed to protect the semiconductor chip, the internal lead, and the bonding wire from external physical or electrical shock.
종래에는 이러한 성형 공정 과정에서 충전되는 성형 재료에 의하여 와이어의 스위핑(wire sweeping), 와이어 단락(wire short), 및 와이어의 파손(wire broken) 등과 같은 본딩 와이어의 불량이 발생하는 문제점이 있다.Conventionally, there is a problem in that defects in the bonding wire, such as wire sweeping, wire short, and wire broken, occur due to the molding material filled in the molding process.
따라서 본 발명의 목적은 반도체 칩 패키지의 제조 공정에 있어서, 반도체 칩과 리드와의 전기적 연결을 위하여 본딩 와이어를 사용하는 와이어 본딩 공정을 없애고, 대신에 반도체 칩의 본딩 패드에 접착 수단을 도포하여 내부 리드를 직접 부착시켜 물리적, 전기적으로 접속시키는 연결 방법을 사용함으로써, 이후에 진행되는 성형 공정에서의 본딩 와이어 불량의 발생을 방지하여 원가 절감 및 반도체 칩 패키지의 신뢰성을 향상시킬 수 있는 반도체 칩과 내부 리드와의 연결 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to eliminate the wire bonding process using the bonding wire for the electrical connection between the semiconductor chip and the lead in the manufacturing process of the semiconductor chip package, and instead to apply the adhesive means to the bonding pad of the semiconductor chip inside By using a connection method in which leads are physically and electrically connected by directly attaching leads, semiconductor chips and internal devices that can reduce costs and improve reliability of semiconductor chip packages by preventing bonding wire defects in a subsequent forming process. It is to provide a connection method with the lead.
또한, 본 발명의 또 다른 목적은 상기 접착 수단에 의한 반도체 칩과 내부 리드와의 연결 방법을 이용한 LOC형 반도체 칩 패키지를 제공하는 데 있다.In addition, another object of the present invention to provide a LOC type semiconductor chip package using a method of connecting the semiconductor chip and the internal lead by the adhesive means.
도 1은 종래의 와이어 본딩 방법을 이용하여 반도체 칩의 본딩 패드와 내부 리드를 전기적으로 연결시킨 반도체 칩 패키지를 나타내는 단면도.1 is a cross-sectional view illustrating a semiconductor chip package electrically connecting a bonding pad and an internal lead of a semiconductor chip using a conventional wire bonding method.
도 2는 본 발명에 따라 반도체 칩의 본딩 패드에 접착 수단을 도포하여 내부 리드를 직접 부착시키는 연결 방법을 이용한 LOC형 반도체 칩 패키지를 나타내는 단면도.Figure 2 is a cross-sectional view showing a LOC type semiconductor chip package using a connection method by applying an adhesive means to the bonding pad of the semiconductor chip to directly attach the internal lead in accordance with the present invention.
도 3은 본 발명에 따른 LOC형 반도체 칩 패키지에서 반도체 칩 상부면에 본딩 패드가 형성된 상태를 나타내는 단면도.3 is a cross-sectional view showing a state in which a bonding pad is formed on an upper surface of a semiconductor chip in a LOC type semiconductor chip package according to the present invention.
도 4는 본 발명에 따른 LOC형 반도체 칩 패키지에서 반도체 칩 상부면의 본딩 패드에 접착 수단이 도포된 상태를 나타내는 단면도.4 is a cross-sectional view showing a state in which an adhesive means is applied to a bonding pad of an upper surface of a semiconductor chip in a LOC type semiconductor chip package according to the present invention.
도 5는 본 발명에 따른 LOC형 반도체 칩 패키지에서 도포된 접착 수단에 의하여 리드프레임의 내부 리드가 반도체 칩의 본딩 패드와 연결된 상태를 나타내는 단면도.5 is a cross-sectional view showing a state in which an internal lead of a lead frame is connected to a bonding pad of a semiconductor chip by an adhesive means applied in a LOC type semiconductor chip package according to the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
10, 110 : 반도체 칩 15, 115 : 본딩 패드10, 110: semiconductor chip 15, 115: bonding pad
20 : 접착제 120 : 접착 수단20: adhesive 120: adhesive means
32 : 다이 패드 34, 134 : 내부 리드32: die pad 34, 134: internal lead
38, 138 : 외부 리드 40 : 본딩 와이어38, 138: external lead 40: bonding wire
50, 150 : 반도체 칩 패키지50, 150: semiconductor chip package
상기의 목적을 달성하기 위한 본 발명은 반도체 칩 패키지의 제조 공정에 있어서, 반도체 칩 상부면의 본딩 패드에 접착 수단을 도포시키는 도포 단계, 열압착 수단으로 리드프레임 각각의 내부 리드들을 접착 수단이 도포된 반도체 칩의 본딩 패드에 열압착시키는 열압착 단계로 이루어진 것을 특징으로 하는 반도체 칩의 본딩 패드와 내부 리드와의 연결 방법을 제공한다.The present invention for achieving the above object in the manufacturing process of the semiconductor chip package, the coating step of applying an adhesive means to the bonding pad of the upper surface of the semiconductor chip, the adhesive means is applied to the inner leads of each of the lead frame by thermal compression means The present invention provides a method for connecting a bonding pad and an internal lead of a semiconductor chip, the method comprising: a thermocompression bonding step of thermocompression bonding to a bonding pad of a semiconductor chip.
또 다른 목적을 달성하기 위하여 본 발명은 반도체 칩, 반도체 칩 상부면에 형성되어 있는 복수 개의 본딩 패드, 본딩 패드 상부면에 도포되어 있는 접착 수단, 접착 수단에 의해 본딩 패드와 전기적으로 연결되어 있는 복수 개의 내부 리드, 및 내부 리드와 일체형으로 형성되어 있는 복수 개의 외부 리드를 포함하는 반도체 칩 패키지에 있어서, 내부 리드와 본딩 패드가 접착 수단을 사이에 두고 열압착 수단에 의해서 열압착되어 있는 것을 특징으로 LOC형 반도체 칩 패키지를 제공한다.In order to achieve another object, the present invention provides a semiconductor chip, a plurality of bonding pads formed on the upper surface of the semiconductor chip, an adhesive means applied on the upper surface of the bonding pad, and a plurality of electrically connected to the bonding pads by the bonding means. A semiconductor chip package comprising two inner leads and a plurality of outer leads integrally formed with the inner leads, wherein the inner leads and the bonding pads are thermocompressed by a thermocompression means with an adhesive means interposed therebetween. LOC type semiconductor chip package is provided.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따라 반도체 칩의 본딩 패드에 접착 수단을 도포하여 내부 리드를 직접 부착시키는 연결 방법을 이용한 LOC형 반도체 칩 패키지를 나타내는 단면도이다.2 is a cross-sectional view illustrating a LOC type semiconductor chip package using a connection method in which a bonding means is applied to a bonding pad of a semiconductor chip to directly attach an internal lead according to the present invention.
도 2를 참조하면, 본 발명에 따른 반도체 칩의 본딩 패드와 리드프레임의 내부 리드와의 연결 방법을 사용한 반도체 칩 패키지(150)는 LOC(Lead-on-Chip)형태의 구조를 갖고 있다.Referring to FIG. 2, the semiconductor chip package 150 using the method of connecting the bonding pad of the semiconductor chip and the internal lead of the lead frame has a structure of a lead-on-chip (LOC) type.
반도체 칩(110)의 상부면에는 복수 개의 본딩 패드(115)가 형성되어 있다. 본딩 패드(115)의 상부면에는 접착 수단(120)이 도포되어 있고, 접착 수단(120)에 의하여 리드프레임의 내부 리드(134)의 하부면이 반도체 칩(110)의 본딩 패드(115) 상부면에 접착되어 있다.A plurality of bonding pads 115 are formed on the upper surface of the semiconductor chip 110. Adhesive means 120 is applied to the upper surface of the bonding pad 115, and the lower surface of the inner lead 134 of the lead frame is attached to the upper surface of the bonding pad 115 of the semiconductor chip 110 by the adhesive means 120. It is adhered to the cotton.
도 3 및 도 4는 각각 본 발명에 따른 LOC형 반도체 칩 패키지에서 반도체 칩 상부면에 본딩 패드가 형성된 상태를 나타내는 단면도 및 반도체 칩 상부면의 본딩 패드에 접착 수단이 도포된 상태를 나타내는 단면도이며, 도 5는 도포된 접착 수단에 의하여 리드프레임의 내부 리드가 반도체 칩의 본딩 패드와 연결된 상태를 나타내는 단면도이다.3 and 4 are cross-sectional views showing a state in which a bonding pad is formed on the upper surface of the semiconductor chip package in the LOC type semiconductor chip package according to the present invention, and a cross-sectional view showing a state in which an adhesive means is applied to the bonding pads on the upper surface of the semiconductor chip. 5 is a cross-sectional view illustrating a state in which an internal lead of a lead frame is connected to a bonding pad of a semiconductor chip by an applied adhesive means.
도 3 내지 도 5를 참조로 하여 본 발명에 따른 접착 수단에 의하여 반도체 칩의 본딩 패드와 리드프레임 내부 리드를 물리적, 전기적으로 연결하는 방법을 설명하면, 다음과 같다.Referring to FIGS. 3 to 5, a method of physically and electrically connecting a bonding pad of a semiconductor chip and an internal lead of a lead frame by an adhesive means according to the present invention will be described.
먼저, 반도체 칩(110) 상부면의 양측에 복수 개의 본딩 패드(115)를 형성한 다음, 형성된 복수 개의 본딩 패드(115) 상부면에 접착 수단(120)을 도포한다. 본 발명에서, 상기 접착 수단(120)은 전도성 접착제나 도전성 미립자를 갖는 이방성 전도막이 사용되며, 상기 이방성 전도막으로는 에폭시 수지 혹은 테입의 형태가 사용된다.First, the plurality of bonding pads 115 are formed on both sides of the upper surface of the semiconductor chip 110, and then the adhesive means 120 is applied to the upper surfaces of the plurality of bonding pads 115. In the present invention, the adhesive means 120 is used an anisotropic conductive film having a conductive adhesive or conductive fine particles, the epoxy resin or tape is used as the anisotropic conductive film.
여기서, 이방성 전도막이란 비전도성이며 접착력 있는 수지 내부에 다수의 도전성 미립자가 균일하게 분산되어 있는 형태로써, 수지로는 열경화성 에폭시 수지, 열가소성 에폭시 수지, 자외선 경화성 에폭시 수지, 및 실리콘계 수지 등이 사용되며, 도전성 미립자로는 니켈, 팔라듐으로 코팅된 솔더(Ni/Pd coated solder), 금으로 코팅된 솔더(Au coated solder), 금으로 코팅된 폴리머(며 coated polymer), 및 이중 코팅된 폴리머(double coated polymer)등이 주로 사용된다.Here, the anisotropic conductive film is a form in which a plurality of conductive fine particles are uniformly dispersed in a non-conductive, adhesive resin, and thermosetting epoxy resin, thermoplastic epoxy resin, ultraviolet curable epoxy resin, and silicone resin are used as the resin. As the conductive fine particles, nickel and palladium coated solder (Ni / Pd coated solder), gold coated (Au coated solder), gold coated polymer, and double coated polymer (double coated) polymer) is mainly used.
본딩 패드(15)에 도포되어 있는 접착 수단(120) 상부면에 리드프레임의 내부 리드(134) 하부면을 접촉시킨 후, 열압착 수단(도시되지 않음)으로 열압착시킨다.The lower surface of the inner lead 134 of the lead frame is brought into contact with the upper surface of the bonding means 120 applied to the bonding pad 15, and then thermocompressed by thermocompression means (not shown).
접착 수단(120)이 이방성 전도막인 경우에는, 반도체 칩의 본딩 패드(115)와 내부 리드(134) 사이에 위치한 이방성 전도막이 상기 와 같은 열압착 방법에 의해서 압력과 함께 열을 받게 되어 이방성 전도막 내부의 수지는 경화되고 내부의 도전성 미립자는 압력을 받아 본딩 패드(115)와 내부 리드(134) 각각에 접촉된다.When the bonding means 120 is an anisotropic conductive film, the anisotropic conductive film located between the bonding pad 115 of the semiconductor chip and the inner lead 134 receives heat together with pressure by the thermocompression method as described above. The resin in the film is cured, and the conductive fine particles in the film are pressed to contact each of the bonding pad 115 and the inner lead 134.
따라서, 반도체 칩(110)의 본딩 패드(115)와 내부 리드(134)가 이방성 전도막(120) 내부의 도전성 미립자에 의하여 전기적으로 접속되게 된다.Therefore, the bonding pad 115 of the semiconductor chip 110 and the internal lead 134 are electrically connected by the conductive fine particles in the anisotropic conductive film 120.
본딩 패드(115)와 내부 리드(134)와의 전기적 연결이 완료된 후에는, 반도체 칩(110) 및 내부 리드(134)를 외부의 물리적, 전기적 충격으로부터 보호하기 위하여 성형 수지(도시되지 않음)를 사용하여 봉지하는 성형 공정을 거쳐 반도체 칩 패키지(150)가 완성된다.After the electrical connection between the bonding pad 115 and the inner lead 134 is completed, a molding resin (not shown) is used to protect the semiconductor chip 110 and the inner lead 134 from external physical and electrical shocks. The semiconductor chip package 150 is completed through a molding process of sealing.
상기와 같은 본 발명에 의하면, 반도체 칩의 본딩 패드에 전도성 접착 수단 또는 이방성 전도막과 같은 접착 수단을 도포하여 내부 리드를 직접 부착시키는 연결 방법을 사용하여, 반도체 칩과 리드와의 물리적 접착과 전기적 접속을 동시에 실행함으로써 제조공정에 소비되는 기간을 단축시킬 수 있는 효과가 있다.According to the present invention as described above, by using a connection method of applying a bonding means such as conductive bonding means or anisotropic conductive film to the bonding pad of the semiconductor chip to directly attach the internal lead, physical adhesion and electrical bonding between the semiconductor chip and the lead By simultaneously executing the connection, there is an effect that the period of time spent in the manufacturing process can be shortened.
또한, 이후에 진행되는 성형 공정에서 충전되는 성형 재료에 의한 본딩 와이어의 불량을 방지하여 원가 절감 및 반도체 칩 패키지의 신뢰성을 향상시킬 수 있다는 효과가 있다.In addition, there is an effect that it is possible to prevent the defect of the bonding wire by the molding material to be filled in the molding process to be carried out later to reduce the cost and to improve the reliability of the semiconductor chip package.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970022943A KR19990000204A (en) | 1997-06-03 | 1997-06-03 | Connection method of bonding pad and internal lead of semiconductor chip by adhesive means and LOC type semiconductor chip package using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970022943A KR19990000204A (en) | 1997-06-03 | 1997-06-03 | Connection method of bonding pad and internal lead of semiconductor chip by adhesive means and LOC type semiconductor chip package using same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990000204A true KR19990000204A (en) | 1999-01-15 |
Family
ID=65999560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970022943A KR19990000204A (en) | 1997-06-03 | 1997-06-03 | Connection method of bonding pad and internal lead of semiconductor chip by adhesive means and LOC type semiconductor chip package using same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990000204A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101538543B1 (en) * | 2013-08-13 | 2015-07-22 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor Device and Fabricating Method Thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689947A (en) * | 1992-09-07 | 1994-03-29 | Toshiba Corp | Resin sealed type semiconductor device |
| KR950002001A (en) * | 1993-06-25 | 1995-01-04 | 김광호 | Semiconductor package |
| KR950004462A (en) * | 1993-07-10 | 1995-02-18 | 김광호 | Stacked Package |
| JPH07273143A (en) * | 1994-03-30 | 1995-10-20 | Nippon Steel Corp | Resin sealed semiconductor device |
| KR970067796A (en) * | 1996-03-23 | 1997-10-13 | 김광호 | LOC package with internal leads directly bonded to bonding pads |
| JPH09293748A (en) * | 1996-04-26 | 1997-11-11 | Nippon Steel Corp | Semiconductor device |
| KR19980021715U (en) * | 1996-10-22 | 1998-07-15 | 김영환 | Semiconductor package |
-
1997
- 1997-06-03 KR KR1019970022943A patent/KR19990000204A/en not_active Application Discontinuation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689947A (en) * | 1992-09-07 | 1994-03-29 | Toshiba Corp | Resin sealed type semiconductor device |
| KR950002001A (en) * | 1993-06-25 | 1995-01-04 | 김광호 | Semiconductor package |
| KR950004462A (en) * | 1993-07-10 | 1995-02-18 | 김광호 | Stacked Package |
| JPH07273143A (en) * | 1994-03-30 | 1995-10-20 | Nippon Steel Corp | Resin sealed semiconductor device |
| KR970067796A (en) * | 1996-03-23 | 1997-10-13 | 김광호 | LOC package with internal leads directly bonded to bonding pads |
| JPH09293748A (en) * | 1996-04-26 | 1997-11-11 | Nippon Steel Corp | Semiconductor device |
| KR19980021715U (en) * | 1996-10-22 | 1998-07-15 | 김영환 | Semiconductor package |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101538543B1 (en) * | 2013-08-13 | 2015-07-22 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor Device and Fabricating Method Thereof |
| US9478517B2 (en) | 2013-08-13 | 2016-10-25 | Amkor Technology, Inc. | Electronic device package structure and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696033A (en) | Method for packaging a semiconductor die | |
| JP3207738B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP2972096B2 (en) | Resin-sealed semiconductor device | |
| US8980692B2 (en) | Semiconductor device manufacturing method | |
| KR20010093048A (en) | A semiconductor device and a method of manufacturing the same | |
| JP2625654B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR19990000204A (en) | Connection method of bonding pad and internal lead of semiconductor chip by adhesive means and LOC type semiconductor chip package using same | |
| KR100220244B1 (en) | Stack package using solder bump | |
| JP3404438B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10135249A (en) | Resin-sealed semiconductor device | |
| JPH0345542B2 (en) | ||
| JPH08236560A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JP2555931B2 (en) | Method for manufacturing semiconductor device | |
| JP2003051511A (en) | Semiconductor device and method of manufacturing it | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| KR100308899B1 (en) | semiconductor package and method for fabricating the same | |
| JPH06209071A (en) | Resin sealed type semiconductor device and its manufacture | |
| JP3686267B2 (en) | Manufacturing method of semiconductor device | |
| KR100214857B1 (en) | Multi-chip package | |
| JPH0366152A (en) | Semiconductor integrated circuit module | |
| JP2004087673A (en) | Resin-sealed type semiconductor device | |
| JP2000277559A (en) | Semiconductor package and manufacture thereof | |
| KR100379085B1 (en) | Sealing Method of Semiconductor Device | |
| JPH05211268A (en) | Semiconductor device | |
| JPH08288324A (en) | Resin sealed semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |