KR19980085416A - Grooved lead frame - Google Patents
Grooved lead frame Download PDFInfo
- Publication number
- KR19980085416A KR19980085416A KR1019970021506A KR19970021506A KR19980085416A KR 19980085416 A KR19980085416 A KR 19980085416A KR 1019970021506 A KR1019970021506 A KR 1019970021506A KR 19970021506 A KR19970021506 A KR 19970021506A KR 19980085416 A KR19980085416 A KR 19980085416A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- lead
- semiconductor chip
- solder
- grooves
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
반도체 칩과의 전기적 연결을 위하여 소정의 간격으로 배열되어 있는 내부 리드;Internal leads arranged at predetermined intervals for electrical connection with the semiconductor chip;
상기 내부 리드와 일체형으로 형성되며, 외부 실장 수단에 실장에 사용되는 접합면을 갖고 있으며, 상기 접합면에 요홈을 갖는 외부 리드를 포함하는 것을 특징으로 하는 홈을 갖는 리드 프레임을 제공함으로써, 외부 리드와 솔더간의 결합력이 향상되어 외부 실장 수단에 실장할 때의 접합 신뢰성이 향상됨으로써, 반도체 칩 패키지 자체에 대한 신뢰성을 향상시키는 효과가 있다.By providing a lead frame having a groove formed integrally with the inner lead and having a joining surface used for mounting in an outer mounting means, and including an outer lead having a recess in the joining surface, the outer lead Since the bonding force between the solder and the solder is improved, the bonding reliability when mounting on the external mounting means is improved, thereby improving the reliability of the semiconductor chip package itself.
Description
본 발명은 반도체 칩 패키지용 리드 프레임에 관한 것으로, 더욱 상세하게는 외부 실장 수단과의 결합력 향상을 위한 홈이 형성된 외부 리드를 갖는 반도체 칩 패키지용 리드 프레임에 관한 것이다.The present invention relates to a lead frame for a semiconductor chip package, and more particularly, to a lead frame for a semiconductor chip package having an outer lead having a groove for improving the bonding force with the external mounting means.
일반적으로 반도체 칩 패키지는 반도체 칩의 실장과 전기적 연결을 위하여 리드 프레임을 이용하고 있다. 도 1을 참조하여 설명하기로 한다.In general, a semiconductor chip package uses a lead frame for mounting and electrical connection of a semiconductor chip. This will be described with reference to FIG. 1.
도 1은 SOJ(Small Outline J-form) 패키지가 기판에 실장된 상태를 개략적으로 나타낸 단면도이다.1 is a cross-sectional view schematically showing a state in which a small outline J-form (SOJ) package is mounted on a substrate.
반도체 칩 패키지(40)는 다이패드(51)의 상면에 접착제로 반도체 칩(41)이 실장되고, 반도체 칩(41)의 본딩 패드(42)와 내부 리드(52)의 상면이 금선(13)으로 각각 접합되어 전기적인 연결을 이루고 있으며, 반도체 칩(41)을 외부 환경으로부터 보호하기 위하여 에폭시 성형 수지(44)로 봉지되어 있고, 외부 리드(53)가 소정의 형상, 예컨대 J자 형상으로 굴곡되어진 구조를 갖고 있다. 반도체 칩 패키지(40)는 솔더(solder;16)에 의해 기판(15)에 실장된다. 보통, 반도체 칩 패키지(40)가 기판(15)에 실장되었을 경우에 반도체 칩 패키지(40) 자체의 열응력이나 흡습 작용에 의해 외부 리드(53)와 솔더(16)의 결합력이 약화되어 접합 부분의 솔더(16)에서 솔더 조인트 크랙(solder joint crack;17)이 발생하게 되는 경우가 발생되기도 한다. 솔더 조인트 크랙(17)은 반도체 칩 패키지(40)와 기판(15)간의 전기적 연결을 방해하기 때문에, 이러한 문제점을 보완하기 위한 방안의 강구가 필요하다.In the semiconductor chip package 40, the semiconductor chip 41 is mounted on the upper surface of the die pad 51, and the upper surface of the bonding pad 42 and the inner lead 52 of the semiconductor chip 41 is a gold wire 13. Are bonded to each other to form an electrical connection, and the semiconductor chip 41 is encapsulated with an epoxy molding resin 44 to protect the semiconductor chip from the external environment, and the external lead 53 is bent in a predetermined shape, for example, a J shape. It has a structure. The semiconductor chip package 40 is mounted on the substrate 15 by solder 16. Usually, when the semiconductor chip package 40 is mounted on the substrate 15, the bonding force between the external lead 53 and the solder 16 is weakened by the thermal stress or the hygroscopic action of the semiconductor chip package 40 itself. In some cases, a solder joint crack 17 may occur in the solder 16. Since the solder joint crack 17 interferes with the electrical connection between the semiconductor chip package 40 and the substrate 15, it is necessary to devise a solution to solve this problem.
따라서 본 발명의 목적은 반도체 칩 패키지와 기판을 접합시켜 주는 솔더와의 결합력을 향상시키기 위한 리드 프레임을 제공하여 반도체 칩 패키지의 실장에 있어서의 신뢰성을 향상시키는 데 있다.Accordingly, an object of the present invention is to provide a lead frame for improving the bonding force between the solder bonding the semiconductor chip package and the substrate to improve the reliability in mounting the semiconductor chip package.
도 1은 SOJ(Small Outline J-form) 패키지가 기판에 실장된 상태를 개략적으로 나타낸 단면도.1 is a cross-sectional view schematically showing a state in which a small outline J-form (SOJ) package is mounted on a substrate.
도 2는 본 발명에 따른 리드 프레임의 일 실시예를 나타낸 저면도.Figure 2 is a bottom view showing one embodiment of a lead frame according to the present invention.
도 3은 본 발명에 따른 리드 프레임의 일 실시예를 나타낸 단면도.Figure 3 is a cross-sectional view showing an embodiment of a lead frame according to the present invention.
도 4는 본 발명에 따른 리드 프레임의 일 실시예를 적용한 반도체 칩 패키지가 기판에 실장된 상태를 나타낸 단면도.Figure 4 is a cross-sectional view showing a state in which a semiconductor chip package to which an embodiment of the lead frame according to the present invention is mounted on a substrate.
도 5는 본 발명에 따른 리드 프레임의 다른 실시예를 나타낸 단면도.5 is a cross-sectional view showing another embodiment of a lead frame according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
10,40 : 반도체 칩 패키지11,41 : 반도체 칩10,40: semiconductor chip package 11,41: semiconductor chip
12,42 : 본딩 패드13,43 : 금선12,42: bonding pad 13,43: gold wire
14,44 : 에폭시 성형 수지15 : 기판14,44: epoxy molding resin 15: substrate
16 : 솔더(solder)17 : 솔더 조인트 크랙16 Solder 17 Solder joint crack
20 : 리드 프레임21,51 : 다이패드20: lead frame 21, 51: die pad
22,52 : 내부 리드23,53 : 외부 리드22,52: internal lead 23,53: external lead
24 : 타이바25 : 댐바24: tie bar 25: dam bar
26,27 : 홈26,27: home
상기 목적을 달성하기 위한 본 발명에 따른 홈을 갖는 리드 프레임은 내부 리드와 일체형으로 형성되며 외부 실장 수단과의 접합을 위한 외부 리드상에 홈이 형성된 것을 특징으로 한다. 바람직하게는, 외부 리드의 말단 하면에 복수의 홈을 갖도록 하는 것이다.The lead frame having a groove according to the present invention for achieving the above object is formed integrally with the inner lead, characterized in that the groove is formed on the outer lead for bonding with the outer mounting means. Preferably, a plurality of grooves are provided on the lower surface of the terminal of the outer lead.
이하 첨부 도면을 참조하여 본 발명에 따른 홈을 갖는 리드 프레임을 보다 상세하게 설명하고자 한다.Hereinafter, a lead frame having a groove according to the present invention will be described in detail with reference to the accompanying drawings.
실질적으로, 반도체 칩 패키지와 기판간의 결합력은 접착제로 사용되는 솔더의 결합력과, 솔더와 리드 프레임의 외부 리드간의 결합력, 및 솔더와 기판간의 결합력 등의 세 부분에 따라 좌우된다. 본 발명은 그 중에서 솔더와 리드 프레임의 외부 리드간의 결합력을 강화하기 위한 것이다.In practice, the bonding force between the semiconductor chip package and the substrate depends on three parts: the bonding force of the solder used as the adhesive, the bonding force between the solder and the external lead of the lead frame, and the bonding force between the solder and the substrate. The present invention is to enhance the bonding force between the solder and the outer lead of the lead frame.
도 2는 본 발명에 따른 리드 프레임의 일 실시예를 나타낸 저면도이고, 도 3은 본 발명에 따른 리드 프레임의 일 실시예를 나타낸 단면도이며, 도 4는 본 발명에 따른 리드 프레임의 일 실시예를 적용한 반도체 칩 패키지가 기판에 실장된 상태를 나타낸 단면도이다.Figure 2 is a bottom view showing an embodiment of a lead frame according to the present invention, Figure 3 is a cross-sectional view showing an embodiment of a lead frame according to the present invention, Figure 4 is an embodiment of a lead frame according to the present invention A cross-sectional view showing a state in which a semiconductor chip package to which is applied is mounted on a substrate.
도 2내지 도 4를 참조하면, 리드 프레임(20)은 반도체 칩(11)의 실장을 위하여 사각형 형상의 상면을 갖는 다이패드(21)가 중앙에 위치되며, 다이패드(21)의 측면과 소정의 간격을 이루도록 하여 반도체 칩(10)의 본딩 패드(12)와 전기적으로 연결되는 내부 리드(22)들이 배열되어 있고, 그 내부 리드(22)들과 일체형으로 외부 리드(13)들이 형성되어 있는 구조를 갖고 있다. 다이패드(21)는 그와 연결된 타이바(24)에 의해 지지되며, 몰딩(molding) 공정에서 내부 리드(22)들은 봉지되고, 외부 리드(23)들이 외부로 노출된다. 몰딩 공정에서 에폭시 성형 수지(14)가 새는 것을 방지하기 위하여 내부 리드(22)들을 가로지르도록 하여 내부 리드(22)와 일체형으로 댐바(25)가 형성되어 있다. 실장에 사용되는 외부 리드(23)의 말단 하면에는 복수의 홈(26)들이 횡방향으로 형성되어 있다. 이 홈(26)들은 에칭(etching)에 의한 방법이나, 기계적인 펀칭(punching)에 의해 형성시켜 줄 수 있다.2 to 4, in the lead frame 20, a die pad 21 having a rectangular top surface is positioned at the center for mounting the semiconductor chip 11, and a side surface of the die pad 21 and a predetermined side thereof are predetermined. The inner leads 22 are arranged to be electrically connected to the bonding pads 12 of the semiconductor chip 10 so as to form a gap therebetween, and the outer leads 13 are integrally formed with the inner leads 22. It has a structure. The die pad 21 is supported by tie bars 24 connected thereto, and in the molding process, the inner leads 22 are sealed and the outer leads 23 are exposed to the outside. In order to prevent the epoxy molding resin 14 from leaking in the molding process, the dam bars 25 are formed integrally with the inner leads 22 so as to cross the inner leads 22. A plurality of grooves 26 are formed in the transverse direction on the distal bottom surface of the outer lead 23 used for mounting. These grooves 26 can be formed by etching or mechanical punching.
위에 설명한 리드 프레임 구조는 실장에 사용되는 외부 리드 부분에 홈들을 갖고 있어서, 솔더와의 접합면적이 증가된다. 따라서, 솔더와의 결합력이 향상된다. 에칭에 의해 외부 리드에 형성되는 홈을 내측의 폭이 외측의 폭보다 넓도록 형성하면 결합력은 더욱 향상될 수 있다.The lead frame structure described above has grooves in the outer lead portion used for mounting, so that the junction area with the solder is increased. Therefore, the bonding force with the solder is improved. Coupling force can be further improved by forming the grooves formed in the outer leads by etching so that the inner width is wider than the outer width.
상기 실시예에서는 SOJ 패키지에 적용될 수 있도록 홈이 외부 리드의 하면에 형성된 것을 소개하였으나, 본 발명의 중심사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시가 가능하다. 예를 들어, 걸 윙 타입(Gull Wing type)의 패키지에 적용하기 위해서 도 5에서와 같이 홈(27)을 외부 리드(23)의 상면에 형성시켜 주는 것도 가능하다. 그리고, 홈의 폭과 수, 및 형상은 반도체 칩 패키지의 형태에 맞도록 조정하여 줄 수 있다.In the above embodiment, the groove is formed on the lower surface of the external lead to be applied to the SOJ package, but various modifications can be made within the scope of the present invention. For example, in order to apply to a package of a gull wing type (Gull Wing type), it is also possible to form a groove 27 on the upper surface of the outer lead 23 as shown in FIG. The width, number, and shape of the grooves can be adjusted to match the shape of the semiconductor chip package.
따라서 본 발명에 의한 홈을 갖는 리드 프레임 구조에 따르면, 외부 리드와 솔더간의 결합력이 향상되어 외부 실장 수단에 실장할 때의 접합 신뢰성이 향상됨으로써, 반도체 칩 패키지 자체에 대한 신뢰성을 향상시켜 줄 수 있는 이점(利點)이 있다.Therefore, according to the lead frame structure having a groove according to the present invention, the bonding force between the external lead and the solder is improved, thereby improving the bonding reliability when mounting on the external mounting means, thereby improving the reliability of the semiconductor chip package itself. There is an advantage.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970021506A KR19980085416A (en) | 1997-05-29 | 1997-05-29 | Grooved lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970021506A KR19980085416A (en) | 1997-05-29 | 1997-05-29 | Grooved lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980085416A true KR19980085416A (en) | 1998-12-05 |
Family
ID=65988807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970021506A KR19980085416A (en) | 1997-05-29 | 1997-05-29 | Grooved lead frame |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980085416A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427925B1 (en) * | 2000-07-04 | 2004-04-28 | 닛본 덴끼 가부시끼가이샤 | Semiconductor device and method for fabricating same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685140A (en) * | 1992-08-31 | 1994-03-25 | Nec Yamagata Ltd | Semiconductor device |
| KR950000100U (en) * | 1993-06-30 | 1995-01-03 | 이종천 | Hot water tofu for plastic bag tofu |
| KR970013279A (en) * | 1995-08-30 | 1997-03-29 | 김광호 | Lead frame construction to prevent solder joint cracking |
| JPH09116078A (en) * | 1995-10-18 | 1997-05-02 | Rohm Co Ltd | Sealed semiconductor device |
-
1997
- 1997-05-29 KR KR1019970021506A patent/KR19980085416A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685140A (en) * | 1992-08-31 | 1994-03-25 | Nec Yamagata Ltd | Semiconductor device |
| KR950000100U (en) * | 1993-06-30 | 1995-01-03 | 이종천 | Hot water tofu for plastic bag tofu |
| KR970013279A (en) * | 1995-08-30 | 1997-03-29 | 김광호 | Lead frame construction to prevent solder joint cracking |
| JPH09116078A (en) * | 1995-10-18 | 1997-05-02 | Rohm Co Ltd | Sealed semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427925B1 (en) * | 2000-07-04 | 2004-04-28 | 닛본 덴끼 가부시끼가이샤 | Semiconductor device and method for fabricating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862246A (en) | Semiconductor device lead frame with etched through holes | |
| KR0174341B1 (en) | Personalized area leadframe coining or half etching for deduced mecress at device edge | |
| JP3072291B1 (en) | Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same | |
| US6774479B2 (en) | Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device | |
| JP3634381B2 (en) | Integrated semiconductor circuit | |
| KR19980085416A (en) | Grooved lead frame | |
| KR100454774B1 (en) | Semiconductor device | |
| KR0156335B1 (en) | A semiconductor chip package using a tie bar | |
| KR19990034731A (en) | Lead-on chip lead frames and packages using them | |
| JPH02278857A (en) | Resin-sealed type semiconductor device | |
| JP2003068976A (en) | Resin-sealed power semiconductor device | |
| KR950007011Y1 (en) | Plastic packaging type | |
| KR200149912Y1 (en) | Semiconductor package | |
| KR100321149B1 (en) | chip size package | |
| KR200156135Y1 (en) | Semiconductor package | |
| KR200169730Y1 (en) | Lead frame for semiconductor package | |
| KR19980020728A (en) | Lead frame for semiconductor chip package with heat dissipation lead | |
| KR100351038B1 (en) | Semiconductor device and method for fabri- cating the same | |
| KR0125874Y1 (en) | Semiconductor package | |
| KR100567045B1 (en) | A package | |
| KR0142756B1 (en) | Loc package | |
| JPS61194861A (en) | Resin sealed type semiconductor device | |
| JPS63160262A (en) | Lead frame and semiconductor device using the same | |
| JPH0366150A (en) | Semiconductor integrated circuit device | |
| KR200169520Y1 (en) | Leadframe of semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |