JP2003068976A - Resin-sealed power semiconductor device - Google Patents
Resin-sealed power semiconductor deviceInfo
- Publication number
- JP2003068976A JP2003068976A JP2001251438A JP2001251438A JP2003068976A JP 2003068976 A JP2003068976 A JP 2003068976A JP 2001251438 A JP2001251438 A JP 2001251438A JP 2001251438 A JP2001251438 A JP 2001251438A JP 2003068976 A JP2003068976 A JP 2003068976A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- power semiconductor
- resin
- resin package
- encapsulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電力用半導体チッ
プと該電力用半導体チップを制御する制御用半導体チッ
プとが樹脂パッケージ内に封止されてなるパッケージ構
造を備えた樹脂封止型電力用半導体デバイスに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-encapsulated power application having a package structure in which a power semiconductor chip and a control semiconductor chip for controlling the power semiconductor chip are encapsulated in a resin package. Regarding semiconductor devices.
【０００２】[0002]
【従来の技術】従来、半導体デバイスの製造技術におい
ては、外部環境からの内部構成の保護，デバイス自体の
取扱いの容易化を目的として、内部構成を樹脂ケース内
に封止してパッケージングすることが知られている。制
御用半導体チップに対する電力供給を制御し得る電力用
半導体チップが組み込まれた電力用半導体デバイスで
は、制御用半導体チップおよび電力用半導体チップが、
同一の樹脂パッケージ内に封止される。2. Description of the Related Art Conventionally, in the semiconductor device manufacturing technology, the internal structure is sealed and packaged in a resin case for the purpose of protecting the internal structure from the external environment and facilitating the handling of the device itself. It has been known. In a power semiconductor device in which a power semiconductor chip capable of controlling power supply to a control semiconductor chip is incorporated, the control semiconductor chip and the power semiconductor chip are
It is sealed in the same resin package.
【０００３】図６は、従来のパッケージ構造を備えた電
力用半導体デバイスを概略的に示す縦断面説明図であ
る。この電力用半導体デバイス７０では、リードフレー
ム７２におけるダイパッド７２ｂ，７２ｄ上にハンダ等
の接合材（不図示）を介して固着された電力用半導体チ
ップ７３および制御用半導体チップ７４が、各チップ上
の電極（不図示）と周辺端子（外部リード７２ａ，７２
ｅおよびチップ間のフレーム領域７２ｃ）とを電気的に
接続するアルミワイヤ７７，７８とともに、同一の樹脂
パッケージ７５内に封止されている。かかる電力用半導
体デバイス７０の実装基板７１に対する実装は、デバイ
ス７０の外部リード７２ａ，７２ｅを実装基板７１に形
成された貫通孔７１ａに挿入した上で、デバイス７０の
実装側とは反対の側に突出した部分をハンダ７９を用い
て実装基板７１に接合することにより行なわれる。FIG. 6 is a longitudinal sectional view schematically showing a power semiconductor device having a conventional package structure. In this power semiconductor device 70, a power semiconductor chip 73 and a control semiconductor chip 74 fixed on die pads 72b, 72d of a lead frame 72 via a bonding material (not shown) such as solder are provided on each chip. Electrodes (not shown) and peripheral terminals (external leads 72a, 72)
It is sealed in the same resin package 75 together with the aluminum wires 77 and 78 for electrically connecting e and the frame region 72c between the chips. The mounting of the power semiconductor device 70 on the mounting substrate 71 is performed by inserting the external leads 72a and 72e of the device 70 into the through holes 71a formed in the mounting substrate 71 and then on the side opposite to the mounting side of the device 70. This is performed by joining the protruding portion to the mounting substrate 71 using solder 79.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記の
ようなパッケージ構造を備えた半導体デバイス７０で
は、樹脂硬化時の収縮によって、あるいは、熱や湿気等
の外的要因の影響によって、実装基板７１に対する実装
後に、樹脂パッケージ７５内にて応力が発生し、それ自
体に反りが生じることがある。反りが大きくなり、半導
体デバイス７０と実装基板７１との間の接合箇所に所定
以上の応力が作用した場合には、半導体デバイス７０の
実装基板７１に対する接合箇所が破壊し、電気的な接続
が不良になる惧れがある。However, in the semiconductor device 70 having the above-described package structure, the mounting substrate 71 is mounted on the mounting substrate 71 due to shrinkage during resin curing or due to external factors such as heat and moisture. After mounting, stress may be generated in the resin package 75 and warp may occur in itself. When the warp becomes large and a stress greater than a predetermined value is applied to the joint between the semiconductor device 70 and the mounting board 71, the joint of the semiconductor device 70 to the mounting board 71 is broken, resulting in a poor electrical connection. There is a fear of becoming.
【０００５】本発明は、上記技術的課題に鑑みてなされ
たもので、樹脂パッケージの反りを抑制し、実装基板に
対する接合箇所の破壊を防止し得る信頼性の高いパッケ
ージ構造を備えた樹脂封止型電力用半導体デバイスを提
供することを目的とする。また、本発明は、上記の目的
を達成しつつ、更に、実装基板上での実装面積の縮小を
実現し得る樹脂封止型電力用半導体デバイスを提供する
ことを目的とする。The present invention has been made in view of the above technical problems, and has a highly reliable package structure capable of suppressing warpage of a resin package and preventing breakage of a joint portion with a mounting substrate. An object of the present invention is to provide a semiconductor device for mold power. Another object of the present invention is to provide a resin-encapsulated power semiconductor device that can achieve the above object and further realize a reduction in mounting area on a mounting substrate.
【０００６】[0006]
【課題を解決するための手段】本願の第１の発明は、電
力用半導体チップと該電力用半導体チップを制御する制
御用半導体チップとがリードフレーム上に載置され、各
半導体チップとその周辺端子とがアルミワイヤを介して
電気的に接続された上で、各半導体チップが樹脂パッケ
ージ内に封止されてなるパッケージ構造を備えた樹脂封
止型電力用半導体デバイスにおいて、上記電力用半導体
チップと制御用半導体チップとが互いに別体の樹脂パッ
ケージ内に封止されていることを特徴としたものであ
る。According to a first aspect of the present invention, a power semiconductor chip and a control semiconductor chip for controlling the power semiconductor chip are mounted on a lead frame, and each semiconductor chip and its periphery are mounted. A resin-sealed power semiconductor device having a package structure in which each terminal is electrically connected via an aluminum wire and each semiconductor chip is sealed in a resin package. The control semiconductor chip and the control semiconductor chip are sealed in separate resin packages.
【０００７】また、本願の第２の発明は、第１の発明に
おいて、上記電力用半導体チップ及び制御用半導体チッ
プが、上記リードフレームの表面側又は裏面側の同一側
に載置されていることを特徴としたものである。A second invention of the present application is the same as the first invention, wherein the power semiconductor chip and the control semiconductor chip are mounted on the same side of the front surface or the back surface of the lead frame. It is characterized by.
【０００８】更に、本願の第３の発明は、第１又は第２
の発明において、上記リードフレームにおいて、電力用
半導体チップが載置される面と制御用半導体チップが載
置される面とが同一平面をなすように設定されるととも
に、上記半導体チップの周辺端子の１つであり各樹脂パ
ッケージから外方へ延びる外部リードが折曲げ加工さ
れ、その先端側で両半導体チップが載置される面に対し
て垂直をなしていることを特徴としたものである。Further, a third invention of the present application is the first or second invention.
In the above invention, in the lead frame, the surface on which the power semiconductor chip is mounted and the surface on which the control semiconductor chip is mounted are set to be flush with each other, and the peripheral terminals of the semiconductor chip are The external lead, which is one and extends outwardly from each resin package, is bent, and its front end side is perpendicular to the surface on which both semiconductor chips are mounted.
【０００９】また、更に、本願の第４の発明は、第１〜
３の発明のいずれか一において、上記電力用半導体チッ
プを封止する樹脂パッケージと制御用半導体チップを封
止する樹脂パッケージとが互いに所定の間隔をおいて配
設され、両パッケージ間に延びるリードフレームの一部
が、両パッケージ間に作用する応力を吸収すべく湾曲し
ていることを特徴としたものである。Further, a fourth invention of the present application is to
In any one of the inventions of Claim 3, the resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip are arranged at a predetermined interval from each other, and a lead extending between both packages. It is characterized in that a part of the frame is curved so as to absorb the stress acting between the both packages.
【００１０】また、更に、本願の第５の発明は、第１〜
３の発明のいずれか一において、上記電力用半導体チッ
プを封止する樹脂パッケージと制御用半導体チップを封
止する樹脂パッケージとが互いに所定の間隔をおいて配
設され、両パッケージ間に延びるリードフレームの一部
が、両パッケージ間に作用する応力を吸収すべく折曲げ
加工されていることを特徴としたものである。Further, the fifth invention of the present application is to
In any one of the inventions of Claim 3, the resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip are arranged at a predetermined interval from each other, and a lead extending between both packages. It is characterized in that a part of the frame is bent to absorb the stress acting between both packages.
【００１１】また、更に、本願の第６の発明は、第１〜
５の発明のいずれか一において、上記電力用半導体チッ
プを封止する樹脂パッケージと制御用半導体チップを封
止する樹脂パッケージとが互いに所定の間隔をおいて配
設され、両パッケージ間に延びるリードフレームの一部
が、上記制御用半導体チップおよび電力用半導体チップ
を封止する樹脂パッケージを構成する樹脂よりも軟質の
樹脂で構成される樹脂パッケージ内に封止されているこ
とを特徴としたものである。Further, the sixth invention of the present application is the first to the first inventions.
5. The lead according to claim 5, wherein the resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip are arranged at a predetermined distance from each other, and extend between both packages. A part of the frame is sealed in a resin package made of a resin softer than a resin forming a resin package for sealing the control semiconductor chip and the power semiconductor chip. Is.
【００１２】また、更に、本願の第７の発明は、第１又
は第２の発明において、上記電力用半導体チップを封止
する樹脂パッケージと制御用半導体チップを封止する樹
脂パッケージとの間におけるリードフレームの一部が断
面略コ字状に形成され、その両端部の延長線上に、該リ
ードフレームにおける電力用半導体チップが載置される
面と制御用半導体チップが載置される面とが互いに平行
に延びていることを特徴としたものである。Furthermore, a seventh invention of the present application is, in the first or second invention, between a resin package for encapsulating the power semiconductor chip and a resin package for encapsulating the control semiconductor chip. A part of the lead frame is formed in a substantially U-shaped cross section, and on the extension lines of both ends thereof, a surface on which the power semiconductor chip is mounted and a surface on which the control semiconductor chip is mounted are formed on the lead frame. The feature is that they extend parallel to each other.
【００１３】また、更に、本願の第８の発明は、第７の
発明において、上記電力用半導体チップと制御用半導体
チップとが、リードフレーム全体により規定されるコ字
状の内側に配設されていることを特徴としたものであ
る。Further, in an eighth invention of the present application, in the seventh invention, the power semiconductor chip and the control semiconductor chip are arranged inside a U-shape defined by the entire lead frame. It is characterized by that.
【００１４】また、更に、本願の第９の発明は、第８の
発明において、上記電力用半導体チップを封止する樹脂
パッケージと制御用半導体チップを封止する樹脂パッケ
ージとが、互いに対向する側で所定の間隔をおいて隔て
られていることを特徴としたものである。Furthermore, the ninth invention of the present application is the same as the eighth invention, wherein the resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip face each other. It is characterized in that they are separated by a predetermined distance.
【００１５】また、更に、本願の第１０の発明は、第８
の発明において、上記電力用半導体チップを封止する樹
脂パッケージと制御用半導体チップを封止する樹脂パッ
ケージとが、互いに対向する側で当接していることを特
徴としたものである。The tenth invention of the present application is the eighth invention.
The invention is characterized in that the resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip are in contact with each other on opposite sides.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照しながら説明する。
実施の形態１．図１は、本発明の実施の形態１に係る電
力用半導体デバイスを概略的に示す縦断面説明図であ
る。この電力用半導体デバイス１０は、樹脂封止による
パッケージ構造を有するもので、基本的には、電力用半
導体チップ３と、該電力用半導体チップ３を制御する制
御用半導体チップ４と、外部リード２ａ，２ｅ，チップ
搭載用のダイパッド２ｂ，２ｄ，ダイパッド間のフレー
ム領域２ｃから構成されるパターンを備えたリードフレ
ーム２と、各チップ３，４とリードフレーム２の各部と
を電気的に接続するアルミワイヤ７，８と、チップ３，
４やアルミワイヤ７，８を外部環境から保護する樹脂パ
ッケージ５，６から組み立てられる。DETAILED DESCRIPTION OF THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings. Embodiment 1. 1 is a vertical cross-sectional explanatory view schematically showing a power semiconductor device according to a first embodiment of the present invention. The power semiconductor device 10 has a package structure formed by resin sealing, and basically, the power semiconductor chip 3, the control semiconductor chip 4 for controlling the power semiconductor chip 3, and the external leads 2a. , 2e, die pads 2b and 2d for chip mounting, and a lead frame 2 having a pattern composed of a frame region 2c between the die pads, and aluminum for electrically connecting each chip 3, 4 and each part of the lead frame 2. Wires 7, 8 and tip 3,
4 and the aluminum wires 7 and 8 are assembled from resin packages 5 and 6 that protect the environment from the external environment.
【００１７】電力用半導体デバイス１０の組立工程を簡
単に説明する。まず、リードフレーム２におけるチップ
搭載用のダイパッド２ｂ，２ｄ上に、それぞれ、電力用
半導体チップ３，制御用半導体チップ４を、ハンダ等の
接合材（不図示）を介して固着させる（ダイボンド工
程）。電力用及び制御用半導体チップ３，４は、通常、
生産性の向上や総体的な小型化を図り、このように、ダ
イパッド２ｂ，２ｄの表面側又は裏面側の同一側に取り
付けられる。The process of assembling the power semiconductor device 10 will be briefly described. First, the power semiconductor chip 3 and the control semiconductor chip 4 are fixed to the chip mounting die pads 2b and 2d of the lead frame 2 via a bonding material (not shown) such as solder (die bonding step). . The power and control semiconductor chips 3 and 4 are usually
The productivity is improved and the overall size is reduced, and thus the die pads 2b and 2d are mounted on the same side of the front surface side or the back surface side.
【００１８】次に、半導体チップ３，４上の電極（不図
示）と、それら半導体チップ３，４の周辺端子（外部リ
ード２ａ，２ｅやダイパッド２ｂ，２ｄ間のフレーム領
域２ｃ）とが、アルミワイヤ７，８を用いて電気的に接
続される（ワイヤボンド工程）。Next, the electrodes (not shown) on the semiconductor chips 3 and 4 and the peripheral terminals (the external leads 2a and 2e and the frame region 2c between the die pads 2b and 2d) of the semiconductor chips 3 and 4 are made of aluminum. It is electrically connected using the wires 7 and 8 (wire bonding step).
【００１９】続いて、ワイヤボンドされた半導体チップ
３，４を、それぞれ、樹脂パッケージ５，６で封止する
（モールド工程）。樹脂材料としては、エポキシ樹脂が
用いられる。以上の工程においては、外部リード２ａ，
２ｅ，ダイパッド２ｂ，２ｄ，ダイパッド間のフレーム
領域２ｃが、リードフレーム２におけるパターンの一部
として形成され、一体的に構成されている。Subsequently, the wire-bonded semiconductor chips 3 and 4 are respectively sealed with resin packages 5 and 6 (molding step). An epoxy resin is used as the resin material. In the above process, the external leads 2a,
A frame region 2c between the die pad 2e, the die pads 2b and 2d, and the die pad is formed as a part of the pattern of the lead frame 2 and is integrally configured.
【００２０】その後、外部リード２ａ，２ｅ，ダイパッ
ド間のフレーム領域２ｃ等の表面にしみ出した樹脂バリ
を取り除くバリ取り工程，外部リード２ａ，２ｅ，フレ
ーム領域２ｃの耐食性を向上させるためのメッキ工程、
および、外部リード２ａ，２ｅをデバイス実装作業が行
ない易い形状に成形するリード加工工程を行なう。リー
ド加工工程では、外部リード２ａ，２ｅに、同一平面を
なすように配設されたダイパッド２ｂ，２ｄ及びダイパ
ッド間のフレーム領域２ｃに対して略垂直をなすように
曲げ加工を施す。以上の工程を経て、図１に示すような
パッケージ構造を備えた半導体デバイス１０の組立てが
完了する。Thereafter, a deburring step for removing resin burrs exuding on the surface of the outer leads 2a, 2e and the frame area 2c between the die pads, and a plating step for improving the corrosion resistance of the outer leads 2a, 2e, frame area 2c. ,
Then, a lead processing step of forming the external leads 2a and 2e into a shape that facilitates device mounting work is performed. In the lead processing step, the external leads 2a and 2e are bent so as to be substantially perpendicular to the die pads 2b and 2d arranged in the same plane and the frame region 2c between the die pads. Through the above steps, the assembly of the semiconductor device 10 having the package structure as shown in FIG. 1 is completed.
【００２１】この実施の形態１では、ワイヤボンドされ
た半導体チップ３，４が、それぞれ、別体の第１及び第
２の樹脂パッケージ５，６で封止されている。より詳し
くは、第１の樹脂パッケージ５が、電力用半導体チップ
３と、その半導体チップ３が載置されるダイパッド２ｂ
と、半導体チップ３上に形成された電極と半導体チップ
３の周辺端子（外部リード２ａ及びフレーム領域２ｃ）
とを接続するアルミワイヤ７とをまとめて封止してい
る。他方、第２の樹脂パッケージ６は、制御用半導体チ
ップ４と、その半導体チップ４が載置されるダイパッド
２ｄと、半導体チップ４上に形成された電極と半導体チ
ップ４の周辺端子（外部リード２ｅ及びフレーム領域２
ｃ）とを接続するアルミワイヤ８とをまとめて封止して
いる。In the first embodiment, the wire-bonded semiconductor chips 3 and 4 are sealed with separate first and second resin packages 5 and 6, respectively. More specifically, the first resin package 5 includes a power semiconductor chip 3 and a die pad 2b on which the semiconductor chip 3 is mounted.
And electrodes formed on the semiconductor chip 3 and peripheral terminals of the semiconductor chip 3 (external leads 2a and frame region 2c)
The aluminum wire 7 for connecting to and are collectively sealed. On the other hand, the second resin package 6 includes a control semiconductor chip 4, a die pad 2d on which the semiconductor chip 4 is mounted, electrodes formed on the semiconductor chip 4, and peripheral terminals of the semiconductor chip 4 (external leads 2e). And frame area 2
The aluminum wire 8 for connecting with c) is sealed together.
【００２２】図１から分かるように、第１及び第２の樹
脂パッケージ５，６は互いに所定の間隔をおいて形成さ
れており、この電力用半導体デバイス１０では、リード
フレーム２におけるダイパッド２ｂ，２ｄ間のフレーム
領域２ｃが、外部に露出する構造となっている。As can be seen from FIG. 1, the first and second resin packages 5 and 6 are formed at a predetermined distance from each other, and in this power semiconductor device 10, the die pads 2b and 2d of the lead frame 2 are formed. The frame region 2c between them is structured to be exposed to the outside.
【００２３】電力用半導体デバイス１０の実装基板１に
対する実装は、従来知られるように、外部リード２ａ，
２ｅを実装基板１に形成された貫通孔１ａに挿入した上
で、半導体デバイス１０の実装側とは反対の側に突出し
た部分を、ハンダ９を用いて実装基板１に接合すること
により行なわれる。貫通孔１ａは、実装基板１の平面方
向に対して略垂直をなすように形成されている。The mounting of the power semiconductor device 10 on the mounting board 1 is performed by the external leads 2a,
2e is inserted into the through hole 1a formed in the mounting substrate 1, and then the portion projecting to the side opposite to the mounting side of the semiconductor device 10 is joined to the mounting substrate 1 using the solder 9. . The through hole 1 a is formed so as to be substantially perpendicular to the plane direction of the mounting board 1.
【００２４】前述した電力用半導体デバイス１０のパッ
ケージ構造によれば、半導体チップ３，４が電力用及び
制御用とで別々に封止されるため、樹脂硬化時の収縮に
よって、若しくは、熱や湿気等の外的要因の影響によっ
て樹脂パッケージ５，６内に発生する応力を緩和するこ
とができる。その結果、応力に伴う樹脂パッケージ５，
６の反りを抑制し、電力用半導体デバイス１０の実装基
板１に対するハンダ付け箇所の破壊を防止することがで
きる。According to the package structure of the power semiconductor device 10 described above, the semiconductor chips 3 and 4 are separately sealed for power and for control, so that the semiconductor chips 3 and 4 are contracted when the resin is cured, or heat or moisture is applied. The stress generated in the resin packages 5 and 6 can be relieved by the influence of external factors such as. As a result, the resin package 5,
The warp of 6 can be suppressed, and the destruction of the soldered portion of the power semiconductor device 10 to the mounting substrate 1 can be prevented.
【００２５】次に、本発明の他の実施の形態について説
明する。なお、以下では、上記実施の形態１における場
合と同じものについては同一の符号を付し、それ以上の
説明を省略する。
実施の形態２．図２は、本発明の実施の形態２に係る電
力用半導体デバイスを概略的に示す縦断面説明図であ
る。電力用半導体デバイス２０は、実施の形態１におけ
る場合とほぼ同じ構成を有するものであり、この実施の
形態２では、第１の樹脂パッケージ５と第２の樹脂パッ
ケージ６との間で、ダイパッド２ｂ，２ｄ間のフレーム
領域２ｃが、第３の樹脂パッケージ２２で封止されてい
る。そして、この第３の樹脂パッケージ２２は、第１及
び第２の樹脂パッケージ５，６を形成する樹脂材料より
も軟質の樹脂材料により形成されている。Next, another embodiment of the present invention will be described. In the following, the same components as those in the first embodiment will be designated by the same reference numerals, and further description will be omitted. Embodiment 2. 2 is a vertical cross-sectional explanatory view schematically showing a power semiconductor device according to a second embodiment of the present invention. The power semiconductor device 20 has almost the same configuration as that in the first embodiment. In the second embodiment, the die pad 2b is provided between the first resin package 5 and the second resin package 6. , 2d is sealed with the third resin package 22. The third resin package 22 is formed of a resin material that is softer than the resin material forming the first and second resin packages 5 and 6.
【００２６】このような電力用半導体デバイス２０のパ
ッケージ構造によれば、ダイパッド２ｂ，２ｄ間のフレ
ーム領域２ｃが、第１及び第２の樹脂パッケージ５，６
を形成する樹脂材料よりも軟質の樹脂材料から形成され
る樹脂パッケージ２２により封止されていることから、
実施の形態１と同様の効果を実現しつつ、ダイパッド２
ｂ，２ｄ間のフレーム領域２ｃを保護することができ
る。その結果、デバイス１０の信頼性を向上させること
ができる。According to such a package structure of the power semiconductor device 20, the frame region 2c between the die pads 2b and 2d has the first and second resin packages 5 and 6.
Since it is sealed by the resin package 22 formed of a resin material softer than the resin material forming
While achieving the same effects as in the first embodiment, the die pad 2
The frame area 2c between b and 2d can be protected. As a result, the reliability of the device 10 can be improved.
【００２７】実施の形態３．図３は、本発明の実施の形
態３に係る電力用半導体デバイスを概略的に示す縦断面
説明図である。電力用半導体デバイス３０は、実施の形
態１における場合とほぼ同じ構成を有するものであり、
この実施の形態３では、第１の樹脂パッケージ５と第２
の樹脂パッケージ６との間で、ダイパッド２ｂ，２ｄ間
のフレーム領域２ｃに、上方へ突出するような湾曲部Ｑ
が設けられている。Embodiment 3. FIG. 3 is a vertical cross-sectional explanatory view schematically showing a power semiconductor device according to a third embodiment of the present invention. The power semiconductor device 30 has almost the same configuration as in the first embodiment,
In the third embodiment, the first resin package 5 and the second resin package 5
And the resin package 6 in the frame area 2c between the die pads 2b and 2d, the curved portion Q protruding upward.
Is provided.
【００２８】かかる電力用半導体デバイス３０によれ
ば、湾曲部Ｑにおいて、樹脂硬化時の収縮若しくは熱や
湿気等の外的要因の影響に伴い樹脂パッケージ５，６内
に発生する応力を吸収することができ、それによって、
実装基板１に対するハンダ付け箇所に作用する応力を緩
和して、その破壊を防止することができる。その結果、
デバイス１０の信頼性を向上させることができる。According to the power semiconductor device 30, the curved portion Q absorbs the stress generated in the resin packages 5 and 6 due to the contraction at the time of resin curing or the influence of external factors such as heat and moisture. Can be
It is possible to relieve the stress acting on the soldered portion of the mounting substrate 1 and prevent its destruction. as a result,
The reliability of the device 10 can be improved.
【００２９】実施の形態４．図４は、本発明の実施の形
態４に係る電力用半導体デバイスを概略的に示す縦断面
説明図である。電力用半導体デバイス４０は、実施の形
態１における場合とほぼ同じ構成を有するものであり、
この実施の形態４では、第１の樹脂パッケージ５と第２
の樹脂パッケージ６との間で、外部に露出するダイパッ
ド２ｂ，２ｄ間のフレーム領域２ｃが、その途中で所定
の角度で折り曲げられてなる曲折部Ｒを有している。Fourth Embodiment FIG. 4 is a vertical cross sectional explanatory view schematically showing a power semiconductor device according to a fourth embodiment of the present invention. The power semiconductor device 40 has substantially the same configuration as in the first embodiment,
In the fourth embodiment, the first resin package 5 and the second resin package 5
The frame area 2c between the die pads 2b and 2d exposed to the outside with the resin package 6 has a bent portion R formed by bending the frame area 2c at a predetermined angle.
【００３０】かかる電力用半導体デバイス４０によれ
ば、曲折部Ｒにおいて、樹脂硬化時の収縮若しくは熱や
湿気等の外的要因の影響に伴い樹脂パッケージ５，６内
に発生する応力を吸収することができ、それによって、
実装基板１に対するハンダ付け箇所に作用する応力を緩
和し、ハンダ付け箇所の破壊を防止することができる。
その結果、デバイス１０の信頼性を向上させることがで
きる。According to the power semiconductor device 40, the bent portion R absorbs the stress generated in the resin packages 5 and 6 due to the shrinkage at the time of hardening the resin or the influence of external factors such as heat and moisture. Can be
It is possible to reduce the stress acting on the mounting board 1 at the soldering points and prevent the soldering points from being destroyed.
As a result, the reliability of the device 10 can be improved.
【００３１】実施の形態５．図５は、本発明の実施の形
態５に係る電力用半導体デバイスを概略的に示す縦断面
説明図である。電力用半導体デバイス５０は、実施の形
態１における場合とほぼ同じ構成を有するものであり、
この実施の形態５では、リードフレーム２が、全体とし
て、断面コ字状に形成されている。より詳しくは、第１
の樹脂パッケージ５と第２の樹脂パッケージ６との間
で、外部に露出するダイパッド２ｂ，２ｄ間のフレーム
領域２ｃが、その両端部が平行に延びるように、断面コ
字状に形成されている。そして、フレーム領域２ｃの各
端部と同一平面をなすように、ダイパッド２ｂ，２ｄ及
び外部リード２ａ，２ｅが構成されている。すなわち、
ダイパッド２ｂ及びそれに隣接する外部リード２ａと、
ダイパッド２ｄ及びそれに隣接する外部リード２ｅと
が、互いに平行に延びている。Embodiment 5. FIG. 5 is a vertical sectional explanatory view schematically showing a power semiconductor device according to a fifth embodiment of the present invention. The power semiconductor device 50 has substantially the same configuration as in the first embodiment,
In the fifth embodiment, the lead frame 2 as a whole is formed in a U-shaped cross section. More specifically, the first
Between the resin package 5 and the second resin package 6, the frame region 2c between the die pads 2b and 2d exposed to the outside is formed in a U-shaped cross section so that both ends thereof extend in parallel. . The die pads 2b and 2d and the external leads 2a and 2e are formed so as to be flush with the respective end portions of the frame region 2c. That is,
The die pad 2b and the external lead 2a adjacent thereto,
The die pad 2d and the external lead 2e adjacent thereto extend in parallel with each other.
【００３２】電力用半導体チップ３及び制御用半導体チ
ップ４は、リードフレーム全体により規定されるコ字状
の内側に、つまり、ダイパッド２ｂ，２ｄに対して、そ
れらが互いに対向する側に固着されている。そして、半
導体チップ３，４上に設けられた電極（不図示）とその
周辺端子（外部リード２ａ，２ｅ及びフレーム領域２
ｃ）とがアルミワイヤ７，８で接続されている。このよ
うに、半導体チップ３，４及びアルミワイヤ７，８を、
リードフレーム全体により規定されるコ字状の内側に配
設した場合には、電力用半導体デバイスに対する例えば
外付けヒートシンク等の外付け素子の取付けを容易に行
なうことができ、また、総体的なデバイスの小型化を実
現することができる。The power semiconductor chip 3 and the control semiconductor chip 4 are fixed inside the U-shape defined by the entire lead frame, that is, on the side where they face each other with respect to the die pads 2b and 2d. There is. Then, electrodes (not shown) provided on the semiconductor chips 3 and 4 and their peripheral terminals (external leads 2a and 2e and frame region 2)
It is connected to c) with aluminum wires 7 and 8. In this way, the semiconductor chips 3 and 4 and the aluminum wires 7 and 8 are
When the lead frame is arranged inside the U-shape defined by the entire lead frame, an external element such as an external heat sink can be easily attached to the power semiconductor device, and the device can be used as a whole. It is possible to realize the miniaturization of.
【００３３】更に、この半導体デバイス５０では、第１
の樹脂パッケージ５及び第２の樹脂パッケージ６が、そ
れぞれ、電力用半導体チップ３及び制御用半導体チップ
４を封止するため、両パッケージ５，６は互いに平行に
成形される。この実施の形態５では、樹脂パッケージ
５，６が、それらが互いに対向する側で当接し合うよう
に構成され、総体的な小型化が一層図られる。なお、こ
れに限定されることなく、樹脂パッケージ５，６は、互
いに対向する側で、所定の間隔をおいて隔てられてもよ
い。この場合には、樹脂パッケージ５，６における放熱
性を適度に確保することができる。Further, in this semiconductor device 50, the first
Since the resin package 5 and the second resin package 6 seal the power semiconductor chip 3 and the control semiconductor chip 4, respectively, both packages 5 and 6 are molded in parallel with each other. In the fifth embodiment, the resin packages 5 and 6 are configured to abut each other on the sides facing each other, and the overall size can be further reduced. However, the present invention is not limited to this, and the resin packages 5 and 6 may be separated by a predetermined distance on the sides facing each other. In this case, the heat dissipation of the resin packages 5 and 6 can be appropriately secured.
【００３４】かかる電力用半導体デバイス５０の構造に
よれば、実施の形態１と同様の効果を実現しつつ、基板
１に実装された状態で、電力用半導体デバイス５０は基
板１に対して鉛直方向に延びることから、半導体デバイ
ス５０の実装面積の縮小を実現することができる。According to the structure of the power semiconductor device 50, the power semiconductor device 50 is mounted on the substrate 1 in the vertical direction with respect to the substrate 1 while achieving the same effect as that of the first embodiment. As a result, the mounting area of the semiconductor device 50 can be reduced.
【００３５】なお、本発明は、例示された実施の形態に
限定されるものでなく、本発明の要旨を逸脱しない範囲
において、種々の改良及び設計上の変更が可能であるこ
とは言うまでもない。Needless to say, the present invention is not limited to the illustrated embodiments, and various improvements and design changes can be made without departing from the gist of the present invention.
【００３６】[0036]
【発明の効果】以上の説明から明らかなように、本願の
第１の発明によれば、電力用半導体チップと該電力用半
導体チップを制御する制御用半導体チップとがリードフ
レーム上に載置され、各半導体チップとその周辺端子と
がアルミワイヤを介して電気的に接続された上で、各半
導体チップが樹脂パッケージ内に封止されてなるパッケ
ージ構造を備えた樹脂封止型電力用半導体デバイスにお
いて、上記電力用半導体チップと制御用半導体チップと
が互いに別体の樹脂パッケージ内に封止されているた
め、樹脂パッケージの反りが比較的小さく、これによ
り、実装基板に対する接合箇所の破壊を防止することが
でき、信頼性の高いパッケージ構造を備えた電力用半導
体デバイスを実現することができる。As is apparent from the above description, according to the first invention of the present application, the power semiconductor chip and the control semiconductor chip for controlling the power semiconductor chip are mounted on the lead frame. , A resin-sealed power semiconductor device having a package structure in which each semiconductor chip and its peripheral terminals are electrically connected via an aluminum wire and each semiconductor chip is sealed in a resin package In the above, since the power semiconductor chip and the control semiconductor chip are sealed in separate resin packages, the warpage of the resin package is relatively small, which prevents breakage of the joint portion to the mounting substrate. Therefore, it is possible to realize a power semiconductor device having a highly reliable package structure.
【００３７】また、本願の第２の発明は、上記電力用半
導体チップ及び制御用半導体チップが、上記リードフレ
ームの表面側又は裏面側のうちの同一側に載置されてい
るため、ダイボンド工程やワイヤボンド工程をリードフ
レームの同一側で行なうことができ、生産性の向上や総
体的なデバイスの小型化を実現することが可能となる。Further, in the second invention of the present application, since the power semiconductor chip and the control semiconductor chip are mounted on the same side of the front surface or the back surface of the lead frame, the die bonding step or the The wire bonding process can be performed on the same side of the lead frame, which makes it possible to improve productivity and reduce the overall size of the device.
【００３８】更に、本願の第３の発明によれば、上記リ
ードフレームにおいて、電力用半導体チップが載置され
る面と制御用半導体チップが載置される面とが同一平面
をなすように設定されるとともに、上記半導体チップの
周辺端子の１つであり各樹脂パッケージから外方へ延び
る外部リードが折曲げ加工され、その先端側で両半導体
チップが載置される面に対して垂直をなしているため、
総体的なデバイスの小型化を実現することができる。Further, according to the third invention of the present application, in the lead frame, the surface on which the power semiconductor chip is mounted and the surface on which the control semiconductor chip is mounted are set to be flush with each other. The external leads, which are one of the peripheral terminals of the semiconductor chip and extend outward from each resin package, are bent, and the tip end side of the external leads is perpendicular to the surface on which the semiconductor chips are mounted. Because
Overall device miniaturization can be achieved.
【００３９】また、更に、本願の第４の発明によれば、
上記電力用半導体チップを封止する樹脂パッケージと制
御用半導体チップを封止する樹脂パッケージとが互いに
所定の間隔をおいて配設され、両パッケージ間に延びる
リードフレームの一部が、両パッケージ間に作用する応
力を吸収すべく湾曲しているため、応力を効果的に緩和
することができ、これにより、基板に対する接合箇所に
作用する応力を抑制することができる。その結果、半導
体デバイスの信頼性を向上させることができる。Further, according to the fourth invention of the present application,
The resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip are arranged at a predetermined distance from each other, and a part of the lead frame extending between the two packages is Since it is curved to absorb the stress acting on the substrate, the stress can be effectively relieved, and thus the stress acting on the joint portion with respect to the substrate can be suppressed. As a result, the reliability of the semiconductor device can be improved.
【００４０】また、更に、本願の第５の発明によれば、
上記電力用半導体チップを封止する樹脂パッケージと制
御用半導体チップを封止する樹脂パッケージとが互いに
所定の間隔をおいて配設され、両パッケージ間に延びる
リードフレームの一部が、両パッケージ間に作用する応
力を吸収すべく折曲げ加工されているため、応力を効果
的に緩和することができ、これにより、基板に対する接
合箇所に作用する応力を抑制することができる。その結
果、半導体デバイスの信頼性を向上させることができ
る。Further, according to the fifth invention of the present application,
The resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip are arranged at a predetermined distance from each other, and a part of the lead frame extending between the two packages is Since the bending process is performed to absorb the stress acting on the substrate, the stress can be effectively relieved, and thus the stress acting on the joint portion with respect to the substrate can be suppressed. As a result, the reliability of the semiconductor device can be improved.
【００４１】また、更に、本願の第６の発明によれば、
上記電力用半導体チップを封止する樹脂パッケージと制
御用半導体チップを封止する樹脂パッケージとが互いに
所定の間隔をおいて配設され、両パッケージ間に延びる
リードフレームの一部が、上記制御用半導体チップおよ
び電力用半導体チップを封止する樹脂パッケージを構成
する樹脂よりも軟質の樹脂で構成される樹脂パッケージ
内に封止されているため、両パッケージ間に延びるリー
ドフレームの一部を外部環境から保護することができる
とともに、デバイスの取扱いが容易である。Further, according to the sixth invention of the present application,
A resin package for encapsulating the power semiconductor chip and a resin package for encapsulating the control semiconductor chip are arranged at a predetermined distance from each other, and a part of the lead frame extending between the packages is used for the control. Because the resin is sealed in a resin package that is softer than the resin that makes up the resin package that seals the semiconductor chip and power semiconductor chip, part of the lead frame that extends between the two packages will The device can be protected from the heat and the device is easy to handle.
【００４２】また、更に、本願の第７の発明によれば、
上記電力用半導体チップを封止する樹脂パッケージと制
御用半導体チップを封止する樹脂パッケージとの間にお
けるリードフレームの一部が断面略コ字状に形成され、
その両端部の延長線上に、該リードフレームにおける電
力用半導体チップが載置される面と制御用半導体チップ
が載置される面とが互いに平行に延びているため、基板
に対するデバイス実装に必要な面積を縮小化することが
できる。Further, according to the seventh invention of the present application,
A part of the lead frame between the resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip is formed in a substantially U-shaped cross section,
Since the surface of the lead frame on which the power semiconductor chip is mounted and the surface of the lead frame on which the control semiconductor chip is mounted extend in parallel with each other on the extension lines of both ends thereof, it is necessary for mounting the device on the substrate. The area can be reduced.
【００４３】また、更に、本願の第８の発明によれば、
上記電力用半導体チップと制御用半導体チップとが、リ
ードフレーム全体により規定されるコ字状の内側に配設
されているため、デバイスに対する例えば外付けヒート
シンク等の外付け素子の取付けを容易に行なうことがで
き、また、総体的なデバイスの小型化を実現することが
できる。Further, according to the eighth invention of the present application,
Since the power semiconductor chip and the control semiconductor chip are arranged inside the U-shape defined by the entire lead frame, an external element such as an external heat sink can be easily attached to the device. In addition, the overall size of the device can be reduced.
【００４４】また、更に、本願の第９の発明によれば、
上記電力用半導体チップを封止する樹脂パッケージと制
御用半導体チップを封止する樹脂パッケージとが、互い
に対向する側で所定の間隔をおいて隔てられているた
め、デバイスの放熱性の向上を実現することができる。Further, according to the ninth invention of the present application,
Since the resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip are separated from each other by a predetermined distance, the heat dissipation of the device is improved. can do.
【００４５】また、更に、本願の第１０の発明によれ
ば、上記電力用半導体チップを封止する樹脂パッケージ
と制御用半導体チップを封止する樹脂パッケージとが、
互いに対向する側で当接しているため、総体的なデバイ
スの小型化を実現することができる。Further, according to the tenth invention of the present application, a resin package for encapsulating the power semiconductor chip and a resin package for encapsulating the control semiconductor chip are provided.
Since they are in contact with each other on the opposite sides, it is possible to reduce the size of the device as a whole.
【図１】 本発明の実施の形態１に係る電力用半導体デ
バイスを概略的に示す縦断面説明図である。FIG. 1 is an explanatory longitudinal sectional view schematically showing a power semiconductor device according to a first embodiment of the present invention.
【図２】 本発明の実施の形態２に係る電力用半導体デ
バイスを概略的に示す縦断面説明図である。FIG. 2 is an explanatory longitudinal sectional view schematically showing a power semiconductor device according to a second embodiment of the present invention.
【図３】 本発明の実施の形態３に係る電力用半導体デ
バイスを概略的に示す縦断面説明図である。FIG. 3 is an explanatory longitudinal sectional view schematically showing a power semiconductor device according to a third embodiment of the present invention.
【図４】 本発明の実施の形態４に係る電力用半導体デ
バイスを概略的に示す縦断面説明図である。FIG. 4 is an explanatory longitudinal sectional view schematically showing a power semiconductor device according to a fourth embodiment of the present invention.
【図５】 本発明の実施の形態５に係る電力用半導体デ
バイスを概略的に示す縦断面説明図である。FIG. 5 is an explanatory longitudinal sectional view schematically showing a power semiconductor device according to a fifth embodiment of the present invention.
【図６】 従来の電力用半導体デバイスを概略的に示す
縦断面説明図である。FIG. 6 is an explanatory longitudinal sectional view schematically showing a conventional power semiconductor device.
１ 実装基板，２ リードフレーム，２ａ，２ｅ 外部
リード，２ｂ，２ｄダイパッド，２ｃ ダイパッド間の
フレーム領域，３ 電力用半導体チップ，４制御用半導
体チップ，５ 第１の樹脂パッケージ，６ 第２の樹脂
パッケージ，７，８ アルミワイヤ，９ ハンダ，１
０，２０，３０，４０，５０ 電力用半導体デバイス，
２２ 第３の樹脂パッケージ，Ｑ 湾曲部，Ｒ 曲折部1 mounting board, 2 lead frame, 2a, 2e external lead, 2b, 2d die pad, 2c frame area between die pads, 3 power semiconductor chip, 4 control semiconductor chip, 5 first resin package, 6 second resin Package, 7, 8 Aluminum wire, 9 Solder, 1
0, 20, 30, 40, 50 power semiconductor devices,
22 3rd resin package, Q curved part, R bent part
Claims (10)
ップを制御する制御用半導体チップとがリードフレーム
上に載置され、各半導体チップとその周辺端子とがアル
ミワイヤを介して電気的に接続された上で、各半導体チ
ップが樹脂パッケージ内に封止されてなるパッケージ構
造を備えた樹脂封止型電力用半導体デバイスにおいて、 上記電力用半導体チップと制御用半導体チップとが互い
に別体の樹脂パッケージ内に封止されていることを特徴
とする電力用半導体デバイス。1. A power semiconductor chip and a control semiconductor chip for controlling the power semiconductor chip are mounted on a lead frame, and each semiconductor chip and its peripheral terminals are electrically connected via an aluminum wire. In addition, in a resin-sealed power semiconductor device having a package structure in which each semiconductor chip is sealed in a resin package, the power semiconductor chip and the control semiconductor chip are separate resins from each other. A power semiconductor device characterized by being encapsulated in a package.
体チップが、上記リードフレームの表面側又は裏面側の
同一側に載置されていることを特徴とする請求項１記載
の樹脂封止型電力用半導体デバイス。2. The resin-encapsulated power according to claim 1, wherein the power semiconductor chip and the control semiconductor chip are mounted on the same side of the front surface or the back surface of the lead frame. Semiconductor device.
導体チップが載置される面と制御用半導体チップが載置
される面とが同一平面をなすように設定されるととも
に、上記半導体チップの周辺端子の１つであり各樹脂パ
ッケージから外方へ延びる外部リードが折曲げ加工さ
れ、その先端側で両半導体チップが載置される面に対し
て垂直をなしていることを特徴とする請求項１又は２に
記載の樹脂封止型電力用半導体デバイス。3. In the lead frame, a surface on which a power semiconductor chip is mounted and a surface on which a control semiconductor chip is mounted are set to be flush with each other, and peripheral terminals of the semiconductor chip are arranged. The external lead extending outward from each resin package is bent, and its tip side is perpendicular to the surface on which both semiconductor chips are mounted. Alternatively, the resin-encapsulated power semiconductor device according to item 2.
パッケージと制御用半導体チップを封止する樹脂パッケ
ージとが互いに所定の間隔をおいて配設され、両パッケ
ージ間に延びるリードフレームの一部が、両パッケージ
間に作用する応力を吸収すべく湾曲していることを特徴
とする請求項１〜３のいずれか一に記載の樹脂封止型電
力用半導体デバイス。4. A part of a lead frame in which a resin package for encapsulating the power semiconductor chip and a resin package for encapsulating the control semiconductor chip are arranged at a predetermined distance from each other and extending between the packages. Is curved so as to absorb the stress acting between the both packages, and the resin-sealed power semiconductor device according to claim 1.
パッケージと制御用半導体チップを封止する樹脂パッケ
ージとが互いに所定の間隔をおいて配設され、両パッケ
ージ間に延びるリードフレームの一部が、両パッケージ
間に作用する応力を吸収すべく折曲げ加工されているこ
とを特徴とする請求項１〜３のいずれか一に記載の樹脂
封止型電力用半導体デバイス。5. A part of a lead frame in which a resin package for encapsulating the power semiconductor chip and a resin package for encapsulating the control semiconductor chip are arranged at a predetermined distance from each other and extending between the packages. The resin-sealed power semiconductor device according to claim 1, wherein the resin-sealed power semiconductor device is bent so as to absorb stress acting between the packages.
パッケージと制御用半導体チップを封止する樹脂パッケ
ージとが互いに所定の間隔をおいて配設され、両パッケ
ージ間に延びるリードフレームの一部が、上記制御用半
導体チップおよび電力用半導体チップを封止する樹脂パ
ッケージを構成する樹脂よりも軟質の樹脂で構成される
樹脂パッケージ内に封止されていることを特徴とする請
求項１〜５のいずれか一に記載の樹脂封止型電力用半導
体デバイス。6. A part of a lead frame in which a resin package for encapsulating the power semiconductor chip and a resin package for encapsulating the control semiconductor chip are arranged at a predetermined distance from each other and extending between the packages. Is sealed in a resin package made of a resin softer than a resin forming a resin package for sealing the control semiconductor chip and the power semiconductor chip. The resin-sealed power semiconductor device according to any one of 1.
パッケージと制御用半導体チップを封止する樹脂パッケ
ージとの間におけるリードフレームの一部が断面略コ字
状に形成され、その両端部の延長線上に、該リードフレ
ームにおける電力用半導体チップが載置される面と制御
用半導体チップが載置される面とが互いに平行に延びて
いることを特徴とする請求項１又は２に記載の樹脂封止
型電力用半導体デバイス。7. A part of the lead frame between the resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip is formed in a substantially U-shaped cross section, and both ends of the lead frame are formed. 3. The extension surface has a surface on which the power semiconductor chip is mounted and a surface on which the control semiconductor chip is mounted in the lead frame extend in parallel to each other. Resin-sealed power semiconductor device.
チップとが、リードフレーム全体により規定されるコ字
状の内側に配設されていることを特徴とする請求項７記
載の樹脂封止型電力用半導体デバイス。8. The resin-sealed mold according to claim 7, wherein the power semiconductor chip and the control semiconductor chip are arranged inside a U-shape defined by the entire lead frame. Power semiconductor devices.
パッケージと制御用半導体チップを封止する樹脂パッケ
ージとが、互いに対向する側で所定の間隔をおいて隔て
られていることを特徴とする請求項８記載の樹脂封止型
電力用半導体デバイス。9. The resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip are spaced apart from each other by a predetermined distance. The resin-sealed power semiconductor device according to claim 8.
脂パッケージと制御用半導体チップを封止する樹脂パッ
ケージとが、互いに対向する側で当接していることを特
徴とする請求項８記載の樹脂封止型電力用半導体デバイ
ス。10. The resin according to claim 8, wherein the resin package for encapsulating the power semiconductor chip and the resin package for encapsulating the control semiconductor chip are in contact with each other on opposite sides. Sealed power semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251438A JP2003068976A (en) | 2001-08-22 | 2001-08-22 | Resin-sealed power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251438A JP2003068976A (en) | 2001-08-22 | 2001-08-22 | Resin-sealed power semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068976A true JP2003068976A (en) | 2003-03-07 |
Family
ID=19080085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001251438A Pending JP2003068976A (en) | 2001-08-22 | 2001-08-22 | Resin-sealed power semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068976A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288250A (en) * | 2007-05-15 | 2008-11-27 | Nec Electronics Corp | Multi-chip package |
| JP2012195502A (en) * | 2011-03-17 | 2012-10-11 | Yazaki Corp | Terminal structure for module |
| JP2013157398A (en) * | 2012-01-27 | 2013-08-15 | Mitsubishi Electric Corp | Semiconductor device and method for manufacturing the same |
| JP2018166083A (en) * | 2017-03-28 | 2018-10-25 | アイシン精機株式会社 | Electronic component module and manufacturing method of the same |
-
2001
- 2001-08-22 JP JP2001251438A patent/JP2003068976A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008288250A (en) * | 2007-05-15 | 2008-11-27 | Nec Electronics Corp | Multi-chip package |
| JP2012195502A (en) * | 2011-03-17 | 2012-10-11 | Yazaki Corp | Terminal structure for module |
| JP2013157398A (en) * | 2012-01-27 | 2013-08-15 | Mitsubishi Electric Corp | Semiconductor device and method for manufacturing the same |
| JP2018166083A (en) * | 2017-03-28 | 2018-10-25 | アイシン精機株式会社 | Electronic component module and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2556294B2 (en) | Resin-sealed semiconductor device | |
| JP2859194B2 (en) | Plastic package type semiconductor integrated circuit and method of manufacturing the same | |
| KR100242393B1 (en) | Semiconductor package and fabrication method | |
| JPH06105721B2 (en) | Semiconductor device | |
| JPH07226459A (en) | Resin sealed semiconductor device and its manufacturing method | |
| US7504736B2 (en) | Semiconductor packaging mold and method of manufacturing semiconductor package using the same | |
| CN218827101U (en) | Prevent TO-263 lead frame of layering | |
| JP2003068976A (en) | Resin-sealed power semiconductor device | |
| JP4154464B2 (en) | Manufacturing method of electronic component assembly | |
| WO2008083146A1 (en) | Stress-resistant leadframe and method | |
| JP2001267484A (en) | Semiconductor device and manufacturing method thereof | |
| JP2003007933A (en) | Resin-sealing semiconductor device | |
| JPH08115941A (en) | Semiconductor device | |
| KR100379085B1 (en) | Sealing Method of Semiconductor Device | |
| JP2756436B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR0125874Y1 (en) | Semiconductor package | |
| JP2004087998A (en) | Surface mounting semiconductor device and its fabricating process | |
| JP2005150693A (en) | Chip package structure | |
| JP2771475B2 (en) | Semiconductor device | |
| KR101016715B1 (en) | Semiconductor device | |
| KR100729028B1 (en) | Lead frame of tape formation and semiconduct package using it | |
| JP2633513B2 (en) | Method for manufacturing semiconductor device | |
| JPH05152495A (en) | Semiconductor devices | |
| JPH0739237Y2 (en) | Semiconductor device | |
| KR200169834Y1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20061030 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A02 | Decision of refusal |
Effective date: 20091020 Free format text: JAPANESE INTERMEDIATE CODE: A02 |