KR19980084297A - Self-aligned contact formation method of semiconductor device - Google Patents

Self-aligned contact formation method of semiconductor device Download PDF

Info

Publication number
KR19980084297A
KR19980084297A KR1019970020050A KR19970020050A KR19980084297A KR 19980084297 A KR19980084297 A KR 19980084297A KR 1019970020050 A KR1019970020050 A KR 1019970020050A KR 19970020050 A KR19970020050 A KR 19970020050A KR 19980084297 A KR19980084297 A KR 19980084297A
Authority
KR
South Korea
Prior art keywords
film
pattern
nitride
forming
nitride film
Prior art date
Application number
KR1019970020050A
Other languages
Korean (ko)
Inventor
김일구
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970020050A priority Critical patent/KR19980084297A/en
Publication of KR19980084297A publication Critical patent/KR19980084297A/en

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 반도체 장치의 셀프 얼라인 콘택 형성방법은 반도체 기판 상에 게이트 산화막, 도전막, 제1 질화막 및 제1 BN(boron nitride)막을 형성하는 단계와, 상기 제1 BN막 상에 포토레지스트막 패턴을 형성하는 단계와, 상기 포토레지스트막 패턴을 마스크로 상기 제1 BN막, 제1 질화막, 도전막을 순차적으로 식각하여 제1 BN막 패턴, 제1 질화막 패턴 및 게이트 전극을 형성하는 단계와, 상기 제1 BN막 패턴, 제1 질화막 패턴 및 게이트 전극이 형성된 기판의 전면에 제2 질화막 및 제2 BN막을 형성하는 단계와, 상기 제2 BN막 및 제2 질화막을 이방성식각하여 상기 게이트 전극, 제1 질화막 패턴 및 제1 BN막 패턴의 양측벽에 BN막과 질화막으로 이루어진 스페이서를 형성하는 단계와, 상기 스페이서가 형성된 결과물 전면에 산화막을 형성한 후 패터닝하여 상기 게이트 전극 사이의 게이트 산화막을 노출하는 단계와, 상기 산화막에 의하여 노출된 게이트 산화막을 셀프 얼라인 방법으로 식각하여 콘택홀을 형성하는 단계를 포함한다.A self-aligned contact forming method of a semiconductor device of the present invention comprises the steps of forming a gate oxide film, a conductive film, a first nitride film and a first boron nitride (BN) film on a semiconductor substrate, and a photoresist film on the first BN film. Forming a pattern, sequentially etching the first BN film, the first nitride film, and the conductive film using the photoresist pattern as a mask to form a first BN film pattern, a first nitride film pattern, and a gate electrode; Forming a second nitride film and a second BN film on an entire surface of the substrate on which the first BN film pattern, the first nitride film pattern, and the gate electrode are formed, and anisotropically etching the second BN film and the second nitride film to form the gate electrode, Forming a spacer including a BN film and a nitride film on both sidewalls of the first nitride film pattern and the first BN film pattern, forming an oxide film on the entire surface of the resultant product on which the spacer is formed, and then patterning the gate By etching and the step of exposing the gate oxide film between the poles, the gate oxide exposed by the oxide film by a self-alignment method comprises the steps of forming the contact hole.

Description

반도체 장치의 셀프 얼라인 콘택 형성방법Self-aligned contact formation method of semiconductor device

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 반도체 장치의 셀프 얼라인 콘택형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a self-aligned contact of a semiconductor device.

반도체 장치가 고집적화됨에 따라서 게이트 전극 사이 액티브 영역 상에 콘택형성이 어려워지므로 셀프 얼라인 콘택(self-aligned contact)이 채용되고 있다. 상기 셀프 얼라인 콘택은 도 1에 도시한 바와 같이 반도체 기판(1) 상에 게이트 산화막(3) 및 게이트 전극(5)을 형성한 후, 상기 게이트 전극(5) 상부 및 측벽에 질화막(7: SiN)을 형성한다. 이어서, 상기 게이트 전극(5) 사이를 노출하는 산화막(9)을 형성한 후, 상기 산화막(9) 및 질화막(7)과의 고선택비를 이용하여 콘택을 형성한다.As semiconductor devices are highly integrated, it is difficult to form contacts on the active regions between the gate electrodes, and thus self-aligned contacts are employed. As shown in FIG. 1, the self-aligned contact forms a gate oxide film 3 and a gate electrode 5 on the semiconductor substrate 1, and then the nitride film 7 is formed on the gate electrode 5 and the sidewalls. SiN) is formed. Subsequently, after forming the oxide film 9 exposing between the gate electrodes 5, a contact is formed by using a high selectivity between the oxide film 9 and the nitride film 7.

그러나, 상기 산화막(9)과 질화막(7)과의 고선택비를 이용한 종래의 셀프 얼라인 콘택 형성방법은 질화막의 어깨부위(10)는 플라즈마 내에서 이온입사시 30∼60도의 각을 가지고 있어 스퍼터링에 의해 손상되는 단점이 있다.However, in the conventional self-aligned contact forming method using a high selectivity ratio between the oxide film 9 and the nitride film 7, the shoulder portion 10 of the nitride film has an angle of 30 to 60 degrees when ion is incident in the plasma. There is a disadvantage that it is damaged by sputtering.

따라서, 본 발명의 기술적 과제는 상술한 단점을 해결할 수 있는 반도체 장치의 셀프 얼라인 콘택 형성방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method for forming a self-aligned contact of a semiconductor device which can solve the above-mentioned disadvantages.

도 1은 종래기술에 의한 반도체 장치의 셀프 얼라인 콘택을 설명하기 위하여 도시한 단면도이다.1 is a cross-sectional view illustrating a self-aligned contact of a semiconductor device according to the prior art.

도 2 내지 도 6은 본 발명에 의한 반도체 장치의 셀프 얼라인 콘택 형성방법을 도시한 단면도들이다.2 to 6 are cross-sectional views illustrating a method for forming a self-aligned contact of a semiconductor device according to the present invention.

상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 게이트 산화막, 도전막, 제1 질화막 및 제1 BN(boron nitride)막을 형성하는 단계와, 상기 제1 BN막 상에 포토레지스트막 패턴을 형성하는 단계와, 상기 포토레지스트막 패턴을 마스크로 상기 제1 BN막, 제1 질화막, 도전막을 순차적으로 식각하여 제1 BN막 패턴, 제1 질화막 패턴 및 게이트 전극을 형성하는 단계와, 상기 제1 BN막 패턴, 제1 질화막 패턴 및 게이트 전극이 형성된 기판의 전면에 제2 질화막 및 제2 BN막을 형성하는 단계와, 상기 제2 BN막 및 제2 질화막을 이방성식각하여 상기 게이트 전극, 제1 질화막 패턴 및 제1 BN막 패턴의 양측벽에 BN막과 질화막으로 이루어진 스페이서를 형성하는 단계와, 상기 스페이서가 형성된 결과물 전면에 산화막을 형성한 후 패터닝하여 상기 게이트 전극 사이의 게이트 산화막을 노출하는 단계와, 상기 산화막에 의하여 노출된 게이트 산화막을 셀프 얼라인 방법으로 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 셀프 얼라인 콘택 형성방법을 제공한다.In order to achieve the above technical problem, the present invention is to form a gate oxide film, a conductive film, a first nitride film and a first boron nitride (BN) film on a semiconductor substrate, and a photoresist film pattern on the first BN film Forming a first BN layer pattern, a first nitride layer pattern, and a gate electrode by sequentially etching the first BN layer, the first nitride layer, and the conductive layer using the photoresist layer pattern as a mask; Forming a second nitride film and a second BN film on an entire surface of the substrate on which the first BN film pattern, the first nitride film pattern, and the gate electrode are formed; and anisotropically etching the second BN film and the second nitride film to form the gate electrode and the first film. Forming a spacer including a BN film and a nitride film on both sidewalls of the nitride film pattern and the first BN film pattern, and forming an oxide film on the entire surface of the resultant product on which the spacer is formed and patterning the gate electrode. And forming a contact hole by etching the gate oxide film exposed by the oxide film by a self-align method, and forming a contact hole in the semiconductor device. do.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2 내지 도 6은 본 발명에 의한 반도체 장치의 셀프 얼라인 콘택 형성방법을 도시한 단면도들이다.2 to 6 are cross-sectional views illustrating a method for forming a self-aligned contact of a semiconductor device according to the present invention.

도 2에서, 반도체 기판(11) 상에 게이트 산화막(13), 게이트 전극용 도전막(15), 제1 질화막(17) 및 제1 BN(boron nitride)막(19)을 형성한다. 이어서, 상기 제1 BN막(19) 상에 포토레지스트막을 형성한 후 패터닝하여 포토레지스트막 패턴(21)을 형성한다.In FIG. 2, a gate oxide film 13, a gate electrode conductive film 15, a first nitride film 17, and a first boron nitride (BN) film 19 are formed on the semiconductor substrate 11. Subsequently, a photoresist film is formed on the first BN film 19 and then patterned to form a photoresist film pattern 21.

도 3에서, 상기 포토레지스트막 패턴(21)을 마스크로 상기 제1 BN막(19), 제1 질화막(17), 도전막(15)을 순차적으로 식각하여 제1 BN막 패턴(19a), 제1 질화막 패턴(17a) 및 게이트 전극(15a)을 형성한다.In FIG. 3, the first BN film 19, the first nitride film 17, and the conductive film 15 are sequentially etched using the photoresist film pattern 21 as a mask to form the first BN film pattern 19a, The first nitride film pattern 17a and the gate electrode 15a are formed.

도 4에서, 상기 제1 BN막 패턴(19a), 제1 질화막 패턴(17a) 및 게이트 전극(15a)이 형성된 기판의 전면에 제2 질화막(23) 및 제2 BN막(25)을 형성한다.In FIG. 4, a second nitride film 23 and a second BN film 25 are formed on the entire surface of the substrate on which the first BN film pattern 19a, the first nitride film pattern 17a, and the gate electrode 15a are formed. .

도 5에서, 상기 제2 BN막(25) 및 제2 질화막(23)을 이방성식각하여 상기 게이트 전극(15a), 제1 질화막 패턴(17a) 및 제1 BN막 패턴(19a)의 양측벽에 BN막(29)과 질화막(27)으로 이루어진 스페이서를 형성한다. 이렇게 되면, 게이트 전극(15a)의 주위로 질화막(27)과 BN막(29)으로 이루어진 스페이서가 소자를 보호한다. 이때, 상기 질화막(27)은 상기 BN막(29)에 대한 확산장벽층으로 이용된다.In FIG. 5, the second BN film 25 and the second nitride film 23 are anisotropically etched on both sidewalls of the gate electrode 15a, the first nitride film pattern 17a, and the first BN film pattern 19a. A spacer composed of the BN film 29 and the nitride film 27 is formed. In this case, a spacer formed of the nitride film 27 and the BN film 29 surrounds the gate electrode 15a to protect the device. In this case, the nitride film 27 is used as a diffusion barrier layer for the BN film 29.

특히, 상기 BN막(29)은 입방(cubic)형 또는 정방(hexagonal)형 구조를 가지는데, 특히 입방형 BN막은 경도(hardness)가 다이아몬드에 가까울 정도로 단단한 물질이다. 그리고, 화학적, 열적으로 안정된 물질이고 유전율도 낮고 유전체 물질로도 우수하다. 따라서, 후속의 셀프 얼라인 콘택 형성에서 종래에 발생하던 어께부위의 손상을 방지할 수 있다.In particular, the BN film 29 has a cubic or hexagonal structure. In particular, the cubic BN film has a hardness close to diamond. It is a chemically and thermally stable material, has a low dielectric constant and is excellent as a dielectric material. Therefore, it is possible to prevent damage to the shoulder portion which has conventionally occurred in the subsequent self-aligned contact formation.

도 6에서, 상기 스페이서가 형성된 결과물 전면에 산화막(31)을 형성한 후 패터닝하여 상기 게이트 전극(15a) 사이의 게이트 산화막(13)이 노출되도록 한다. 이어서, 상기 산화막(31)에 의하여 노출된 게이트 산화막(13)을 셀프 얼라인 방법으로 식각하여 콘택홀을 형성한다. 이렇게 되면, 종래의 질화막의 어깨부위에 발생하는 손실을 상기 BN막(29)으로 인하여 방지할 수 있다.In FIG. 6, the oxide layer 31 is formed on the entire surface of the resultant product on which the spacers are formed, and then patterned to expose the gate oxide layer 13 between the gate electrodes 15a. Subsequently, the gate oxide layer 13 exposed by the oxide layer 31 is etched to form a contact hole. In this case, the loss occurring in the shoulder portion of the conventional nitride film can be prevented due to the BN film 29.

본 발명의 반도체 장치의 셀프 얼라인 콘택 형성방법은 질화막 스페이서형 셀프 얼라인 콘택 구조 대신에 기계적으로 강한 물질인 BN(boron nitride)막을 이용함으로써 종래의 어께부위에서 발생하는 손상을 방지할 수 있다.The self-aligned contact forming method of the semiconductor device of the present invention can prevent damage occurring in the conventional shoulder area by using a mechanically strong material, a boron nitride (BN) film instead of the nitride film spacer type self-aligned contact structure.

Claims (1)

반도체 기판 상에 게이트 산화막, 도전막, 제1 질화막 및 제1 BN(boron nitride)막을 형성하는 단계;Forming a gate oxide film, a conductive film, a first nitride film and a first boron nitride (BN) film on a semiconductor substrate; 상기 제1 BN막 상에 포토레지스트막 패턴을 형성하는 단계;Forming a photoresist film pattern on the first BN film; 상기 포토레지스트막 패턴을 마스크로 상기 제1 BN막, 제1 질화막, 도전막을 순차적으로 식각하여 제1 BN막 패턴, 제1 질화막 패턴 및 게이트 전극을 형성하는 단계;Sequentially etching the first BN layer, the first nitride layer, and the conductive layer using the photoresist layer pattern as a mask to form a first BN layer pattern, a first nitride layer pattern, and a gate electrode; 상기 제1 BN막 패턴, 제1 질화막 패턴 및 게이트 전극이 형성된 기판의 전면에 제2 질화막 및 제2 BN막을 형성하는 단계;Forming a second nitride film and a second BN film on an entire surface of the substrate on which the first BN film pattern, the first nitride film pattern, and the gate electrode are formed; 상기 제2 BN막 및 제2 질화막을 이방성식각하여 상기 게이트 전극, 제1 질화막 패턴 및 제1 BN막 패턴의 양측벽에 BN막과 질화막으로 이루어진 스페이서를 형성하는 단계;Anisotropically etching the second BN film and the second nitride film to form a spacer including a BN film and a nitride film on both sidewalls of the gate electrode, the first nitride film pattern, and the first BN film pattern; 상기 스페이서가 형성된 결과물 전면에 산화막을 형성한 후 패터닝하여 상기 게이트 전극 사이의 게이트 산화막을 노출하는 단계; 및Forming an oxide film over the entire surface of the resultant product on which the spacers are formed, and then patterning the oxide film to expose a gate oxide film between the gate electrodes; And 상기 산화막에 의하여 노출된 게이트 산화막을 셀프 얼라인 방법으로 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 셀프 얼라인 콘택 형성방법.Forming a contact hole by etching the gate oxide film exposed by the oxide film by a self-align method.
KR1019970020050A 1997-05-22 1997-05-22 Self-aligned contact formation method of semiconductor device KR19980084297A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970020050A KR19980084297A (en) 1997-05-22 1997-05-22 Self-aligned contact formation method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970020050A KR19980084297A (en) 1997-05-22 1997-05-22 Self-aligned contact formation method of semiconductor device

Publications (1)

Publication Number Publication Date
KR19980084297A true KR19980084297A (en) 1998-12-05

Family

ID=65991221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970020050A KR19980084297A (en) 1997-05-22 1997-05-22 Self-aligned contact formation method of semiconductor device

Country Status (1)

Country Link
KR (1) KR19980084297A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369355B1 (en) * 1999-06-28 2003-01-24 주식회사 하이닉스반도체 Method for fabricating highly integrated semiconductor device
KR100801736B1 (en) 2006-04-06 2008-02-11 주식회사 하이닉스반도체 Method of fabricating the semiconductor memory device having increased sensing margin

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369355B1 (en) * 1999-06-28 2003-01-24 주식회사 하이닉스반도체 Method for fabricating highly integrated semiconductor device
KR100801736B1 (en) 2006-04-06 2008-02-11 주식회사 하이닉스반도체 Method of fabricating the semiconductor memory device having increased sensing margin

Similar Documents

Publication Publication Date Title
KR100223832B1 (en) Method of manufacturing semiconductor device
KR19980084297A (en) Self-aligned contact formation method of semiconductor device
KR0141197B1 (en) Method of contact hole in semiconductor device
KR100249170B1 (en) Method for fabricating metal line of semiconductor device
KR960012574B1 (en) Manufacturing method of semiconductor device
KR20000045437A (en) Method for forming self aligned contact of semiconductor device
KR19980038432A (en) Contact hole formation method of semiconductor device
KR100532954B1 (en) Method for forming contact of semiconductor device
KR970003468A (en) Contact hole formation method of semiconductor device
KR100213203B1 (en) Semiconductor device with contact hole and process for fabricating the same
KR100348222B1 (en) A method for forming a contact line of a semiconductor device
KR100361210B1 (en) Method of forming a contact hole in a semiconductor device
KR20030001969A (en) a method for forming contact hole of semiconductor device
KR20000027680A (en) Method for manufacturing semiconductor devices
KR20010096862A (en) Self-align contact etch method of semiconductor device
KR100370132B1 (en) Method for fabricating semiconductor device
KR100338095B1 (en) Method for forming contact hole in semiconductor device
KR100323725B1 (en) Semiconductor device and method for fabricating the same
KR100209234B1 (en) Fabrication method of static ram
KR100678022B1 (en) Fabrication method of semiconductor device
KR100604779B1 (en) Semiconductor device comprising self-align contact and method for manufacturing the same
KR20020085072A (en) Structure of Gate Spacer and Method Of Forming The Same
KR20000032858A (en) Method for fabricating semiconductor device capable of assuring misalign margin
KR19990010370A (en) Method for forming via contact hole in semiconductor device
KR19980015073A (en) Method for manufacturing semiconductor device having landing pad

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination