KR19980084277A - 반도체 칩의 범프 형성방법 및 이를 이용한 반도체 패키지 - Google Patents

Abstract

본 발명은 반도체 칩의 범프 형성방법 및 이를 이용한 반도체 패키지에 관한 것으로, 반도체 칩의 상면에 형성된 다수의 패드들을 동수의 메탈 패드를 이용하여 칩의 액티브 영역 전면에 걸쳐 넓게 분포되도록 재구성한 후, 이와 같이 재구성된 다수개의 메탈 패드위에 도전 물질을 소정 높이로 증착하여 범프를 형성함으로써 라지-피치 범프를 형성하는 것을 특징으로 하는 반도체 칩의 범프 형성방법을 제공한다. 또한 본 발명은 상술한 바와 같은 범프 형성방법에 의해 다수의 범프가 라지-피치로 형성되어 있는 칩의 상면에 프로텍터를 범프의 높이보다 낮은 두께로 코팅하여 구성한 것을 특징으로 하는 반도체 패키지를 제공한다. 이와 같은 본 발명에 의하면, 화인-피치의 범프 형성 한계를 극복하여 어떠한 경우의 칩 패드 구조에서도 높은 신뢰성을 갖는 범프를 형성할 수 있고, 반도체 패키지에 있어서는, 별도의 인터페이서를 사용하지 않고, 범프가 형성된 칩의 상면에 레진을 코팅하여 구성함으로써 경박단소형화를 이룰 수 있으며, 비용 절감을 도모할 수 있다.

Description

반도체 칩의 범프 형성방법 및 이를 이용한 반도체 패키지

본 발명은 화인-피치(Fine-pitch)의 패드(pad)를 갖는 칩의 범프 형성에 특히 적합한 반도체 칩의 범프 형성방법 및 이를 이용한 반도체 패키지에 관한 것이다.

일반적으로, 소정의 여러 단위 공정을 거쳐 제조된 반도체 칩의 상면(Active area)에는 외부와의 전기적인 도통을 위한 전극, 즉 패드라는 것이 구비되어 있다. 이와 같은 패드에는 외부 접속 리드가 접속되거나, 경우에 따라서는 범프가 형성되어 외부 접속 단자로 이용된다. 즉 플립-칩(Flip chip), 칩 온 글래스(Chip On Glass), 칩 온 보드(Chip On Board) 및 칩 온 플럭스(Chip On Flex) 등에 있어서는 상기와 같이 패드에 별도의 도전 범프를 형성하여 외부 접속 단자로 이용하고 있다.

상기한 바와 같은 범프는 통상, 반도체 칩의 상면, 즉 패드가 형성되어 있는 면에 언더 배리어 메탈을 소정 두께로 형성한 후, 이를 마스크 얼라인하고 에칭하는 것으로 형성하고 있는 바, 이를 첨부한 도 1를 참조하여 보다 구체적으로 살펴보면 다음과 같다.

도시된 바와 같이, 종래의 범프 형성방법은 소정의 단위 공정을 거쳐 나온 웨이퍼의 상면에 언더 배리어 메탈을 소정 두께로 증착하는 단계와, 이 메탈층 위에 포토 레지스트를 코팅하는 단계와, 이 코팅층의 패드 형성 위치를 마스크 얼라인하는 단계와, 마스크 얼라인된 코팅층을 노광 및 현상하여 패드 위치를 오픈시키는 단계와, 상기의 단계에서 노출된 부위에 도전성 물질을 플래팅하는 단계와, 포토 레지스트 스트립 단계와, 불필요한 언더 배리어 메탈을 에칭하는 단계로 이루어진다.

상기와 같은 공정으로 칩의 각 패드에 소정 높이의 범프를 형성시킨 후, 이를 기판에 직접 실장하여 사용하거나, 경우에 따라서는 상기의 칩을 인터포서(Interposer), 서브스트레트(Substrate), 리드 프레임(lead frame) 등과 같은 인터페이서에 부착하고, 이 인터페이서의 하면에 별도의 솔더 볼을 부착시켜 하나의 패키지로 구성하여 사용하기도 한다. 이와 같은 패키지를 업계에서는 외형이 칩의 크기와 거의 같다고 하여 칩 스케일 패키지(CSP)라고 부르고 있다.

그러나, 상기한 바와 같은 일반적인 반도체 칩의 범프 형성방법은 화인-피치의 패드인 경우 범프 형성이 어렵고, 또 화인 피치 구성의 일환으로 칩의 패드 사이즈를 작게 함에 따라 범프 형성의 신뢰성 및 전단 강도(Shear strength)가 악화된다는 문제가 있었다. 또한 종래의 범프 형성방법은 화인 피치의 패드위에 그대로 범프를 형성함으로써 범프 불량이 많이 발생되고 이러한 방법에 의해 범프가 형성된 칩을 기판에 실장할 때에도 글로브-탑(Glob-top)이나 언더 필(Under fill)을 해야하는 공정상의 문제 뿐만 아니라 품질 저하의 문제도 대두되었다.

또한, 종래의 칩 스케일 패키지는 별도의 인터페이서를 사용함으로써 패키지의 소형화(특히 두께)에 한계가 있다는 문제 이외에도 공정이 어렵다는 문제가 있었다.특히 솔더 볼은 부착하는데 어려움이 있을 뿐만 아니라 칩과 인터페이서 사이의 열적 미스매치(Mismatch)가 일어나기 쉬워 공정에 상당한 주의를 요하여야 한다.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 칩의 액티브 영역 전면에 걸쳐 범프를 분포시킴으로써 화인-피치의 경우에도 라지-피치 범프로 형성할 수 있는 반도체 칩의 범프 형성방법을 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 칩의 패드 사이즈가 작은 경우에도 신뢰도 및 전단 강도가 우수한 범프를 형성할 수 있는 반도체 칩의 범프 형성방법을 제공하는데 있다.

본 발명의 또 다른 목적은, 별도의 인터페이서를 사용하지 않아 경박단소형화 되며, 제조 공정이 단순하여 제작이 용이한 반도체 패키지를 제공하는데 있다.

도 1은 종래 일반적인 반도체 칩의 범프 형성방법에 대한 공정 흐름도.

도 2 내지 도 8은 본 발명에 의한 반도체 칩의 범프 형성방법을 설명하기 위한 도면으로써;

도 2는 반도체 칩위에 언더 배리어 메탈층이 형성된 상태의 단면도.

도 3A 및 3B는 확장 패드의 위치를 보인 단면도 및 부분 평면도.

도 4는 도 3의 구조물에 패시베이션을 한 상태의 부분 평면도.

도 5는 패시베이션 오픈 상태의 단면도.

도 6은 포토 레지스트 오픈 상태의 단면도.

도 7은 범프 포메이션 상태의 단면도.

도 8은 프로텍터 코팅 상태의 단면도.

도 9는 본 발명에 의한 반도체 패키지의 일 예를 보인 단면도.

도 10은 본 발명에 의한 반도체 패키지의 다른 예를 보인 단면도.

*도면의 주요 부분에 대한 부호의 설명*

1:반도체 칩1a:오리지널 패드

1a':메탈 패드1a:오리지널 패드 로케이션

2:언더 배리어 메탈층2':메탈 라인

3:제1패시베이션4:제1포토 레지스트층

5:제2패시베이션6:제2포토 레지스트층

8:범프10:프로텍터

상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 칩의 범프 형성방법은, 반도체 칩의 상면에 형성된 다수의 패드들을 동수의 메탈 패드를 이용하여 칩의 액티브 영역 전면에 걸쳐 분포되도록 재구성한 후, 이와 같이 재구성된 다수개의 메탈 패드에 도전 물질을 소정 높이로 증착하여 범프를 형성하고, 이 범프와 오리지널 패드를 메탈 라인으로 연결하여 라지-피치 범프로 형성하는 것을 특징으로 한다.

이와 같은 본 발명에 의한 반도체 칩의 범프 형성방법은, 화인-피치로 배열된 칩의 패드를 칩의 상면 전체에 걸쳐 라지-피치로 분포되도록 재구성한 후, 재구성된 패드에 범프를 형성함으로써 화인-피치의 범프 형성 단계를 극복하여 어떠한 경우의 칩 패드구조에서도 높은 신뢰성을 갖는 범프를 형성할 수 있다.

또한, 본 발명의 다른 목적은, 상술한 바와 같은 범프 형성방법에 의해 다수의 범프가 라지-피치로 형성되어 있는 칩의 상면에 프로텍터를 범프의 높이보다 낮은 두께로 코팅하여서 된 것을 특징으로 하는 반도체 패키지를 제공하는 것에 의하여 달성된다.

이와 같은 본 발명에 의한 반도체 패키지는, 별도의 인터페이서를 사용하지 않고, 범프가 형성된 칩의 상면에 레진을 코팅하여 구성함으로써 경박단소형화를 이룰 수 있고, 제조 공정이 간단하여 제조가 용이하다는 효과도 있다.

[실시예 1]

이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.

첨부한 도 2 내지 도 8은 본 발명에 의한 반도체 칩의 범프 형성방법을 설명하기 위한 공정도에 해당하는 도면이고, 도 9는 본 발명의 일 실시예에 의한 반도체 패키지의 구조를 보인 단면도이다.

도 2 내지 도 8에 나타낸 바와 같이, 본 발명에 의한 반도체 칩의 범프 형성방법은, 크게 반도체 칩(1)의 상면에 형성된 다수의 패드(1a)들을 복수의 메탈 패드(1a')를 이용하여 칩(1)의 액티브 영역 전면에 걸쳐 넓게 분포되도록 재구성하는 단계와, 이와 같이 재구성된 다수의 메탈 패드(1a')위에 도전 물질을 소정 높이로 증착하여 범프를 형성하는 단계로 이루어진다.

즉 본 발명은, 예를 들어 반도체 칩(1)의 상면에 다수의 패드(1a)들이 파인-피치로 배열되어 있는 경우에, 배열된 다수의 패드들 중 일부의 패드, 예컨대 하나의 패드를 기준으로 그 양측 패드의 위치를 기준 패드의 내측으로 옮겨 배치함으로써 패드간의 피치를 배가시킨 후, 이와 같이 라지-피치로 재구성된 오리지널 패드(1a) 및 메탈 패드(1a') 위에 범프를 형성하는 방법으로 이루어지는 바, 이를 보다 구체적으로 살펴보면 다음과 같다.

패드의 재구성을 위한 본 발명의 첫 단계는 도 2에 나타낸 바와 같이, 다수의 패드(1a)가 형성되어 있는 반도체 칩(1)의 상면 전면에 걸쳐 언더 배리어 메탈을 증착하여 소정 두께의 언더 배리어 메탈층(2)을 형성하는 공정이다.

여기서, 언더 배리어 메탈로는 TiW/Au, TiW/Cu/Au, Cu/Ni-Cr/Au 및 Cu/Ni-Cr/Cu 등이 사용될 수 있으며, 상기와 같은 메탈을 스퍼터링 또는 증기 증착법으로 최소 2000Å에서 최대 7500Å 정도의 두께로 증착하여 언더 배리어 메탈층(2)을 형성한다.

이와 같이 형성되는 언더 배리어 메탈층(2)은 후술하는 메탈 패드 및 이 메탈 패드와 오리지널 패드를 연결하는 메탈 라인의 베이스로 사용되며, 도면에서 미설명 부호 3은 패시베이션이다.

그런 다음, 언더 배리어 메탈층(2)이 형성된 반도체 칩(1)의 상면에 패턴 형성을 위한 포토 레지스트를 코팅하여 포토 레지스트층(4)을 형성하는 바, 이 때 포토 레지스트층(4)의 두께는 적어도 5μm 이상으로 한다.

포토 레지스트층(4)을 경화시킨 후 마스크 얼라인 공정을 진행하여 목적하는 패턴을 만들고, 패턴이 전사된 포토 레지스트층(4)을 노광 및 현상하여 식각의 장벽막을 형성한다. 이 때 바람직한 메탈 패턴과 범프 로케이션을 얻을 수 있도록 하는 것이 중요한데, 예를 들면 여러개의 패드 중 일부의 패드(이하에서는 이를 오리지널 패드 로케이션이라 한)들은 칩의 상면의 어느 위치에서든 범프 로케이션이 가능한 위치로 옮겨져 메탈 패드화 되고, 이 메탈 패드와 오리지널 패드 로케이션의 사이에 언더 배리어 메탈층을 이용한 메탈 라인을 형성하여 연결되게 한다. 이를 위하여 오리지널 패드, 오리지널 패드 로케이션, 메탈 라인 및 메탈 패드 부위는 포토 레지스트에 의해 스텝 커버리지 형태가 되게 하고, 그 나머지 부위는 현상하여 제거시킨다.

상기와 같은 공정을 진행하여 노출된 언더 배리어 메탈층을 식각한 후, 식각의 장벽으로 사용된 포토 레지스트층을 제거하면, 오리지널 패드와, 오리지널 패드 로케이션과, 메탈 라인과, 메탈 패드 부위의 메탈이 드러난다. 이와 같은 구조가 도 3A 및 3B에 잘 나타나 있는데, 도면에서 1a는 오리지널 패드이고, 1a'는 메탈 패드이며, 1a는 오리지널 패드 로케이션이고, 2'는 상기 오리지널 패드 로케이션(1a)과 메탈 패드(1a')를 연결시키는 메탈 라인이다. 여기서, 상기 메탈 패드(1a')의 크기는 최소 50×50μm에서 최대 200×200μm 정도로 함이 좋으며, 메탈 라인(2')의 폭은 최소 25μm에서 최대 150μm 정도로 함이 좋다. 그리고 메탈 라인은 전기전도성을 가지며, 볼륨 레지스턴트가 10^-8∼10^-12ohm-cm 정도이다.

상기와 같이, 라지-피치 형태로 재배열된 패드를 갖는 칩의 상면 전체면에 걸쳐 도 4에서와 같이, 제2패시베이션을 1μm∼5μm 정도의 두께로 형성한 후, 이 패시베이션 부위의 오리지널 패드(1a) 부위와 메탈 패드(1a') 부위를 오픈시켜 도 5와 같은 구조를 구성한다. 여기서 오픈 크기는 제2패시베이션(5)과 메탈 패드(1a')의 오버랩 길이가 4∼10μm 정도가 되도록 한다.

이와 같이 된 구조물의 상면에 도 6에 나타낸 바와 같이, 제2포토 레지스트층(6)을 형성하여 이를 경화시킨 후, 마스크 얼라인 및 노광/현상 공정을 진행하여 칩의 오리지널 패드(1a)와 메탈 패드(1a') 부위를 오픈시킨다.

그런 다음 상기와 같이 제2포토 레지스트층(6)의 오픈 부위에 도전성 금속을 일렉트로 플래팅(electro plating), 일렉트로레스 플래팅(electroless plating), 디핑(dipping), 또는 이배포레이팅(evaporating)방법으로 증착한 후, 제2포토 레지스트층(6)을 제거한다.

이와 같은 공정을 진행하는 것에 의하여 도 7에 도시된 바와 같이, 오리지널 패드와 새롭게 배치된 메탈 패드위에 소정 높이의 매탈 범프(8)가 형성되는 바, 이후에는 형성된 범프의 경도를 높이는 어닐링 공정을 진행한다.

이상에서 설명한 바와 같은 본 발명의 범프 형성방법에 의하면, 화인-피치로 배열된 패드들의 일부를 칩의 액티브 영역 전면에 걸쳐 넓게 분포되도록 라지-피치로 재배열한 후(도시예에서는 2열의 패드 배열 구조로 하여 패드간의 피치를 2배로 크게 하였다), 이와 같이 재배열된 패드위에 도전성 금속을 플래팅하여 범프를 형성함으로써, 높은 신뢰성을 갖는 범프를 간단한 방법으로 형성할 수 있다.

[실시예 2]

설명에 앞서, 이 실시예의 기본적인 구성 단계는 상술한 일 실시예의 경우와 동일하게 이루어지므로 여기서는 서로 상이하거나 개선된 부분에 한해서만 설명함을 밝혀두며, 또한 구체적인 도면없이(단 필요한 경우 일 실시예의 도면, 예컨대 도 2 내지 도 8를 참조하겠음) 설명한다.

본 발명의 다른 실시예에 의한 범프 형성방법에서도 그 구성 단계는 크게 화인-피치로 배열된 패드의 일부를 칩의 액티브 영역 전면에 걸쳐 넓게 분포되도록 재구성하여 배치한 후, 이와 같이 재배치된 패드위에 범프를 형성하는 방법으로 이루어져 있으며, 재배치되는 패드는 일 실시예에서와 같이 2열 구조의 패드 배열로 하여 패드 피치를 배가시키고 있다.

다만, 여기서는 범프 형성 물질로, 도전성의 금속을 사용하지 않고, 도전성 폴리머를 사용한다는 것이 상이한 바, 이를 구체적으로 살펴본다.

패드 재구성 단계, 즉 다수의 오리지널 패드의 일부를 메탈 패드화하여 라지-피치로 재구성하는 단계를 위한 여러 공정들은 일 실시예의 경우와 같으나, 이 실시예에서는 반도체 칩의 상면에 오리지널 패드와, 오리지널 패드 로케이션과, 메탈 라인과, 메탈 패드 부위의 메탈을 드러나도록 한 후, 범프를 형성함에 있어서, 오리지널 패드와 메탈 패드 위에 액상 또는 겔 상태의 도전성 폴리머를 스크린 프린팅이나, 스텐실(stencile)방식으로 코팅하여 형성한다. 여기서 범프 폴리머의 볼륨 레지스턴스는 최소 0.0001에서 최대 0.0004ohm-cm이며, 범프의 크기는 패드 사이즈보다 약 3μm씩 크게 형성한다.

상기와 같이 범프를 형성한 다음에는 범프를 제외한 메탈 라인과 오리지널 패드 로케이션 부위를 패시베이션하고, 범프의 경도를 높이기 위한 큐어링 공정을 진행하여 범프 형성을 마친다. 여기서 상기한 패시베이션은 1∼5μm 이내의 두께로 형성함이 바람직하며, 범프의 큐어링은 50∼175℃의 온도에서 5분 내지 12시간 동안 진행한다.

이와 같은 본 발명의 다른 실시예에 의한 범프 형성방법은 화인-피치의 패드를 갖는 칩의 경우에도 높은 신뢰성을 갖는 범프를 간단하게 형성할 수 있다는 효과 이외에도 도전성의 폴리머를 범프 재질로 사용함으로써, 메탈 범프에 비하여 범프의 피로가 적을 뿐만 아니라 비용이 저렴하다는 부수적인 효과도 있다.

한편, 첨부한 도 8 및 도 9는 상기와 같이, 라지-피치로 범프가 형성된 반도체 칩(1)의 액티브 영역에 칩 보호를 위한 프로텍터(10)를 코팅하여 패키지화한 반도체 패키지의 한 예를 나타낸 것으로, 도시된 바와 같이, 본 발명에 의한 반도체 패키지는 반도체 칩(1)의 상면에 상술한 범프 형성방법에 의해 라지-피치의 범프(8)가 소정 높이로 형성되어 있고, 이 범프(8)의 높이보다 낮은 두께로 칩 보호용 프로텍터(10)가 코팅되는 것에 의하여 형성되어 패키지를 구성하고 있다.

상기한 프로텍터(10)의 높이는 범프의 높이보다 약 2μm 정도 낮은 높이로 코팅되어 범프가 돌출되거나, 또는 노출되도록 구성되어 있으며, 이와 같이 돌출 및/또는 노출되는 범프를 외부 연결단자로 이용하여 기판에 실장하도록 이루어져 있다.

여기서, 상기 프로텍터(10)는 레진(resin)으로서 에폭시(epoxy), 변형된 에폭시 레진, 폴리에스터(polyester), 변형된 폴리머(polymer), 아크릴 에스터(acrylic ester), 변형된 에스터, 실리콘 레진(silicon resin), 페녹시 레진(phenoxy resin), 폴리우레탄(polyurethane), 폴리설파이드(polysulfide), 시아노 크리렛츠(cyano crylats), 폴리알렉신(polyalexins) 및 그외 열적으로 실온에서 경화되는 폴리머 계열의 수지가 사용된다.

상기와 같이, 반도체 칩위에 프로텍터를 코팅한 후 프로텍터를 경화시키기 위한 열적 및/또는 R.T 큐어를 실시하여 도 9와 같은 반도체 패키지를 제조하는 바, 이와 같은 본 발명에 의한 반도체 패키지는 별도의 인터페이서를 사용하지 않고, 다수의 범프가 형성되어 있는 칩의 액티브 영역에 폴리머 계열의 수지를 코팅하여 프로텍터를 형성하는 간단한 방법으로 제조되므로 보다 경박단소형된 패키지를 구현할 수 있고, 또 비용 절감을 기할 수 있다.

또한, 첨부한 도 10은 본 발명의 다른 실시예에 의한 반도체 패키지의 구조를 보인 단면도로서, 이는 프로텍터(10)를 칩의 액티브 영역 뿐만 아니라 칩의 네측면을 감싸도록 형성함으로써 외부로부터의 이물질 및 수분이 침투하지 못하게 한 것으로, 그외 다른 구성은 상술한 일 실시예의 경우와 동일하므로 동일 부호를 부여하여 여기서는 구체적인 설명을 생략한다. 여기서 사이드 프로텍터의 두께는 10∼25μm 정도로 한다.

이상에서 설명한 바와 같이, 본 발명에 의한 반도체 칩의 범프 형성방법은, 화인-피치로 배열된 칩의 패드를 칩의 상면 전체에 걸쳐 라지-피치로 분포되도록 재구성한 후, 재구성된 패드에 범프를 형성함으로써 화인-피치의 범프 형성 한계를 극복할 수 있다. 또한 칩 전면에 걸쳐 범프 포메이션을 할 수 있기 때문에 범프 로케이션의 자유성을 최대한 구사할 수 있고, 이에 따라 기판에의 칩 본딩이나 기판의 디자인 한계에 쉽게 대처할 수 있다. 그리고 칩 사이즈의 경박단소화에 따른 작은 크기의 패드 경우에도 상관없이 높은 신뢰성과 전단 강도를 갖는 범프를 형성할 수 있을 뿐만 아니라 범프 형성의 불량 및 칩 본딩시 발생할 수 있는 불량을 극소화시킬 수 있다.

또한, 본 발명에 의한 반도체 패키지는 라지-피치 범프와 프로텍터로 인하여 리드 프레임이나 서브스트레트 같은 별도의 인터페이서를 사용할 필요없이 범프를 보오드에 직접 실장할 수 있고, 인터페이서를 사용하지 않기 때문에 일반적인 칩 사이즈 패키지보다 훨씬 경박단소한 패키지를 구성할 수 있으며, 보오드에의 실장시 별도의 글로브-탑이나 언더 필을 할 필요가 없고, 인터페이서의 미사용으로 인한 코스트 절감의 효과도 얻을 수 있다.

이상에서는 본 발명에 의한 반도체 칩의 범프 형성방법 및 이를 이용한 반도체 패키지를 실시하기 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (18)

1. 반도체 칩의 상면에 형성된 다수의 패드들을 복수의 메탈 패드를 이용하여 칩의 액티브 영역 전면에 걸쳐 넓게 분포되도록 재구성하는 단계와, 이와 같이 재구성된 다수의 메탈 패드 위에 도전 물질을 소정 높이로 증착하여 범프를 형성하는 단계를 포함하여 라지-피치 범프로 형성하는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
2. 제1항에 있어서, 반도체 칩의 패드를 재구성하는 단계는 칩의 액티브 영역 전면에 소정 두께의 언더 배리어 메탈층을 형성하는 단계와, 상기 언더 배리어 메탈층 위에 패턴 형성을 위한 포토 레지스트를 코팅한 후 마스크 얼라인공정을 통하여 재배치하고자 하는 패드의 위치를 설정하는 단계와, 상기와 같이 마스크 얼라인된 포토 레지스트층을 노광 및 현상하여 식각의 장벽막을 형성하는 단계와, 상기의 현상공정에 의해 노출된 하부의 언더 배리어 메탈층을 남아 있는 포토 레지스트층을 식각의 장벽으로 식각하여 제거하는 단계와, 식각의 장벽으로 사용된 포토 레지스트층을 제거하여 칩의 오리지널 패드, 오리지널 패드 로케이션, 메탈 패드 및 메탈 패드와 오리지널 패드 로케이션을 연결하기 위한 메탈 라인 부위의 메탈을 노출시키는 단계로 이루어지며, 이와 같이 노출된 칩의 오리지널 패드와 메탈 패드위에 도전물질을 증착하여 범프를 형성하는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
3. 제2항에 있어서, 상기 범프 형성단계는 오리지널 패드, 오리지널 패드 로케이션, 메탈 패드 및 메탈 라인이 노출된 칩의 상면에 제2패시베이션을 코팅하는 단계와, 상기 제2패시베이션층의 오리지널 패드 부위와 메탈 패드 부위를 새도우 마스크를 이용하여 오픈하는 단계와, 제2패시베이션층 위에 포토 레지스트를 코팅한 후 이 포토 레지스트층의 오리지널 패드 위치와 메탈 패드 위치를 오픈시키는 단계와, 상기의 오픈 위치에 도전성 금속을 충진시키는 단계와, 남아 있는 포토 레지스트층을 제거하는 단계와, 최종의 범프 어닐링단계로 진행하는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
4. 제2항에 있어서, 상기 범프 형성단계는 패드 재구성 단계로부터 노출된 오리지널 패드와 메탈 패드 부위에 액상 또는 겔 상태의 전도성 폴리머를 일정 높이로 코팅하여 폴리머 범프를 형성하는 단계와, 상기 폴리머 범프를 제외한 오리지널 패드 로케이션 부위와 메탈 라인 부위를 패시베이션하는 단계와, 폴리머 범프를 큐어링하는 단계로 진행하는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
5. 제2항 내지 제4항 중 어느 한 항에 있어서, 메탈 패드는 칩의 액티브 영역 전면 또는 오리지널 패드의 좌,우에 위치되어 배열되며, 각 패드간의 간격은 적어도 100μm 이상으로 형성되는 것이 특징인 반도체 칩의 범프 형성방법.
6. 제2항 내지 제4항 중 어느 한 항에 있어서, 언더 배리어 메탈층은 TiW/Au, TiW/Cu/Au, Cu/Ni-Cr/Au 및 Cu/Ni-Cr/Cu의 메탈군에서 선택되는 하나의 메탈을 스퍼터링 또는 증기 증착법으로 최소 2000Å에서 최대 7500Å의 두께로 형성하는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
7. 제2항 내지 제4항 중 어느 한 항에 있어서, 메탈 패드의 크기는 50×50μm∼200×200μm으로 형성되고, 범프의 크기는 패드의 사이즈보다 적어도 3μm 이상 크게 형성되는 것이 특징인 반도체 칩의 범프 형성방법.
8. 제2항 내지 제4항 중 어느 한 항에 있어서, 메탈 라인은 최소 10μm에서 최대 150μm의 폭으로 형성되는 것이 특징인 반도체 칩의 범프 형성방법.
9. 제3항에 있어서, 제2패시베이션의 두께는 1μm∼10μm으로 형성되는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
10. 제3항에 있어서, 제2패시베이션의 오픈 부위는 패시베이션과 오픈 메탈의 오버랩 길이가 최소 4μm에서 최대 10μm이 되게 오픈하는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
11. 제4항에 있어서, 전도성 폴리머의 코팅은 스크린 프린팅 또는 스텐슬법에 의하는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
12. 제4항에 있어서, 메탈 라인과 오리지널 패드 로케이션의 패시베이션 두께는 1∼5μm 이내로 하는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
13. 제4항에 있어서, 폴리머 범프의 큐어링 조건은 50∼175℃의 온도에서 5분∼12시간 동안 진행하는 것을 특징으로 하는 반도체 칩의 범프 형성방법.
14. 제1항 내지 제13항 중 어느 한 항 기재의 범프 형성방법에 의해 범프가 형성되어 있는 반도체 칩의 액티브 영역 전면에 칩 보호를 위한 프로텍터가 범프의 높이보다 낮은 두께로 형성되어 이루어지며, 범프를 외부연결단자로 기판에 직접 실장할 수 있도록 구성된 것을 특징으로 하는 반도체 패키지.
15. 제14항에 있어서, 상기 프로텍터의 두께는 범프의 높이보다 2μm∼3μm 작은 두께인 것을 특징으로 하는 반도체 패키지.
16. 제14항에 있어서, 칩의 액티브 영역 뿐만 아니라 칩의 측면에도 프로텍터가 형성되어 있는 것을 특징으로 하는 반도체 패키지.
17. 제16항에 있어서, 상기 칩 측면의 프로텍터의 두께는 10μm∼100μm인 것을 특징으로 하는 반도체 패키지.
18. 제14항 내지 제17항 중 어느 한 항에 있어서, 상기 프로텍터는 레진으로서 에폭시, 변형된 에폭시 레진, 폴리에스터, 변형된 폴리머, 아크릴 에스터, 변형된 에스터, 실리콘 레진, 페녹시 레진, 폴리우레탄, 폴리설파이드, 시아노 크리렛츠, 폴리알렉신 및 그의 열적으로 실온에서 경화되는 폴리머 계열의 수지 중에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 패키지.