KR19980083680A - 주파수 검출기 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

주파수 검출기

2. 발명이 해결하려고 하는 기술적 과제

본 발명은 하이 레벨 감지부 및 로우 레벨 감지부를 각각 소정의 입력부와 출력부 사이에 구비하여 스마트 카드 IC 등의 오동작 및 부정한 데이터 유출을 방지하는 주파수 검출기를 제공하고자 한다.

3. 발명의 해결방법의 요지

본 발명은 원하는 주파수로 제어 받는 PMOS 트랜지스터의 온/오프 동작에 의해 캐패시터에 충/방전되는 전하량이 일정하게 증감하여 출력 값은 변하지 않게 되지만 어느 정도 이상의 주기를 갖는 낮은 주파수가 입력되면 캐패시터 노드의 값이 변하게 되어 출력 상태를 바꾸게 되는 원리를 적용한 하이 레벨 감지부 및 로우 레벨 감지부를 구비한다.

4. 발명의 중요한 용도

마이크로프로세서 특히, 스마트 카드 IC의 마이크로프로세서의 동작 주파수보다 낮은 주파수 검출에 이용됨.

Description

주파수 검출기

본 발명은 마이크로 프로세서에서 동작 주파수보다 낮은 주파수를 검출하는 회로에 관한 것으로, 특히 IC 카드 분야에서 낮은 주파수에서의 오동작 또는 부정하게 정보를 유출하려는 행위를 방지하기 위한 동작 주파수보다 낮은 주파수 검출기에 관한 것이다.

일반적으로, IC 카드 분야에서 주파수 검출기는 동작 주파수보다 낮은 주파수로 프로세서를 동작시켜 정보를 알고자 할 때, 프로세서의 동작을 중지시키는 역할을 한다.

종래의 주파수 검출기들은 듀티 주기(duty cycle)가 같은 동작 주파수 이하의 클럭을 검출하는 방식으로 설계되어 있어서, 듀티가 다른 아주 작은 주파수는 검출하기가 힘들다.

예를 들어 하이 레벨 쪽을 감지하고, 10㎒ 이하의 주파수를 검출하는 종래의 주파수 검출기에서는 동작 주파수와 듀티가 같은 10㎒ 이하의 주파수는 검출하지만 듀티가 다른 10㎒ 이하의 주파수는 검출하지 못하는 문제점이 있었다. 참고로, 일반적인 스마트 카드 IC에서 동작 주파수는 10㎒ 정도이다.

본 발명은 원하는 주파수로 제어 받는 PMOS 트랜지스터의 온/오프 동작에 의해 캐패시터에 충/방전되는 전하량이 일정하게 증감하여 출력 값은 변하지 않게 되지만 어느 정도 이상의 주기를 갖는 낮은 주파수가 입력되면 캐패시터 노드의 값이 변하게 되어 출력 상태를 바꾸게 되는 원리를 적용한 하이 레벨 감지부 및 로우 레벨 감지부를 각각 소정의 입력부와 출력부 사이에 구비하는 주파수 검출기를 제공하는데 그 목적이 있다.

도 1은 본 발명의 주파수 검출기의 블록 구성도,

도 2는 본 발명의 일실시예에 따른 주파수 검출기의 회로 구성도,

도 3 및 도 4는 본 발명의 일실시예에 따른 입력 신호 및 각 노드들의 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명

100 : 입력부200 : 하이 레벨 감지부

300 : 로우 레벨 감지부400 : 출력부

상기 목적을 달성하기 위하여 본 발명의 주파수 검출기는 소정의 주파수를 가진 외부 클럭신호를 입력으로하는 입력부; 상기 입력 신호의 하이 레벨 주기를 감지하는 하이 레벨 감지부; 상기 입력 신호의 로우 레벨 주기를 감지하는 로우 레벨 감지부; 및 상기 하이 레벨 감지부 및 상기 로우 레벨 감지부의 출력을 입력 받아 최종적인 검출 결과를 출력하는 출력부를 구비한다.

이하, 첨부된 도면 도 1 내지 도 4를 참조하여 본 발명의 일실시예를 상술한다.

먼저, 도 1에 도시된 바와 같이 본 발명의 주파수 검출기는, 입력 신호 및 대기 모드 신호의 간단한 논리 연산을 수행하는 입력부, 입력 신호에 의해 동작 주파수보다 낮은 주파수를 감지하는 감지부, 감지된 신호를 받아 버퍼링을 해주는 출력부로 구성된다.

입력 신호는 외부에서 들어오는 클럭신호 PHI_EXT와 마이크로프로세서가 대기 상태에 있을 때 전력 소모를 최소화하기 위해 추가한 STAND_BY 신호로 구성되어 있고, 출력 신호는 DET_OUT이다.

본 발명은 특히 감지부에 중점을 둔 것으로, 감지부는 대칭적으로 구성된 두 개의 블록으로 구성된다. 이 중 위쪽 블록은 클럭의 하이 레벨 주기(high level time)를 검사하는 하이 레벨 감지부이고, 아래쪽 블록은 클럭의 로우 레벨 주기(low level time)를 검사하는 로우 레벨 감지부이다.

도 2은 본 발명의 일실시예에 따른 주파수 검출기의 회로 구성을 나타낸 것으로, 이하 이를 참조하여 본 발명의 일실시예에 따른 주파수 검출기의 상세 회로 구성 및 그 동작을 설명한다.

우선, 입력부(100)는 외부 클럭신호 PHT_EXT와 STAND_BY 신호를 NOR 게이트 NR을 통해 부정논리합하고 인버터 I1을 통해 반전시켜 하이 레벨 센싱부(200)의 입력 신호 IN_high를 출력하고, 한편 외부클럭신호 PHT_EXT와 인버터 I2를 통해 반전된 STAND_BY 신호를 NAND 게이트 ND1를 통해 부정논리곱하여 로우 레벨 센싱부(300)의 입력 신호 IN-low를 출력한다.

다음으로, 하이 레벨 감지부(200)의 동작을 살펴보자.

정상 동작 모드에서 STAND_BY 신호는 0상태이고, 입력 신호 PHT_EXT는 일정한 주기로 0과 1이 번갈아 가면서 입력된다. 따라서, NOR 게이트 NR1과 인버터 I1을 통과한 하이 레벨 감지부(200)의 입력 신호 IN_high도 0과 1을 번갈아 가면서 PMOS 트랜지스터 M1을 온/오프(on/off)시키게 된다. 여기서 NMOS 트랜지스터 M2의 채널 길이는 크게 설계되어 있고, 이는 트랜지스터의 온(on) 저항을 크게 만들어서 PMOS 트랜지스터 M1에 의한 변화가 거의 캐패시터 노드 C_high에 나타나도록 하는 역할을 한다.

한편, 여기서도 캐패시터 Chigh의 매우 큰 정전용량에 의해 캐패시터 노드 C_high는 약 4V 정도로 충전되어 PMOS 트랜지스터 M1의 온/오프 동작에 의해 매우 작게 변화하기 때문에 PMOS 트랜지스터 M1이 오프시에도 온(on) 상태에 있는 NMOS 트랜지스터 M4를 바꾸기에는 역부족이다. 결국, SEN_high 노드는 0을 유지하게 되고, 이에 따라 인버터 I3의 출력단 OUT_high는 항상 1을 유지하게 된다.

여기서, SEN_high 노드에 제어 받는 PMOS 트랜지스터 M3의 채널은 길게 설계되어 있기 때문에 큰 저항으로써 작용하므로, SEN_high 노드는 주로 NMOS 트랜지스터 M4에 의해 결정된다.

한편, 로우 레벨 감지부(300)도 하이 레벨 감지부(200)와 같은 구성을 가지므로, 같은 상태에서 출력 신호 OUT_low가 1이면, 출력부(400)의 NAND 게이트 ND2는 0을 출력하고, 최종적인 출력 신호 DET_OUT도 0의 값을 갖게 된다.

그러나, 동작 주파수보다 낮은 주파수가 PHI_EXT가 입력될 때, 즉 클럭의 주기가 커지게 될 때를 살펴보자.

먼저, 하이 레벨 주기가 길어졌을 때, NOR 게이트 NR1과 인버터 I1을 거친 신호는 1의 값을 유지하여 PMOS 트랜지스터 M1을 오프시키게 된다. 이에 따라 그에 대응하는 시간 만큼 캐패시터 Chigh는 NMOS M2를 통하여 방전을 하게 되고, 캐패시터 노드 C_high의 전위를 낮추게 된다.

따라서, NMOS 트랜지스터 M4의 채널은 점점 닫히게 되고, 그 출력 노드 SEN_high 값은 계속 증가하게 된다. 이때, 노드 SEN_high 전압이 인버터 I3의 문턱 전압(약 0.85V)에 도달하게 되면 인버터의 출력은 0으로 바뀌게 되고, 이에 따라 NAND게이트 ND2의 출력은 1이 되며, 최종적인 출력 DET_OUT이 1로 바뀌어 동작 주파수보다 낮은 주파수를 검출할 수 있게 된다.

한편, 로우 레벨 감지부(300)는 이와 반대의 경우로 입력 클럭 PHI_EXT가 로우를 유지할 때 동작을 한다. 즉, 입력 클럭 PHI_EXT이 0일 때, NAND 게이트 ND1의 출력 IN_low는 1을 유지하고, 이후 하이 레벨 감지부(200)와 동일한 과정으로 동작 주파수보다 낮은 주파수 신호를 검출하게 된다.

상기한 동작들은 도 3에 도시된 입력 신호 및 각 노드들의 타이밍도를 참조할 때, 더욱 쉽게 이해될 수 있다.

도 4는 도 3의 일부를 상세히 나타낸 것으로, 캐패시터 노드 C_high의 전위와 출력 DET_OUT간의 관계를 나타내고 있다.

도 3 및 도 4에 도시된 바와 같이 정상 동작에서 캐패시터 노드는 높은 전위(약 4V)에서 아주 작게 변하고 있지만, 하이 레벨 주기 또는 로우 레벨 주기가 길어지면 캐패시터가 방전을 계속하고 인버터의 문턱 전압에 도달하게 되면, 그 출력이 바뀜을 알 수 있다. 여기서 검출하고자 하는 주파수는 MOS 트랜지스터의 크기, 캐패시터의 크기와 인버터의 문턱 전압의 크기를 갖고 조절이 가능하다.

상기와 같은 일실시예에 나타난 바와 같이 본 발명은 하이 레벨 주기 뿐 아니라 로우 레벨 주기까지 감지 가능하므로 스마트 카드 IC 등에서 부당하게 정보를 유출하기 위하여 사용되는 동작 주파수보다 낮은 주파수를 검출할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명을 실시하면 마이크로프로세서 특히, 스마트 카드 IC 내의 마이크로프로세서 동작 중에 주파수 불균일에 의해 발생할 수 있는 오동작을 미연에 방지할 수 있을 뿐 아니라, 동작 주파수보다 낮은 주파수로 스마트 카드 IC의 마이크로프로세서의 동작과 데이터를 파악하려 할 때 이를 효과적으로 방지함으로써 부정하게 정보가 유출되는 것을 막을 수 있다.

Claims (5)

1. 소정의 주파수를 가진 외부 클럭신호를 입력으로하는 입력부;

   상기 입력 신호의 하이 레벨 주기를 감지하는 하이 레벨 감지부;

   상기 입력 신호의 로우 레벨 주기를 감지하는 로우 레벨 감지부; 및

   상기 하이 레벨 감지부 및 상기 로우 레벨 감지부의 출력을 입력 받아 최종적인 검출 결과를 출력하는 출력부를 구비하는 주파수 검출기.
2. 제 1 항에 있어서,

   상기 입력부는

   상기 외부 클력신호와 대기 모드 신호를 입력으로하는 부정논리합 게이트와,

   상기 부정논리합 게이트에 접속된 인버터를 포함하여 구성된 제1 경로와,

   상기 외부 클럭신호와 반전된 대기 모드 신호를 입력으로하는 부정논리곱 게이트를 포함하여 구성된 제2 경로를 구비하는 것을 특징으로하는 주파수 검출기.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 하이 레벨 감지부 및 상기 로우 레벨 감지부는 각각

   상기 입력부의 출력에 제어 받아 공급전원과 캐패시터 노드를 접속하는 PMOS 트랜지스터;

   상기 캐패시터 노드를 충/방전하는 캐패시터;

   소정의 문턱 전압을 기준으로 출력값을 결정하는 인버터;

   상기 캐패시터 노드에 제어 받아 접지전압과 상기 인버터를 접속하는 NMOS 트랜지스터를 구비하는 것을 특징으로하는 주파수 검출기.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 출력단은

   상기 하이 레벨 감지부 및 상기 로우 레벨 감지부의 출력값을 입력으로하는 부정논리곱 게이트와,

   버퍼링 수단을 구비하는 것을 특징으로하는 주파수 검출기.
5. 제 1 항 또는 제 2 항에 있어서,

   상기 외부 클럭신호는

   스마트 카드의 마이크로프로세서를 동작시키는 신호 레벨인 것을 특징으로하는 주파수 검출기.