KR19980081669A - 클록 공급장치 - Google Patents

클록 공급장치 Download PDF

Info

Publication number
KR19980081669A
KR19980081669A KR1019980014523A KR19980014523A KR19980081669A KR 19980081669 A KR19980081669 A KR 19980081669A KR 1019980014523 A KR1019980014523 A KR 1019980014523A KR 19980014523 A KR19980014523 A KR 19980014523A KR 19980081669 A KR19980081669 A KR 19980081669A
Authority
KR
South Korea
Prior art keywords
sleep
signal
clock
signal processing
speed clock
Prior art date
Application number
KR1019980014523A
Other languages
English (en)
Other versions
KR100303271B1 (ko
Inventor
나라요시가즈
Original Assignee
모리시타요이찌
마쓰시타덴키산교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타요이찌, 마쓰시타덴키산교가부시키가이샤 filed Critical 모리시타요이찌
Publication of KR19980081669A publication Critical patent/KR19980081669A/ko
Application granted granted Critical
Publication of KR100303271B1 publication Critical patent/KR100303271B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electric Clocks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

슬리이프중의 소비전력이 작은 클록 공급장치를 제공한다.
소오스 저속클록(106)을 출력하는 소오스 저속클록 발생수단(101)과, 슬리이프신호(108)가 비활성인 기간에 한정하여, 소오스 저속클록(106)을 증배 분주하여 신호처리용 고속클록(107)을 출력하는 주파수 증배 분주수단(102)과, 슬리이프신호(108)가 활성으로 된 순간부터, 슬리이프 시간을 계측하여, 규정시간을 계측하였을때에 슬리이프 종료신호(109)를 발생하는 슬리이프 시간 계측수단(103)과, 슬리이프신호(108)로 신호처리 블록(105)의 슬리이프/비슬리이프를 제어하여, 슬리이프 종료신호(109)로 슬리이프 기간의 종료를 판정하는 슬리이프 제어수단(104)으로 구성되어 있다.

Description

클록 공급장치
본 발명은, 슬리이프 동작과 비슬리이프 동작이 있는 시스템에서 사용되는 클록 공급장치에 관한 것으로, 특히 슬리이프중의 소비전력을 저감하는 것이 가능한 클록 공급장치에 관한 것이다.
도 2는, 종래의 클록 공급장치를 구비한 장치의 구성의 한예를 도시한 것이며, 그 원리를 설명한다. 더욱이, 도 2의 장치를 실현하는 회로는, CMOS구성의 디지털회로에서 실현되는 것으로 가정한다. 따라서, 회로에의 클록 공급을 정지하였을 때, 소비전력은 원리적으로 0으로 되어, 고속의 클록으로 구동될 정도로 큰 전력을 소비한다.
도 2는, 클록 공급장치(211)와, 신호처리 블록(206)으로 구성되었고, 클록 공급장치(211)는, 비슬리이프 모우드에서는 신호처리 블록(206)에 신호처리용 고속클록(208)을 공급하고, 슬리이프 모우드에서는 신호처리 블록(206)에의 신호처리용 고속클록(208)의 공급을 정지한다.
소오스 고속클록 발생수단(201)은, 소오스 고속클록(207)을 발생한다. 주파수 배증 분주수단(202)은, 소오스 고속클록(207)을 배증 분주하여 신호처리 블록(206)에서 필요로 하는 처리속도를 만족하는 주파수의 신호처리용 고속클록(208)을 발생한다. 클록 차단수단(203)은, 슬리이프신호(209)가 비활성(nonactive)의 기간동안만, 신호처리용 고속클록(208)을 신호처리 블록(206)에 공급한다.
슬리이프 시간 계측수단(204)은, 슬리이프신호(209)가 활성화로된 순간으로부터, 신호처리용 고속클록(208)에서 시간 계측을 개시하여, 규정시간의 계측후에 슬리이프 종료신호(210)를 발생한다. 즉, 슬리이프 시간 계측수단(204)이 시간 계측을 실행하는 기간이, 슬리이프 기간이며, 그 밖의 기간의 비슬리이프 기간임을 의미한다.
슬리이프 제어수단(205)은, 신호처리 블록(206)의 슬리이프와 비슬리이프를 제어하고, 신호처리 블록(206)을 휴면시킬때는, 슬리이프신호(209)를 활성으로하여, 신호처리 블록(206)에의 신호처리용 고속클록(208)의 공급을 중지한다. 그리고, 슬리이프 종료신호(210)를 검출하였을때에 슬리이프 기간의 종료를 인식하여, 슬리이프신호(209)를 비활성으로 한다. 이에 따라서, 신호처리 블록(206)에의 신호처리용 고속클록(208)의 공급이 재개되어, 신호처리 블록(206)은 동작을 재개한다.
이상과 같이, 슬리이프 중에는 신호처리 블록(206)은 클록공급을 정지하여 완전 휴면하지만, 슬리이프 시간을 계측하기 위하여, 소오스 고속클록 발생수단(201), 주파수 증배 분주수단(202), 슬리이프 시간 계측수단(204)은 고속클록으로 동작한다.
종래의 클록 공급장치는, 소오스 고속클록 발생수단, 주파수 증배 분주수단, 슬리이프 시간 계측수단이, 슬리이프 중에도 고속클록으로 동작하여 버려서, 슬리이프 기간중에 클록 공급장치에서 비교적 큰 전력을 소비하여 버린다고 하는 문제가 있었다. 그 때문에, 전지로 구동되는 휴대기기와 같이, 슬리이프 모우드의 채용에 의하여 저소비 전력화를 꾀하여, 연속 가동 시간을 연장하는 장치에 사용하였을 경우, 그 효과를 충분히 살려낼 수 없다고 하는 문제가 있다.
본 발명은 상기 과제를 해결하기 위하여, AFC수단과 온도 보상수단을 구비하여 소오스 저속클록 신호를 발생하는 소오스 저속클록 발생수단과, 슬리이프 신호가 비활성인 동안만 소오스 저속클록 신호를 증배 분주하여, 상기 소오스 저속클록 신호 보다도 높은 주파수의 신호처리용 고속클록을 발생하는 주파수 증배 분주수단과, 상기 슬리이프 신호가 활성으로 된 순간부터, 상기 소오스 저속클록 신호로 시간 계측을 하여, 규정시간의 계측후에 슬리이프 종료신호를 발생하는 슬리이프 시간 계측수단과, 슬리이프/비슬리이프에 따라서 상기 슬리이프 신호의 활성과 비활성을 변환하여, 상기 슬리이프 종료신호에 의하여 슬리이프 기간의 종료를 인식하는 슬리이프 제어수단등을 구비하는 클록 공급장치이며, 나아가서 상기한 클록 공급장치에 의하여 슬리이프/비슬리이프를 제어되는 신호처리 블록을 구비한 슬리이프 모우드를 구비한 장치를 실현할 수 있도록 하였다.
이와같이 상기한 클록 공급장치는 슬리이프 기간중에는, 저속클록에서 동작하는 소오스 저속클록 발생수단과 슬리이프 시간 계측수단이 동작할 뿐이므로, 슬리이프중의 소비전력을 저감할 수 있다.
도 1은 본 발명의 클록 공급장치를 구비하는 장치의 구성을 도시한 블록도.
도 2는 종래예의 클록 공급장치를 구비하는 장치의 구성을 도시한 블록도.
* 도면의 주요부분에 대한 부호의 설명
101 : 소오스 저속클록 발생수단(low-rate source clock generating unit)
102, 202 : 주파수 증배 분주수단(frequency multiplication/division unit)
103, 204 : 슬리이프 시간 계측수단(sleep time measuring unit)
104, 205 : 슬리이프 제어수단(sleep control unit)
105, 206 : 신호처리 블록(signal processing block)
106 : 소오스 저속클록(low-rate source clock signal)
107, 208 : 신호처리용 고속클록 108, 209 : 슬리이프신호
109, 210 : 슬리이프 종료신호 110, 211 : 클록 공급장치
201 : 소오스 고속클록 발생수단 203 : 클록 차단수단
207 : 소오스 고속클록
실시예
이하, 도면을 사용하여 본 발명의 실시형태를 설명한다.
도 1은, 본 발명의 실시형태의 클록 공급장치를 구비하는 장치의 구성을 도시한 것이다. 도 1의 장치를 실현하는 회로는 종래장치와 마찬가지로, CMOS구성의 디지털 회로에서 실현되어 있는 것이라고 가정한다. 따라서, 회로에의 클록 공급을 정지하였을 때, 소비전력은 원리적으로 영으로 되어, 저속한 클록으로 구동되어 있을 때 만큼 소비하는 전력은 작아진다.
도 1은, 클록 공급장치(110)와, 신호처리 블록(105)으로 구성되었고, 클록 공급장치(110)는, 비슬리이프 모우드에서는 신호처리 블록(105)에 신호처리용 고속클록(107)을 공급하며, 슬리이프 모우드에서는 신호처리 블록(105)에의 신호처리용 고속클록(107)의 공급을 정지한다.
소오스 저속클록 발생수단(101)은, 소오스 저속클록(106)을 출력한다. 주파수 증배 분주수단(102)은, 슬리이프신호(108)가 비활성인 기간에 한정하여, 소오스 저속클록(106)을 증배 분주하여 희망하는 주파수의 신호처리용 고속클록(107)을 출력한다. 그리고, 슬리이프신호(108)가 활동성인 기간은, 동작을 완전히 정지하여, 신호처리용 고속클록(107)의 출력을 정지한다.
신호처리 블록(105)은, 비슬리이프 기간중에는 신호처리용 고속클록(107)으로 신호처리를 실행하고, 슬리이프 기간중에는 신호처리용 고속클록(107)의 공급을 정지하여, 완전히 동작을 정지한다.
슬리이프 시간 계측수단(103)은, 슬리이프신호(108)가 활성으로된 순간으로부터 소오스 저속클록(106)으로, 시간 계측을 개시하여, 규정시간을 계측하였을 때에 슬리이프 종료신호(109)를 발생한다. 즉, 슬리이프 시간 계측수단(103)이 시간 계측을 실행하는 기간이 슬리이프 기간이며, 그 밖의 기간이 비슬리이프 기간임을 의미한다.
슬리이프 제어수단(104)은, 신호처리 블록(105)의 슬리이프/비슬리이프를 제어하고, 신호처리 블록(105)을 휴면시킬때는, 슬리이프신호(108)를 활성으로하여, 신호처리 블록(105)으로의 신호처리용 고속블록(107)의 공급을 정지한다. 그리고, 슬리이프 종료신호(109)를 검출하므로서, 슬리이프 기간의 종료를 인식하여, 슬리이프신호(108)를 비활성으로 한다. 이에 따라서, 신호처리 블록(105)으로의 신호처리용 고속클록(107)의 공급이 재개되어, 신호처리 블록(105)의 동작을 재개한다.
이상과 같이, 본 발명의 클록 공급장치는, 종래예의 경우와 마찬가지로, 슬리이프 기간중에는 신호처리 블록(105)은, 클록 공급을 정지하여 완전히 슬리이프하여, 슬리이프 시간을 계측하기 위하여, 소오스 저속클록 발생수단(101)과 슬리이프 시간 계측수단(103)은 동작하지만, 본 발명의 클록 공급장치의 경우에는, 소오스 클록으로서 저속클록을 사용하여, 신호처리용 고속클록을, 이 저속클록을 증배 분주하여 발생하기 때문에, 원래의 소오스 클록의 주파수가 작기 때문에, 이 클록을 발생하는 소오스 클록 발생수단(101) 자신도, 이 클록신호로 시간 계측을 하는 슬리이프 시간 계측수단(103)에 있어서의 소비전력은 작다. 따라서, 슬리이프 기간중의 소비전력의 저감이 가능하다.
이상과 같이, 본 발명의 클록 공급장치는, 슬리이프 기간중에는 저속클록에서 동작하는 소오스 저속클록 발생수단과 슬리이프 시간 계측수단이 동작할 뿐이므로 슬리이프중의 소비전력을 저감하는 것이 가능하다. 따라서, 본 발명의 클록 공급장치를 전지구동의 휴대기 등으로 응용하였을 경우, 연속 가동시간을 보다 길게할 수 있다고 하는 효과가 있다.

Claims (2)

  1. AFC수단과 온도 보상수단을 구비하여 소오스 저속클록 신호를 발생하는 소오스 저속클록 발생수단과, 슬리이프 신호가 비활성인 동안만 상기 소오스 저속클록 신호를 증배 분주하여, 상기 소오스 저속클록 신호보다도 높은 주파수의 신호처리용 고속클록을 발생하는 주파수 증배 분주수단과, 상기 슬리이프 신호가 활성으로된 순간으로부터, 상기 소오스 저속클록 신호로 시간 계측을 하여, 규정시간의 계측후에 슬리이프 종료신호를 발생하는 슬리이프 시간 계측수단과, 슬리이프/비슬리이프에 따라서 상기 슬리이프 신호의 활성과 비활성을 전환하여, 상기 슬리이프 종료신호에 따라서 슬리이프 기간의 종료를 인식하는 슬리이프 제어수단등을 구비하였음을 특징으로 하는 클록 공급장치.
  2. 제1항에 있어서, 클록 공급장치에 의하여 슬리이프/비슬리이프를 제어하는 신호처리 블록을 구비한 슬리이프 모우드를 갖춘 것을 특징으로 하는 클록 공급장치.
KR1019980014523A 1997-04-23 1998-04-23 전력소비를감소시키기위한클록공급장치 KR100303271B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-118661 1997-04-23
JP11866197A JPH10301661A (ja) 1997-04-23 1997-04-23 クロック供給装置

Publications (2)

Publication Number Publication Date
KR19980081669A true KR19980081669A (ko) 1998-11-25
KR100303271B1 KR100303271B1 (ko) 2001-09-29

Family

ID=14742095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980014523A KR100303271B1 (ko) 1997-04-23 1998-04-23 전력소비를감소시키기위한클록공급장치

Country Status (7)

Country Link
US (1) US6064252A (ko)
EP (1) EP0874302B1 (ko)
JP (1) JPH10301661A (ko)
KR (1) KR100303271B1 (ko)
CN (1) CN1101566C (ko)
CA (1) CA2235252C (ko)
DE (1) DE69800385T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420116B1 (ko) 2000-08-31 2004-03-02 삼성전자주식회사 저전력 소모 씨디엠에이 모뎀 칩 설계를 위한 프로세서클럭 발생 회로 및 클럭 발생 방법
US7346791B2 (en) * 2003-03-26 2008-03-18 Matsushita Electric Industrial Co., Ltd. Method for controlling a clock frequency of an information processor in accordance with the detection of a start and a end of a specific processing section
JP2005196877A (ja) * 2004-01-07 2005-07-21 Matsushita Electric Ind Co Ltd 光集積素子
US7106118B2 (en) * 2004-01-16 2006-09-12 Realtek Semiconductor Corp. Clock signal generator with low power comsumption function and method thereof
TWI245178B (en) * 2004-01-16 2005-12-11 Realtek Semiconductor Corp Clock generation method and apparatus
JP4595937B2 (ja) * 2006-12-28 2010-12-08 ソニー株式会社 情報処理装置、情報処理方法、およびプログラム
JP4644747B1 (ja) * 2009-11-02 2011-03-02 パナソニック株式会社 情報処理装置、制御方法および制御プログラム
GB2502055A (en) 2012-05-14 2013-11-20 Nicoventures Holdings Ltd Modular electronic smoking device
GB2507104A (en) 2012-10-19 2014-04-23 Nicoventures Holdings Ltd Electronic inhalation device
US10664241B2 (en) * 2017-10-13 2020-05-26 University Of Virginia Patent Foundation Memory systems including support for transposition operations and related methods and circuits
JP7323185B2 (ja) * 2020-04-24 2023-08-08 深田工業株式会社 本質安全防爆型検知システム
CN115826731B (zh) * 2022-10-19 2023-07-11 科东(广州)软件科技有限公司 休眠控制方法及装置、存储介质和计算设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428820A (en) * 1993-10-01 1995-06-27 Motorola Adaptive radio receiver controller method and apparatus
US5546568A (en) * 1993-12-29 1996-08-13 Intel Corporation CPU clock control unit
US5596765A (en) * 1994-10-19 1997-01-21 Advanced Micro Devices, Inc. Integrated processor including a device for multiplexing external pin signals
US5845139A (en) * 1995-06-07 1998-12-01 Advanced Micro Devices, Inc. System for providing a host computer with access to a memory on a PCMCIA card in a power down mode
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor

Also Published As

Publication number Publication date
DE69800385D1 (de) 2000-12-14
CA2235252C (en) 2000-06-06
DE69800385T2 (de) 2001-04-26
CN1101566C (zh) 2003-02-12
CA2235252A1 (en) 1998-10-23
KR100303271B1 (ko) 2001-09-29
US6064252A (en) 2000-05-16
JPH10301661A (ja) 1998-11-13
CN1197948A (zh) 1998-11-04
EP0874302A1 (en) 1998-10-28
EP0874302B1 (en) 2000-11-08

Similar Documents

Publication Publication Date Title
US7017060B2 (en) Power management system that changes processor level if processor utilization crosses threshold over a period that is different for switching up or down
KR19980081669A (ko) 클록 공급장치
KR970022677A (ko) 컴퓨터 시스템의 전력 관리 이벤트를 발생하기 위한 장치 및 방법
KR970059872A (ko) 마이크로 프로세서칩의 냉각팬 제어장치 및 그 제어방법
DE69533762D1 (de) Leistungssteuerungseinheit für Computersystem
JP2001296318A (ja) 電源電圧検出回路
KR100619845B1 (ko) 이동통신 단말기 제어기의 클럭 장치
KR100776002B1 (ko) 컴퓨터시스템 및 그 제어방법
DE50201842D1 (de) Frequenzregelschaltung
KR960042300A (ko) 퍼스널 컴퓨터의 인체 감지에 따른 전원 공급 제어 장치 및 그 방법
KR930022668A (ko) 배터리 전원형 전자 디바이스를 위한 전압 제어 장치
KR100296351B1 (ko) 모니터전원유무에따른pc하이버네이션장치및방법
KR100300029B1 (ko) 자바엠씨유의파워관리장치
JPH0675654A (ja) コンピュータの節電方式
KR980006745A (ko) 전원 제어 장치 및 방법
JPS6370321A (ja) マイクロプロセツサ
JPH025133A (ja) 動作速度可変形コンピュータシステム
MXPA98003052A (en) Apparatus for the supply of re signals
JPH09218660A (ja) 電子機器
JPH04153718A (ja) 制御装置
JPH0594227A (ja) クロツク切替え方式
JPH08147065A (ja) 論理回路搭載装置における消費電力低減装置
JPH10148689A (ja) 表示装置および電子機器
KR20010104556A (ko) 동작모드 가변형 장치의 절전 회로 및 절전 방법
JPH047719A (ja) 電子機器における低消費電力化回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee