KR19980080946A - Image forming apparatus and manufacturing method thereof - Google Patents

Image forming apparatus and manufacturing method thereof Download PDF

Info

Publication number
KR19980080946A
KR19980080946A KR1019980011251A KR19980011251A KR19980080946A KR 19980080946 A KR19980080946 A KR 19980080946A KR 1019980011251 A KR1019980011251 A KR 1019980011251A KR 19980011251 A KR19980011251 A KR 19980011251A KR 19980080946 A KR19980080946 A KR 19980080946A
Authority
KR
South Korea
Prior art keywords
spacers
electron
image forming
devices
substrate
Prior art date
Application number
KR1019980011251A
Other languages
Korean (ko)
Other versions
KR100356242B1 (en
Inventor
미쯔따께히데아끼
다까기히로시
오사또요이찌
오구리노리아끼
후시미마사히로
구로다가즈오
오까무라요시마사
Original Assignee
미따라이후지오
캐논가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미따라이후지오, 캐논가부시끼가이샤 filed Critical 미따라이후지오
Publication of KR19980080946A publication Critical patent/KR19980080946A/en
Application granted granted Critical
Publication of KR100356242B1 publication Critical patent/KR100356242B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/15Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen with ray or beam selectively directed to luminescent anode segments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242Spacers between faceplate and backplate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86Vessels; Containers; Vacuum locks
    • H01J29/864Spacers between faceplate and backplate of flat panel cathode ray tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/18Assembling together the component parts of electrode systems
    • H01J9/185Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/864Spacing members characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/8645Spacing members with coatings on the lateral surfaces thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/865Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655Conductive or resistive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/865Connection of the spacing members to the substrates or electrodes
    • H01J2329/866Adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

본 발명의 이미지 형성 장치는 복수개의 전자-이미팅 디바이스들이 배열된 기판을 갖는 전자 소오스와, 상기 전자-이미팅 디바이스들에 의한 전자들의 조사(irradiation)에 따라 다른 컬러들의 빛을 방출하고 컬러 이미지를 형성하는 역할을 하는 형광 물질들이 제공된 정면 플레이트를 포함한다. 직사각형의 스페이서들은 상기 기판과 상기 정면 플레이트 사이에 배열되는데, 상기 정면 플레이트에는 고정되고 상기 기판에는 연성의 부재들(soft members)을 통해 접촉된다.The image forming apparatus of the present invention emits light of different colors in accordance with an electron source having a substrate on which a plurality of electron-emitting devices are arranged, and irradiation of electrons by the electron-emitting devices. It includes a front plate provided with fluorescent materials that serve to form a. Rectangular spacers are arranged between the substrate and the front plate, which are secured to the front plate and in contact with the substrate through soft members.

Description

이미지 형성 장치 및 그 제조방법Image forming apparatus and manufacturing method thereof

본 발명은 멀티-전자 소오스(multi-electron source) 및 형광 물질을 가지는 이미지 형성 장치 및 그 제조 방법에 관한 것이다.The present invention relates to an image forming apparatus having a multi-electron source and a fluorescent material and a method of manufacturing the same.

플랫(flat) 디스플레이 장치들은 얇고 경량이다.Flat display devices are thin and lightweight.

따라서 그것들은 CRT 타입 디스플레이 장치들을 대신하는 장치들로서 주목을 끌고 있다. 전자 이미팅 디바이스(electron-emitting device) 및 전자 빔을 받아서 빛을 방사하는 형광 물질의 조합을 이용한 디스플레이 장치는 특히 다른 종래의 구성에 근거한 디스플레이 장치들보다 더 나은 특성을 가지는 것으로 기대된다. 예를 들어, 최근 유행하는 액정 디스플레이 장치들과 비교할 때, 상기 디스플레이 장치는 셀프-이미션 타입(self-emission type)이라서 백 라이트(backlight)를 필요로 하지 않고 게다가 넓은 시야 각도를 가진다는 점에서 더 우수하다.Therefore, they are attracting attention as devices replacing CRT type display devices. Display devices using a combination of electron-emitting devices and fluorescent materials that receive electron beams and emit light are expected to have better properties, in particular, than display devices based on other conventional configurations. For example, compared to the latest liquid crystal display devices, the display device is a self-emission type in that it does not require a backlight and in addition has a wide viewing angle. Better.

통상적으로, 두 가지 타입의 디바이스들, 즉 핫 및 콜드 캐소드 디바이스들(hot and cold cathode devices)이 전자 이미팅 디바이스들(electron emitting devices)로서 공지되어 있다. 콜드 캐소드 디바이스의 공지예는 표면-도전 이미션 타입(surface-conduction emission type) 전자-이미팅 디바이스들, 필드 이미션 타입(field emission type) 전자 이미팅 디바이스들(나중에 FE 타입 전자 이미팅 디바이스로 언급됨), 및 금속/절연체/금속 타입 전자 이미팅 디바이스들(나중에 MIM 타입 전자 이미팅 디바이스로 언급됨)이다.Typically, two types of devices, hot and cold cathode devices, are known as electron emitting devices. Known examples of cold cathode devices are surface-conduction emission type electron-emissive devices, field emission type electron emitter devices (later referred to as FE type electronic emitter devices). Mentioned), and metal / insulator / metal type electronic emitter devices (later referred to as MIM type electronic emitter devices).

표면-도전 이미션 타입 전자 이미팅 디바이스의 공지예는, 예를 들어, M.I. Elinson, Radio Eng. Electron phys., 10, 1290 (1965)에 기술되어 있고 다른 예들은 나중에 설명될 것이다.Known examples of surface-conducting emission type electron emitting devices are described, for example, in M.I. Elinson, Radio Eng. Electron phys., 10, 1290 (1965) and other examples will be described later.

표면-도전 이미션 타입 이미팅 디바이스는 막 표면을 통해 병렬로 전류를 흐르게 함으로써 기판상에 형성된 작은 영역의 박막으로부터 전자가 방출되는 현상을 이용한다. 표면-도전 이미션 타입 이미팅 디바이스는 Au 박막[G. Dittmer, Thin Solid films, 9, 317 (1972)], In2O3/SnO2박막[M. Hartwell and C.G. Fonstad, IEEE Trans. ED Conf., 519(1975)], 탄소 박막[Hisashi Araki et al., Vacuum, Vol . 26, No. 1, p. 22 (1983)], 기타 등등, 게다가 상기 언급된 Elinson에 따른 SnO2박막을 이용한 전자 이미팅 디바이스들을 포함한다.Surface-conducting emission type emitting devices make use of the phenomenon that electrons are emitted from a small area of thin film formed on a substrate by flowing current in parallel through the film surface. Surface-conducting emission type emitter devices are Au films [G. Dittmer, Thin Solid films, 9, 317 (1972)], In 2 O 3 / SnO 2 thin films [M. Hartwell and CG Fonstad, IEEE Trans. ED Conf., 519 (1975), thin carbon films [Hisashi Araki et al., Vacuum, Vol. 26, No. 1, p. 22 (1983), and the like, and moreover, electronically emitting devices using SnO 2 thin films according to the aforementioned Elinson.

도 15는 이 표면-도전 이미션 타입 이미팅 디바이스 구조들의 전형적인 예로서 상기 기술된 M. Hartwell et al.에 의한 디바이스를 도시한 평면도이다. 도 15를 참조하면, 참조 번호 3001은 기판을 나타내고; 3004는 스퍼터링에 의해 형성된 금속 옥사이드로 만들어진 도전성 박막을 나타낸다. 이 도전성 박막(3004)은 도 15에 도시된 바와 같이 H-형 패턴을 가진다. 전자-이미팅 영역(3005)은 도전성 박막에 대해 대전 공정(나중에 형성 공정으로서 언급됨)을 수행함으로써 형성된다. 도 15에서 간격(L)은 0.5 내지 1 mm, 그리고 너비(W)는 0.1 mm로 지정된다. 전자-이미팅 영역(3005)은 설명의 편의를 위해 도전성 박막(3004)의 중앙에 직사각 모양으로 도시된다. 그러나, 이것은 전자-이미팅 영역의 실제 위치 및 모양을 정확하게 나타내지는 않는다.FIG. 15 is a plan view showing a device by M. Hartwell et al. Described above as a typical example of these surface-conductive emission type emitting device structures. 15, reference numeral 3001 denotes a substrate; 3004 represents a conductive thin film made of a metal oxide formed by sputtering. This conductive thin film 3004 has an H-type pattern as shown in FIG. The electron-emitting region 3005 is formed by performing a charging process (referred to later as a forming process) on the conductive thin film. In FIG. 15 the spacing L is designated 0.5 to 1 mm and the width W is 0.1 mm. The electron-emitting region 3005 is shown in a rectangular shape at the center of the conductive thin film 3004 for convenience of description. However, this does not accurately represent the actual position and shape of the electron-emitting region.

상기 Hartwell et al. 및 기타 등등의 표면-도전 이미션 타입 이미팅 디바이스들에서, 전자-이미팅 영역(3005)은 전형적으로 전자 방출 전에 도전성 박막(3004)의 형성 공정으로 불리는 대전 공정를 수행함으로써 형성된다. 형성 과정에서, 예를 들면, DC 전압이 또는 매우 낮은 비율로, 예를 들어 1V/min으로 증가하는 DC 전압이 도전성 박막(3004)의 두 양끝단을 가로질러 인가되어 도전성 박막(3004)을 부분적으로 파괴하거나 변형시키고, 그로 인해 전기적으로 높은 저항을 가지는 전자-이미팅 영역(3005)을 형성한다. 도전성 박막(3004)의 파괴되거나 변형된 부분은 피져(fisure)를 갖는 것을 주지한다. 형성 공정후 도전성 박막(3004)에 적절한 전압을 인가하면, 전자들이 피져 근처에서 방출된다.Hartwell et al. In surface-conductive emission type emitting devices, and the like, the electron-emissive region 3005 is formed by performing a charging process, which is typically referred to as the formation of the conductive thin film 3004, before electron emission. In the formation process, for example, a DC voltage which increases at a very low rate, for example 1 V / min, is applied across both ends of the conductive thin film 3004 to partially fill the conductive thin film 3004. Or deform, thereby forming an electron-imitting region 3005 having an electrically high resistance. It is noted that the broken or deformed portion of the conductive thin film 3004 has a fixture. When an appropriate voltage is applied to the conductive thin film 3004 after the formation process, electrons are emitted near the pitcher.

FE 타입 전자-이미팅 디바이스들의 공지예들은 W.P. Dyke and W.W. Dolan, Field emission, Advance in Electron Physics, 8, 89(1956) 및 C.A. Spindt, Physical properties of thin-film field emission cathodes with molybdenum cones, J. Appl. Phys., 47, 5248 (1976)에 기술되어 있다.Known examples of FE type e-emitting devices are described in W.P. Dyke and W.W. Dolan, Field emission, Advance in Electron Physics, 8, 89 (1956) and C.A. Spindt, Physical properties of thin-film field emission cathodes with molybdenum cones, J. Appl. Phys., 47, 5248 (1976).

도 16은 FE 타입 디바이스 구조의 전형적인 예로서 상술한 C.A. Spindt et al.에 의한 디바이스를 나타낸 단면도이다. 도 16을 참조하면, 참조 번호 3010은 기판을 나타내고; 3011은 도전 물질로 만들어진 이미터 배선(emitter wiring); 3012는 이미터 콘(cone); 3013은 절연층; 그리고 3014는 게이트 전극을 나타낸다. 이 디바이스에서, 전압이 이미터 콘(3012)과 게이트 전극(3014)의 사이에 인가되어 이미터 콘(3012)의 말단 끝 영역으로부터 전자들을 방출한다. 도 16의 멀티-층 구조에 부가하여, 또 다른 FE 타입 디바이스 구조로서, 기판의 표면에 거의 평행하도록 기판상에 배열된 이미터 및 게이트 전극의 예가 있다.FIG. 16 illustrates the above-described C.A. Sectional drawing showing a device by Spindt et al. Referring to Fig. 16, reference numeral 3010 denotes a substrate; 3011 is an emitter wiring made of a conductive material; 3012 is an emitter cone; 3013 is an insulating layer; And 3014 represents a gate electrode. In this device, a voltage is applied between emitter cone 3012 and gate electrode 3014 to emit electrons from the distal end region of emitter cone 3012. In addition to the multi-layer structure of FIG. 16, as another FE type device structure, there is an example of emitter and gate electrodes arranged on the substrate to be nearly parallel to the surface of the substrate.

MIM 타입 전자-이미팅 디바이스들의 공지예는 C.A. Mead, Operation of Tunnel-Emission Devices, J. Appl. Phys., 32,646 (1961)에 기술되어 있다. 도 17은 MIM 타입 디바이스 구조의 전형적인 예를 나타낸다. 도 17은 MiM 타입 전자-이미팅 디바이스의 단면도이다. 도 17을 참조하면, 참조 번호 3020은 기판을 나타내고; 3021은 금속으로 만들어진 하부 전극; 3022는 약 100Å의 두께를 갖는 얇은 절연층; 그리고 3023은 금속으로 만들어지고 약 80 내지 300Å의 두께를 갖는 상부 전극을 나타낸다. MIM 타입 전자-이미팅 디바이스에서는, 적절한 전압이 상부 전극(3023)과 하부 전극(3021)사이에 인가되어 상부 전극(3023)의 표면으로부터 전자들을 방출한다.Known examples of MIM type electron-emitting devices are described in C.A. Mead, Operation of Tunnel-Emission Devices, J. Appl. Phys., 32,646 (1961). 17 shows a typical example of a MIM type device structure. 17 is a sectional view of a MiM type electron-emitting device. Referring to Fig. 17, reference numeral 3020 denotes a substrate; 3021 is a lower electrode made of a metal; 3022 is a thin insulating layer having a thickness of about 100 GPa; And 3023 represents an upper electrode made of metal and having a thickness of about 80-300 kPa. In a MIM type electron-emitting device, a suitable voltage is applied between the upper electrode 3023 and the lower electrode 3021 to emit electrons from the surface of the upper electrode 3023.

상술한 콜드 캐소드(cold cathode) 디바이스는 핫 캐소드(hot cathode) 디바이스에 비해 더 낮은 온도에서 전자를 방출하기 때문에, 어떠한 히터도 필요로 하지 않는다. 그러므로 콜드 캐소드 디바이스는 핫 캐소드 디바이스에 비해 더 간단한 구조를 가지며 미세하게 패턴화될 수 있다(micropatterned). 비록 많은 디바이스들이 고밀도로 기판상에 배열되더라도, 기판의 열병합과 같은 문제들은 거의 발생하지 않는다. 게다가, 핫 캐소드 디바이스의 응답 속도는 이 디바이스가 히터에 의한 가열에 의해 동작되므로 낮은 반면, 콜드 캐소드 디바이스의 응답 속도는 높다. 이러한 이유 때문에, 콜드 캐소드 디바이스의 응용이 활발하게 연구되어 왔다.The cold cathode device described above does not require any heater because it emits electrons at a lower temperature than the hot cathode device. Therefore, cold cathode devices have a simpler structure than hot cathode devices and can be micropatterned. Although many devices are arranged on a substrate at high density, problems such as cogeneration of the substrate rarely occur. In addition, the response speed of the hot cathode device is low since the device is operated by heating by the heater, while the response speed of the cold cathode device is high. For this reason, the application of cold cathode devices has been actively studied.

콜드 캐소드 디바이스들 가운데, 상기 표면-도전 이미션 타입 이미팅 디바이스는, 간단한 구조를 가지고 용이하게 제조될 수 있기 때문에 이점을 가진다. 이러한 이유 때문에 많은 디바이스들이 넓은 영역상에 형성될 수 있다. 본 출원인에 의해 출원된 일본 특허 공개 공보 제64-31332호에 개시된 바와 같이, 많은 디바이스들을 배열하고 구동하는 방법이 연구되어 왔다.Among cold cathode devices, the surface-conductive emission type emitting device has an advantage because it can be easily manufactured with a simple structure. For this reason, many devices can be formed on a large area. As disclosed in Japanese Patent Laid-Open No. 64-31332 filed by the applicant, a method of arranging and driving many devices has been studied.

예를 들어 이미지 디스플레이 장치 및 이미지 기록 장치오 같은 이미지 형성 장치들에, 표면-도전 이미션 타입 이미팅 디바이스를 응용하는 것에 관하여, 멀티-전자 소오스와 기타 등등이 연구되어 왔다.Multi-electronic sources and the like have been studied regarding the application of surface-conducting emission type emitting devices to image forming apparatuses such as, for example, image display apparatuses and image recording apparatuses.

이미지 디스플레이 장치에 대한 응용으로서, 특히, 본 출원인에 의해 출원된 미국 특허 제5,066,883 및 일본 특허 공개 공보 제2-257551호 및 제4-28137호에 개시된 바와 같은, 표면-도전 이미션 타입 이미팅 디바이스와 전자 빔의 수신시 빛을 방사하는 형광 물질의 조합을 이용한 이미지 형성 장치가 연구되어 왔다. 표면-도전 이미션 타입 이미팅 디바이스와 형광 물질의 조합을 이용한 이러한 유형의 이미지 형성 장치는 다른 종래의 이미지 형성 장치보다 더 우수한 특성을 가지는 것으로 기대된다. 예를 들어, 최근 유행하는 액정 디스플레이 장치들과 비교할 때, 상기 디스플레이 장치는 셀프-이미션 타입(self-emition type)이라서 백 라이트(backlight)를 필요로 하지 않고 게다가 넓은 시야 각도를 가진다는 점에서 더 우수하다.As an application for an image display device, in particular, a surface-conducting emission type emitting device, as disclosed in US Pat. No. 5,066,883 and Japanese Patent Laid-Open Nos. 2-257551 and 4-28137, filed by the applicant. And an image forming apparatus using a combination of fluorescent materials that emit light upon reception of an electron beam has been studied. It is expected that this type of image forming apparatus using a combination of surface-conducting emission type emitting device and fluorescent material will have better properties than other conventional image forming apparatus. For example, compared with the latest liquid crystal display devices, the display device is a self-emition type in that it does not require a backlight and in addition has a wide viewing angle. Better.

나란히 배열된 다수개의 FE 타입 전자-이미팅 디바이스를 구동하는 방법이, 예를 들면, 본 출원인에 의해 출원된 미국 특허 제4,904,895호에 개시되어 있다. 이미지 디스플레이 장치에 FE 타입 전자-이미팅 디바이스를 응용하는 공지된 예로서 R. Meyer et al.[R. Meyer : Recent Development on Microtips Display at LETI, Tech. Digest of 4th Int. Vacuum microelectronics Conf., Nagahama, pp. 6-9 (1991)]에 의해 보고된 플랫 디스플레이 장치가 있다.A method of driving a plurality of FE type electron-emitting devices arranged side by side is disclosed, for example, in US Pat. No. 4,904,895 filed by the applicant. R. Meyer et al. [R. Meyer et al. Meyer: Recent Development on Microtips Display at LETI, Tech. Digest of 4th Int. Vacuum microelectronics Conf., Nagahama, pp. 6-9 (1991).

이미지 디스플레이 장치에 나란히 배열된 많은 수의 MIM 타입 전자-이미팅 디바이스를 응용한 예가 본 출원인에 의해 출원된 일본 특허 공개 공보 제3-55738호에 개시되어 있다.An example of applying a large number of MIM type electron-emitting devices arranged side by side in an image display apparatus is disclosed in Japanese Patent Laid-Open No. 3-55738 filed by the present applicant.

도 18은 플랫 이미지 디스플레이 장치의 구성 요소로서 디스플레이 패널 영역의 일부를 부분적으로 잘라낸 투시도이며, 패널의 내부 구조를 나타낸다.18 is a perspective view partially cut out of a display panel region as a component of a flat image display device, illustrating an internal structure of the panel.

도 18을 참조하면, 참조 번호 3115는 배면 플레이트(rear plate)를 나타내고; 3116은 측벽; 그리고 3117은 정면 플레이트(face plate)를 나타낸다. 배면 플레이트(3115), 측벽(3116), 그리고 정면 플레이트(3117)는 디스플레이 패널 내의 진공을 유지하기 위한 엔벨로프(밀폐된 용기)로서 구성된다.Referring to Fig. 18, reference numeral 3115 denotes a rear plate; 3116 is a sidewall; And 3117 represents a face plate. The back plate 3115, sidewalls 3116, and front plate 3117 are configured as envelopes (closed containers) for maintaining a vacuum in the display panel.

배면 플레이트(3115)는 거기에 고정된 기판(3111)을 갖고, 이 기판상에는 N × M개 콜드 캐소드 디바이스들(3112)이 형성된다(M 및 N은 2 또는 그 이상의 양의 정수이며, 적당하게는 원하는 디스플레이 픽셀(pixel)의 개수에 따라 지정된다). N × M개 콜드 캐소드 디바이스들(3112)은 M 열(row)-방향 배선들(3113)과 N 행(column)-방향 배선(3114)들이 매트릭스로 배열되어 있다. 기판(3111), 콜드 캐소드 디바이스들(3112), 열-방향 배선들(3113), 및 행-방향 배선들(3114)로 구성된 영역은 멀티 전자 소오스로서 언급될 것이다. 도시하지 않은 절연층은 각 열-방향 배선(3113) 및 각 행-방향 배선(3114)사이에, 최소한 수직으로 서로 교차하는 영역에, 형성되어, 그 사이의 전기적 절연을 유지한다.The back plate 3115 has a substrate 3111 fixed thereon, on which N × M cold cathode devices 3112 are formed (M and N are positive integers of 2 or more, suitably Is specified according to the desired number of display pixels). The N × M cold cathode devices 3112 are arranged in a matrix of M row-directional wires 3113 and N column-directional wires 3114. The region composed of the substrate 3111, cold cathode devices 3112, column-directional wirings 3113, and row-directional wirings 3114 will be referred to as a multi-electronic source. An insulating layer, not shown, is formed between each column-direction wiring 3113 and each row-direction wiring 3114 in a region at least perpendicularly intersecting with each other to maintain electrical insulation therebetween.

형광 물질로 만들어진 형광막(3118)은 정면 플레이트(3117)의 하부 표면상에 형성된다. 형광막(3118)은 빨간색(R), 녹색(G), 및 파란색(B) 형광 물질(도시되지 않음), 즉, 삼원색 형광 물질로 도포된다. 검은색 도전 부재(member)(도시되지 않음)는 형광막(3118)의 각각의 칼라 형광 물질사이에 제공된다. 알루미늄(Al)등으로 만들어진 금속 후면(3119)은 형광막(3118)의 표면상에 배면 플레이트(3115)의 측으로 위치되어 형성된다. 참조 부호 Dx1 내지 DxM, Dy1 내지 DyN 그리고 Hv는 디스플레이 패널을 전기 회로(도시되지 않음)에 전기적으로 접속하도록 제공된 밀폐 구조를 위한 전기적 접속 단자들을 나타낸다. 단자 Dx1 내지 DxM은 멀티 전자 소오스의 열-방향 배선(3113)에 전기적으로 접속되고; 단자 Dy1 내지 DyN은 행-방향 배선(3114)에; 그리고 단자 Hv는 정면 플레이트의 금속 후면(3119)에 접속된다.A fluorescent film 3118 made of a fluorescent material is formed on the lower surface of the front plate 3117. The fluorescent film 3118 is coated with red (R), green (G), and blue (B) fluorescent materials (not shown), that is, three primary fluorescent materials. Black conductive members (not shown) are provided between each color fluorescent material of the fluorescent film 3118. A metal rear surface 3119 made of aluminum (Al) or the like is formed on the surface of the fluorescent film 3118 to be positioned toward the rear plate 3115. Reference numerals Dx1 to DxM, Dy1 to DyN and Hv denote electrical connection terminals for a sealed structure provided to electrically connect the display panel to an electrical circuit (not shown). The terminals Dx1 to DxM are electrically connected to the column-directional wirings 3113 of the multi-electronic source; Terminals Dy1 to DyN are connected to the row-directional wiring 3114; And the terminal Hv is connected to the metal back surface 3119 of the front plate.

약 10-6Torr의 진공이 상기 밀폐된 용기에서 유지된다. 이미지 디스플레이 장치의 디스플레이 영역이 증가함에 따라, 이 장치는 배면 플레이트(3115) 및 정면 플레이트(3117)가 밀폐된 용기 내부와 외부의 압력 차에 의해 변형되거나 파괴되는 것을 방지하기 위한 수단을 필요로 한다. 배면 플레이트(3115)와 정면 플레이트(3117)를 두껍게 하는 방법은 이미지 디스플레이 장치의 무게를 증가시키고, 디스플레이 화면이 비스듬히 보여지는 경우에 이미지 일그러짐 또는 시차의 원인이 될 것이다. 이에 반하여, 도 18에 도시된 구조는 비교적 얇은 유리 플레이트로 형성되고 대기 압력을 견디도록 사용되는 구조지지 부재들(스페이서 또는 립(ribs)으로 불리우는)을 포함한다. 이러한 구조로써, 멀티 전자 소오스가 형성된 기판과 형광막(3118)이 형성된 정면 플레이트(3117) 사이에서 밀리미터 이하 또는 수 밀리미터의 스페이싱(spacing)이 일반적으로 확보되고, 상술한 바와 같이, 밀폐된 용기에서 고진공이 유지된다.A vacuum of about 10 −6 Torr is maintained in the closed vessel. As the display area of the image display device increases, the device needs a means to prevent the back plate 3115 and the front plate 3117 from being deformed or destroyed by the pressure difference between the inside and outside of the sealed container. . The thickening of the back plate 3115 and the front plate 3117 will increase the weight of the image display device and cause image distortion or parallax when the display screen is viewed at an angle. In contrast, the structure shown in FIG. 18 includes structural support members (called spacers or ribs) formed from relatively thin glass plates and used to withstand atmospheric pressure. With this structure, spacing of not more than millimeters or several millimeters is generally secured between the substrate on which the multi-electron source is formed and the front plate 3117 on which the fluorescent film 3118 is formed, and as described above, in a sealed container. High vacuum is maintained.

상기 디스플레이 패널을 사용한 이미지 디스플레이 장치에서, 전압이 외부 단자 Dx1 내지 DxM 및 Dy1 내지 DyN을 통해 각각의 콜드 캐소드 디바이스(3112)에 인가될 때, 전자는 콜드 캐소드 디바이스(3112)에 의해 방출된다. 그와 동시에, 수 백 내지 수 천 KV의 고전압이 방출된 전자들을 가속하도록 외부 단자(Hv)를 통해 금속 후면(3119)에 인가되어 전자들이 정면 플레이트(3117)의 내부 표면과 충돌하도록 한다. 이러한 동작으로, 형광막(3118)을 구성하는 각각의 컬러 형광 물질은 빛을 방사하도록 여기된다. 그 결과로서, 이미지가 화면에 디스플레이된다.In the image display apparatus using the display panel, when a voltage is applied to each cold cathode device 3112 through the external terminals Dx1 to DxM and Dy1 to DyN, electrons are emitted by the cold cathode device 3112. At the same time, a high voltage of hundreds to thousands of KV is applied to the metal backside 3119 through the external terminal Hv to accelerate the emitted electrons so that the electrons collide with the inner surface of the front plate 3117. In this operation, each color fluorescent material constituting the fluorescent film 3118 is excited to emit light. As a result, the image is displayed on the screen.

상술한 이미지 디스플레이 장치의 디스플레이 패널에서는 다음과 같은 문제점이 제기된다.The following problems are raised in the display panel of the image display apparatus described above.

이미지 디스플레이 장치에 배열된 스페이서들(3120)은 기판(3111) 및 정면 플레이트(3117)에 대해 충분히 배치되고 조립되어야 한다. 특히, 스페이서들(3120)은 스페이서들에 의해 디스플레이 픽셀을 파괴하지 않도록 정면 플레이트(3117) 측상의 형광막(3118)에 대해 충분히 배치되어야 한다. 그렇지 않으면, 디스플레이된 이미지의 질이 떨어질 수 있다.The spacers 3120 arranged in the image display apparatus should be sufficiently disposed and assembled with respect to the substrate 3111 and the front plate 3117. In particular, the spacers 3120 should be sufficiently disposed with respect to the fluorescent film 3118 on the side of the front plate 3117 so as not to destroy the display pixel by the spacers. Otherwise, the quality of the displayed image may be degraded.

만약 스페이서(3120)가 이미지 디스플레이 장치에 단단히 고정되어 배열되지 않으면, 스페이서가 크게 이동 되거나 떨어질 수 있고 밀폐 용기의 조립시 또는 그 이후에 패널에 외부적인 충격 때문에 손상을 입을 수도 있다.If the spacer 3120 is not securely arranged to the image display device, the spacer may be moved or dropped greatly and may be damaged due to external impact on the panel during or after assembling the sealed container.

본 발명은 상기 종래의 기술을 고려하여 만들어져 왔고, 장치 내부에 확실하게 고착된 스페이서를 가지는 이미지 형성 장치를 제공하기 위한 중요한 목적을 가진다.The present invention has been made in view of the above prior art, and has an important object to provide an image forming apparatus having spacers securely fixed inside the apparatus.

본 발명의 또 다른 목적은, 이미지 형성 부재에 마주하는 부재상에는 단지 인접되고 이미지 형성 부재상에는 고정된 스페이서 및 장치의 내부에 확실하게 고착된 스페이스들을 가지는 이미지 형성 장치를 제공하는 것이다.It is a further object of the present invention to provide an image forming apparatus having a spacer which is only adjacent on a member facing the image forming member and fixed on the image forming member and spaces securely fixed inside the apparatus.

본 발명의 또 다른 목적은 이미지 형성 장치의 조립에서 스페이서의 배열을 용이하게 할 수 있는 이미지 형성 장치의 제조 방법을 제공하는 것이다.It is yet another object of the present invention to provide a method of manufacturing an image forming apparatus that can facilitate the arrangement of spacers in the assembly of the image forming apparatus.

본 발명의 다른 특징들과 잇점들은 첨부한 도면과 함께 다음의 설명으로부터 명확해질 것이며, 첨부 도면에서 비슷한 문자들은 도면 전체에 걸쳐 같거나 유사한 부분들을 가리킨다.Other features and advantages of the invention will be apparent from the following description taken in conjunction with the accompanying drawings, in which like letters indicate like or similar parts throughout the drawings.

도 1은 본 발명의 실시예에 따른 디스플레이 패널(도 2)의 라인 A-A'를 따라 취해진 단면도.1 is a cross-sectional view taken along line A-A 'of a display panel (Figure 2) according to an embodiment of the invention.

도 2는 본 실시예를 따른 이미지 디스플레이 장치의 디스플레이 패널을 부분적으로 자른 투시도.2 is a perspective view partially cut away of a display panel of the image display apparatus according to the present embodiment;

도 3은 본 실시예에 사용된 멀티 전자 소오스 기판 부분을 도시한 평면도.3 is a plan view showing a portion of a multi-electron source substrate used in this embodiment.

도 4는 본 실시예에 사용된 멀티 전자 소오스 기판 부분을 도시한 단면도.4 is a cross-sectional view showing a portion of a multi-electron source substrate used in this embodiment.

도 5a 및 5b는 본 실시예에 따른 디스플레이 패널의 정면 플레이트상의 형광 물질의 배열 예를 도시한 평면도.5A and 5B are plan views showing examples of arrangement of fluorescent materials on a front plate of a display panel according to the present embodiment;

도 6은 본 실시예에 따른 디스플레이 패널의 정면 플레이트상의 형광 물질의 배열의 다른 예를 도시한 평면도.6 is a plan view showing another example of the arrangement of the fluorescent material on the front plate of the display panel according to the present embodiment;

도 7a 및 7b는 각각 본 실시예에 따른 플랫 표면-도전 이미션 타입 이미팅 디바이스를 도시한 평면도 및 단면도.7A and 7B are a plan view and a sectional view, respectively, of a flat surface-conductive emission type emitting device according to the present embodiment;

도 8a 내지 8e는 본 실시예에 따른 플랫 표면-도전 이미션 타입 이미팅 디바이스의 제조 단계들을 도시한 단면도들.8A to 8E are cross-sectional views showing manufacturing steps of the flat surface-conductive emission type emitting device according to the present embodiment.

도 9는 형성 공정에서 인가 전압의 파형을 도시한 그래프.9 is a graph showing waveforms of an applied voltage in a forming process.

도 10a 내지 10b는 각각 활성화 공정에서 인가 전압의 파형 및 이미션 전류(Ie)의 변화를 각각 도시한 그래프.10A to 10B are graphs respectively showing waveforms of applied voltages and changes in the emission current Ie in the activation process.

도 11은 본 실시예에 사용된 스텝 표면-도전 이미션 타입 이미팅 디바이스를 도시한 단면도.Fig. 11 is a sectional view showing a step surface-conductive emission type emitting device used in this embodiment.

도 12a 내지 12f는 스텝 표면-도전 이미션 타입 이미팅 디바이스의 제조 단계들을 도시한 단면도들.12A-12F are cross-sectional views illustrating steps of fabricating a step surface-conductive emission type emitting device.

도 13은 본 실시예에 사용된 표면-도전 이미션 타입 이미팅 디바이스의 전형적인 특성을 도시한 그래프.Fig. 13 is a graph showing typical characteristics of the surface-conductive emission type emitting device used in this embodiment.

도 14는 본 발명의 실시예에 따른 이미지 형성 장치에 대한 구동 회로의 개략적인 배열을 도시한 블럭도.Fig. 14 is a block diagram showing a schematic arrangement of a driving circuit for the image forming apparatus according to the embodiment of the present invention.

도 15는 공지된 종래의 표면-도전 이미션 타입 이미팅 디바이스의 예를 도시한 평면도.15 is a plan view showing an example of a known conventional surface-conductive emission type emitting device.

도 16은 공지된 종래의 FE 타입 디바이스의 예를 도시한 단면도.Fig. 16 is a sectional view showing an example of a known conventional FE type device.

도 17은 공지된 종래의 MIM 타입 디바이스의 예를 도시한 단면도.Fig. 17 is a sectional view showing an example of a known conventional MIM type device.

도 18은 이미지 디스플레이 장치의 디스플레이 패널을 부분적으로 자른 투시도.18 is a perspective view partially cut away from a display panel of the image display device;

도 19 및 20은 스트레스 집중 지점 및 스트레스의 완화를 설명하기 위한 도면들.19 and 20 are diagrams for explaining stress concentration points and relaxation of stress.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

3a, 3b : 접합면3a, 3b: joint surface

11 : 고-저항막11: high-resistance film

21a, 21b : 저-저항막21a, 21b: low-resistance film

23 : 보호막23: protective film

31 : 결합 물질31: binding substance

1017 : 정면 플레이트1017: front plate

1011 : 기판1011: Substrate

1012 : 콜드 캐소드 디바이스1012 cold cathode device

1015 : 배면 플레이트1015: back plate

1020 : 스페이서1020: spacer

1018 : 형광막1018: fluorescent film

1019 : 금속 후면1019: metal back

본 발명에 따른 이미지 형성 장치는 이미지 형성 부재 및 이미지 형성 부재에 마주하는 부재 사이에 위치된 스페이서들을 포함한다. 스페이서는 이미지 형성 부재에 고정되고, 이미지 형성 부재에 마주하는 부재와 접촉된다.The image forming apparatus according to the present invention includes spacers positioned between the image forming member and the member facing the image forming member. The spacer is fixed to the image forming member and in contact with the member facing the image forming member.

본 발명에 따른 이미지 형성 장치의 제조 방법에서, 이미지 형성 부재와 이미지 형성 부재를 마주하는 부재 사이에 위치한 스페이서는 먼저 이미지 형성 부재에 고정되고 이미지 형성 부재에 마주하는 부재와 접촉시킨다.In the manufacturing method of the image forming apparatus according to the present invention, the spacer located between the image forming member and the member facing the image forming member is first fixed to the image forming member and brought into contact with the member facing the image forming member.

본 발명에서, 스페이서가 연성의(soft) 부재를 통해 이미지 형성 부재에 마주하는 부재와 접촉되는 것이 바람직하다. 연성의 부재는 스페이서의 기본 물질 및 스페이서가 접촉되어지는 이미지 형성 부재에 마주하는 부재의 물질보다 더 연성이다.In the present invention, it is preferred that the spacer is in contact with the member facing the image forming member through a soft member. The flexible member is softer than the base material of the spacer and the material of the member facing the image forming member to which the spacer is in contact.

스페이서의 기본 물질은 나중에 설명되는 바와 같이 유리 물질 또는 세라믹 물질일 수 있다. 유리 물질중 더 연성의 것의 Vickers 경도(hardness)는 약 500이다. 이미지 형성 부재를 마주하는 부재의 물질은 멀티-전자 소오스의 기판(나중에 설명되는 바와 같이)상의 인쇄 배선(Ag 및 유리 성분을 가진 은 페이스트가 인쇄되고 버언된다(burn))일 수 있다. 인쇄 배선의 Vicker 경도는 유리 물질의 것보다 거의 같거나 더 작다. 그러므로, 본 발명의 효과를 효과적으로 얻기 위한 연성 물질의 Vickers 경도는 약 200 또는 100미만이다. 예를 들어, Au, Pt, Pd, Rh 및 Ag와 같은 귀금속 또는 Cu와 같은 금속 합금의 부분들은 50미만의 Vicker 경도를 갖고, 이러한 물질들은 연성 물질을 가진 물질로서 바람직하다.The base material of the spacer can be a glass material or a ceramic material as described later. The softer of the glass materials has a Vickers hardness of about 500. The material of the member facing the image forming member may be a printed wiring (silver paste with Ag and glass components printed and burned) on a substrate of a multi-electronic source (as described later). The Vicker hardness of the printed wiring is about the same or smaller than that of the glass material. Therefore, the Vickers hardness of the soft material to effectively achieve the effects of the present invention is about 200 or less than 100. For example, parts of precious metals such as Au, Pt, Pd, Rh and Ag or metal alloys such as Cu have a Vicker hardness of less than 50, and these materials are preferred as materials with soft materials.

본 발명에서 스페이서는 절연성 스페이서 및 도전성 스페이서 모두를 포함한다. 예를 들어, 도 18에 도시된 이미지 형성 장치에서, 다음 사항들이 고려되어야 한다.In the present invention, the spacer includes both insulating spacers and conductive spacers. For example, in the image forming apparatus shown in FIG. 18, the following points should be considered.

첫째로, 스페이서(3120) 근처의 영역으로부터 방출된 전자들의 일부가 스페이서(3120)와 충돌할 때, 또는 방출된 전자 효과에 기인하여 생성된 이온들이 스페이서(3120)에 부착될 때, 스페이서(3120)는 충전될 수 있다. 더욱이, 만약 정면 플레이트(3117)에 도달된 임의의 전자가 정면 플레이트(3117)에 의해 반사 및 산란되고, 산란된 임의의 전자들이 스페이서(3120)와 충돌하면, 스페이서(3120)는 충전될 수 있다. 만약 스페이서(3120)가 이와 같은 방식으로 충전되면, 콜드 캐소드 디바이스들(3112)에 의해 방출된 전자들의 궤도는 삐뚤어지게 된다. 그 결과로서, 전자들은 형광 물질상의 부적절한 위치에 도달하고 왜곡된 이미지가 스페이서(3120) 근처에 디스플레이된다.First, when some of the electrons emitted from the area near the spacer 3120 collide with the spacer 3120, or when ions generated due to the emitted electron effect are attached to the spacer 3120, the spacer 3120 ) Can be charged. Moreover, if any electrons reaching the front plate 3117 are reflected and scattered by the front plate 3117 and any scattered electrons collide with the spacer 3120, the spacer 3120 may be charged. . If the spacer 3120 is charged in this manner, the trajectory of the electrons emitted by the cold cathode devices 3112 is skewed. As a result, the electrons reach an inappropriate location on the fluorescent material and a distorted image is displayed near the spacer 3120.

둘째로, 콜드 캐소드 디바이스(3112)에 의해 방출된 전자들을 가속하기 위해, 수 백 볼트(V) 혹은 그 이상의 고전압(즉, 1 kV/mm 또는 그 이상의 고전계)이 정면 플레이트(3117) 및 멀티 전자 소오스 사이에 인가되기 때문에, 스페이서(3120)의 표면에서 방전이 일어날 수 있다. 특히, 스페이서(3120)가 상기 경우와 있어서와 같이 충전될 때, 특히, 방전이 유도될 수 있다.Second, in order to accelerate the electrons emitted by the cold cathode device 3112, several hundred volts (V) or more high voltage (i.e., 1 kV / mm or more high field) is applied to the front plate 3117 and multiply. Since it is applied between electron sources, a discharge may occur at the surface of the spacer 3120. In particular, when the spacer 3120 is charged as in the above case, in particular, a discharge can be induced.

상기 사항들을 고려하여, 고 인가 전압을 견디기에 충분한 좋은 절연 특성을 갖고 또한 상기 충전 상태를 경감시킬 수 있는 도전성 표면을 갖는 스페이서가 본 발명에서 바람직하게 이용되어 전자 빔의 궤도 이탈을 억제하고 스페이서 근처에서 방전시킨다.In view of the above, a spacer having a good insulating property sufficient to withstand a high applied voltage and having a conductive surface capable of alleviating the state of charge is preferably used in the present invention, to suppress the deviation of the electron beam and near the spacer. Discharge at

본 발명에 따르면, 도전성 스페이서가 배열될 때, 스페이서는 이미지 형성 부재상에 배열된 도전 부재 및 이미지 형성 부재에 마주하는 부재상에 배열된 도전 부재에 전기적으로 바람직하게 연결된다. 이러한 배열에서, 스페이서의 충전은 스페이서를 통해 작은 전류를 흘림으로써 제거될 수 있다.According to the invention, when the conductive spacers are arranged, the spacers are preferably electrically connected to the conductive members arranged on the image forming member and the conductive members arranged on the member facing the image forming member. In this arrangement, the charging of the spacer can be removed by flowing a small current through the spacer.

예를 들어, 이미지 형성 부재에 마주하는 부재는 다수의 전자 이미팅 디바이스가 배열되어 있는 기판이며, 스페이서는 전자 이미팅 디바이스가 배열되어 있는 기판에 도전 접착제로써 고정되고, 이 접착제는 탈착되는 것이 방지되는 것이어야 한다. 그 이유는 전자 이미팅 디바이스가 배열되어 있는 기판상에 압착된 접착제가 스페이서 근처의 전계를 교란시킬수 있고 스페이서 근처의 전자-이미팅 디바이스에 의해 방출된 전자 궤도에 영향을 끼칠수 있기 때문이다. 그러나, 본 발명에서, 스페이서는 이미지 형성 부재에 마주하는 부재와 단순히 접촉되고, 접착제 등으로 이미지 형성 부재에 마주하는 부재에 고정되지 않으므로, 상기 방출된 전자의 궤도상에의 영향은 반드시 고려될 필요는 없다.For example, the member facing the image forming member is a substrate on which a plurality of electronic imaging devices are arranged, and the spacer is fixed with a conductive adhesive to the substrate on which the electronic imaging device is arranged, which prevents the adhesive from being detached. Should be. The reason is that the adhesive pressed on the substrate on which the electron emitting device is arranged can disturb the electric field near the spacer and can affect the electron trajectory emitted by the electron-imitting device near the spacer. However, in the present invention, since the spacer is simply in contact with the member facing the image forming member and is not fixed to the member facing the image forming member with an adhesive or the like, the influence on the orbit of the emitted electrons must be considered. There is no.

본 발명에서, 도전성 스페이서가 배열될 때, 연성의 부재는 노블 금속 물질(나중에 기술될)로 만들어져 있다. 그러한 연성의 금속을 통한 스페이서와 이미지 형성 부재에 마주하는 부재의 접촉은 전기적 접속을 향상시킬 수 있다.In the present invention, when the conductive spacers are arranged, the flexible member is made of a noble metal material (to be described later). Contact of the spacer through the ductile metal and the member facing the image forming member can improve the electrical connection.

본 발명에서 전자 소오스는 콜드 캐소드 디바이스들 또는 핫 캐소드 디바이스들을 가진 전자 소오스를 포함한다. 표면-도전 이미션 타입 이미팅 디바이스, FE 타입 디바이스, MIM 타입 디바이스, 기타 등등과 같은 그런 콜드 캐소드 디바이스를 가지는 전자 소오스가 본 발명에서 바람직하게 사용된다. 특히, 표면-도전 이미션 타입 이미팅 디바이스를 가지는 전자 소오스가 본 발명에서 더 바람직하게 사용된다.In the present invention, the electron source includes an electron source having cold cathode devices or hot cathode devices. Electronic sources having such cold cathode devices, such as surface-conductive emission type emitting devices, FE type devices, MIM type devices, and the like, are preferably used in the present invention. In particular, an electron source having a surface-conducting emission type emitting device is more preferably used in the present invention.

상술한 콜드 캐소드 디바이스가 핫 캐소드 디바이스에 대한 것보다 더 낮은 온도에서 전자들을 방출할 수 있으므로, 어떠한 히터도 필요로 하지 않는다. 그러므로 콜드 캐소드 디바이스는 핫 캐소드 디바이스의 것보다 더 간단한 구조를 가지고 미세하게 패턴될 수 있다. 많은 수의 디바이스가 기판상에 고밀도로 배열되더라도, 기판의 열 병합과 같은 그런 문제는 거의 발생하지 않는다. 게다가, 콜드 캐소드 디바이스의 응답 속도가 높은 반면, 핫 캐소드 디바이스의 응답 속도는 히터에 의한 히팅시 동작하기 때문에 낮다.Since the cold cathode device described above can emit electrons at a lower temperature than that for a hot cathode device, no heater is required. Therefore, the cold cathode device can be finely patterned with a simpler structure than that of the hot cathode device. Even if a large number of devices are arranged at a high density on the substrate, such problems such as thermal merging of the substrates rarely occur. In addition, while the response speed of the cold cathode device is high, the response speed of the hot cathode device is low because it operates during heating by the heater.

예를 들어, 모든 콜드 캐소드 디바이스들 중에 표면-도전 이미션 타입 이미팅 디바이스는, 특히, 간단한 구조를 가지고 용이하게 제조될 수 있고 그러한 많은 개수의 디바이스들이 넓은 영역에 걸쳐 형성될 수 있다.For example, a surface-conductive emission type emitting device among all cold cathode devices can be easily manufactured, especially with a simple structure and such a large number of devices can be formed over a large area.

본 발명에 따르면, 각 스페이서는 스페이서를 이미지 형성 부재에 본딩(bonding)함으로써 이미지 형성 부재에 바람직하게 고정된다. 예를 들어, 스페이스는 열인가시 용해되는 용융(frit) 유리와 같은 결합 물질로 이미지 형성 부재에 본드되어 질 수 있다.According to the invention, each spacer is preferably fixed to the image forming member by bonding the spacer to the image forming member. For example, the space may be bonded to the image forming member with a bonding material such as melt glass that dissolves upon application of heat.

본 발명의 이미지 형성 장치는 다음과 같은 형태를 가진다.The image forming apparatus of the present invention has the following form.

(1) 전극이 이미지 형성 부재상에 배열되어 있다. 이 전극은 전자 소오스에 의해 방출된 전자를 가속하기 위한 가속 전극이다. 이미지 형성 장치에서, 이미지는 입력 신호에 따라 이미지 형성 부재상에 전자 소오스에 의해 방출된 전자를 조사함(irradiation)으로써 형성된다. 이미지 형성 장치에서, 이미지 형성 부재는 특히 형광 물질이다.(1) The electrodes are arranged on the image forming member. This electrode is an acceleration electrode for accelerating electrons emitted by the electron source. In an image forming apparatus, an image is formed by irradiating electrons emitted by an electron source onto an image forming member in accordance with an input signal. In the image forming apparatus, the image forming member is especially a fluorescent material.

(2) 전자 소오스는 다수의 전자-이미팅 디바이스가 다수의 열-방향 배선들 및 다수의 행-방향 배선들에 의해 매트릭스로 배선된 단순 매트릭스 레이아웃(layout)을 갖는 전자 소오스이다.(2) An electron source is an electron source having a simple matrix layout in which a plurality of electron-emitting devices are wired in a matrix by a plurality of column-direction wirings and a plurality of row-direction wirings.

(3) 전자 소오스들은 병렬로 배열되고 각각의 디바이스의 두 단자에서 연결되는 다수의 전자-이미팅 디바이스들의 다수의 열(이후에 열 방향으로서 언급됨)이 배열되어 있는 사다리형을 가지는 전자 소오스일 수 있고, 전자-이미팅 디바이스들 위에 이 사다리형 배선들에 수직한 방향() 에 의해 방출된 이러한 사다리 배선 제어 전극들에 수직인 방향(이후에 행 방향으로서 언급됨)을 따라 배열된 제어 전극(이하 그리드(grid)로서 언급됨)이 전자-이미팅 디바이스들에 의해 방출된 전자들을 제어한다.(3) electron sources are ladder-like electron sources arranged in parallel and arranged in a plurality of rows of a plurality of electron-emissive devices (hereinafter referred to as column directions) which are connected at two terminals of each device. Control electrodes arranged along a direction perpendicular to these ladder wire control electrodes emitted by the direction perpendicular to these ladder wires (hereinafter referred to as row direction) above the electro-emitting devices. (Hereinafter referred to as a grid) controls the electrons emitted by the electron-emitting devices.

(4) 본 발명의 개념에 따르면, 이미지 형성 장치는 디스플레이에 적당한 이미지 형성 장치로 제한되지 않는다. 상기 언급된 이미지 형성 장치는 광-방사 다이오드 대신에 광전 드럼, 광-방사 다이오드, 기타 등등으로 만들어진 광학 프린터용 광-방사 소오스로서 또한 사용될 수 있다. 이 때에, M 열-방향 배선 및 N 행-방향 배선을 적절하게 선택함으로써, 이미지 형성 장치는 선형적 광-방사 소오스뿐만 아니라 이차원적 광-방사 디바이스로서 응용될 수 있다. 이 경우에, 이미지 형성 부재는 실시예(아래에 기술되어질)에 사용된 형광 물질과 같은, 빛을 직접적으로 방사하는 물질에 제한되지 않으며, 숨어있는 이미지가 전자를 충전함으로써 형성되는 부재일 수 있다.(4) According to the concept of the present invention, the image forming apparatus is not limited to the image forming apparatus suitable for the display. The image forming apparatus mentioned above may also be used as a light-emitting source for an optical printer made of a photoelectric drum, a light-emitting diode, and the like instead of a light-emitting diode. At this time, by appropriately selecting the M column-direction wiring and the N row-direction wiring, the image forming apparatus can be applied as a two-dimensional light-emitting device as well as a linear light-emitting source. In this case, the image forming member is not limited to a material which emits light directly, such as a fluorescent material used in the embodiment (to be described below), and may be a member in which a hidden image is formed by charging electrons. .

본 발명의 바람직한 실시예는 첨부한 도면을 참조하면 아래에 상세하게 설명될 것이다.Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings.

본 발명의 실시예의 특징으로서, 스페이서들의 구조 및 장치를 조립하는 방법이 설명될 것이다.As a feature of an embodiment of the invention, the structure of the spacers and the method of assembling the device will be described.

도 1은 실시예에 따라 이미지 디스플레이 장치의 특징적인 부분을 도시한 디스플레이 패널의 부분적인 단면도이다. 도 2는 디스플레이 패널(이하 상세히 설명됨)의 구조를 개략적으로 도시한 도면이다. 도 1은 라인(A-A')를 따라 자른, 다수의 콜드 캐소드 디바이스들(1012)을 가지는 기판(1011) 및 스페이서(1020)를 통해 서로 직면하고 광-방사 물질막 역할을 하는 형광막(1018)을 갖는 투명한 정면 플레이트(1017) 구조를 갖는 디스플레이 패널의 단면을 나타낸다.1 is a partial cross-sectional view of a display panel showing a characteristic portion of an image display apparatus according to an embodiment. 2 is a diagram schematically illustrating a structure of a display panel (described in detail below). 1 illustrates a phosphor film facing each other through a substrate 1011 and a spacer 1020 having a plurality of cold cathode devices 1012 along a line A-A 'and acting as a film of light-emitting material ( A cross section of a display panel having a transparent front plate 1017 structure with 1018 is shown.

스페이서(1020)는 충전을 방지하도록 절연 부재(1)의 표면상에 고-저항막(11)을 형성함으로써 그리고 정면 플레이트(1017)의 내부 표면 및 기판(1011)의 표면에 각각 향하는 스페이서의 접합 표면(3a 및 3b)상의 저-저항막(21a 및 22b)을 형성함으로써 구성된다. 스페이서(1020)는 도전성 결합 물질(31)을 통해 정면 플레이트(1017)의 내부 표면에만 고정된다. 그런 다음, 정면 플레이트(1017) 및 기판(1011)은 디스플레이 패널로서 조립된다. 이에 따라, 스페이서의 고-저항막(11)은 저-저항막(21a) 및 결합 물질(31)을 통해 정면 플레이트(1017)의 내부 표면상에 형성된 금속 후면(1019), 및 저-저항막(21b)을 통해 기판(1011)상에 형성된 열-방향 배선(1013)에 전기적으로 접속된다.The spacer 1020 is formed by forming a high-resistance film 11 on the surface of the insulating member 1 to prevent charging and bonding of the spacers facing the inner surface of the front plate 1017 and the surface of the substrate 1011, respectively. It is constructed by forming the low-resistance films 21a and 22b on the surfaces 3a and 3b. The spacer 1020 is fixed only to the inner surface of the front plate 1017 through the conductive bonding material 31. Then, the front plate 1017 and the substrate 1011 are assembled as a display panel. Accordingly, the high-resistance film 11 of the spacer is formed on the inner surface of the front plate 1017 via the low-resistance film 21a and the bonding material 31, and the low-resistance film. It is electrically connected to the column-directional wiring 1013 formed on the substrate 1011 via 21b.

결합물질(31)이 고-저항막(11)에 직접 접촉하는 것을 방지하기 위해 스페이서(1020)의 정면 플레이트(1017)측의 접합면(3a)에 접하는 스페이서(1020)의 측면상에 보호막(23)이 형성된다. 보호막(23)은 결합 물질(31)에 대해 낮은 반응성을 가지는 물질로써 바람직하게 만들어진다. 저-저항막(21a)은 또한 결합 물질(31)에 대해 낮은 반응성을 가지는 물질막(21a)을 만듦으로써 보호막으로서의 기능을 한다.In order to prevent the binding material 31 from directly contacting the high-resistance film 11, a protective film (or a film on the side surface of the spacer 1020 in contact with the bonding surface 3a on the front plate 1017 side of the spacer 1020) may be used. 23) is formed. The protective film 23 is preferably made of a material having a low reactivity with respect to the bonding material 31. The low-resistance film 21a also functions as a protective film by making the material film 21a having a low reactivity with respect to the bonding material 31.

이러한 디스플레이 패널에서, 전자를 방출하는 콜드 캐소드 디바이스가 형성된 기판(1011)측상의 스페이서(1020)의 저-저항막(21b)은 기판(1011)측의 접합면(3b)상에만 형성된다. 기판(1011) 근처의 전위 분포는, 배열된 스페이서(1020)가 없는 경우와 비교하여, 변함이 없다. 그러므로, 스페이서(1020) 근처의 콜드 캐소드 디바이스(1012)에 의해 방출된 전자 궤도는 변하지 않는다.In such a display panel, the low-resistance film 21b of the spacer 1020 on the side of the substrate 1011 on which the cold cathode device emitting electrons is formed is formed only on the bonding surface 3b on the side of the substrate 1011. The potential distribution near the substrate 1011 remains unchanged as compared with the case where no spacer 1020 is arranged. Therefore, the electron trajectory emitted by the cold cathode device 1012 near the spacer 1020 does not change.

결합 물질(31)을 통해 정면 플레이트(1017)측에 스페이서(1020)를 고정하는데 있어서 고-저항막(11)상으로의 기계적 또는 화학적 영향은 가속된 전자가 충돌하는 정면 플레이트(1017)측에 대면하는 접합면(3a)에 접촉하는 측면상에 형성된 보호막(23)에 의해 회피될 수 있다. 특히 세 가지의 막, 고-저항막(11) 및 저-저항막(21a), 및 결합물질(31)(더 나아가, 절연 부재(1)을 포함한 네 가지 막)이 서로 접촉하는 고-저항막(11) 및 저-저항막(21a) 사이의 결합 부분에, 화학적 반응이 디스플레이 패널의 제조시 히팅 등과 같은 과정 동안에 쉽게 일어난다. 그러므로 결합 부분으로의 영향을 피하는 것이 중요하다. 보호막(23)이 연장된 저-저항막(21a)으로 형성되는 경우, 정면 플레이트(1017) 근처의 보호막(23)에 의해 전위 분포는 왜곡될 수 있다. 그러나 콜드 캐소드 디바이스(1012)에 의해 방출된 전자가 정면 플레이트(1017) 근처에서 대단히 큰 정도로 가속되어서, 전자들의 궤도들상의 전위 분포에 대한 왜곡의 영향은 무시할 만하다.The mechanical or chemical effect on the high-resistance film 11 in fixing the spacer 1020 to the front plate 1017 side through the binding material 31 is due to the front plate 1017 side where the accelerated electrons collide. It can be avoided by the protective film 23 formed on the side surface which contacts the facing joint surface 3a. In particular, the high-resistance of the three films, the high-resistance film 11 and the low-resistance film 21a, and the bonding material 31 (more, four films including the insulating member 1) in contact with each other. At the bonding portion between the film 11 and the low-resistance film 21a, a chemical reaction easily occurs during a process such as heating in the manufacture of the display panel. Therefore, it is important to avoid the effect on the joint. When the protective film 23 is formed of the extended low-resistance film 21a, the potential distribution may be distorted by the protective film 23 near the front plate 1017. However, the electrons emitted by the cold cathode device 1012 are accelerated to a very large extent near the front plate 1017, so that the effect of distortion on the potential distribution on the trajectories of the electrons is negligible.

본 실시예에 따른 이미지 형성 장치의 디스플레이 패널의 배열 및 그 제조 방법이 상세하게 설명될 것이다.The arrangement of the display panel of the image forming apparatus and the manufacturing method thereof according to the present embodiment will be described in detail.

도 2는 본 실시예에 사용된 디스플레이 패널의 일부를 부분적으로 잘라낸 투시도이며, 디스플레이 패널의 내부 구조를 나타낸다.2 is a perspective view partially cut out of a part of the display panel used in the present embodiment, showing the internal structure of the display panel.

도 2을 참조하면, 참조 번호 1015는 배면 플레이트(rear plate)를 나타내고; 1016은 측벽을 나타내며; 그리고 1017은 정면 플레이트(face plate)를 나타낸다. 이러한 부분들은 디스플레이 패널의 내부의 진공을 유지하는 밀폐 용기를 구성한다. 밀폐 용기를 만들기 위해, 충분한 강도를 얻도록 밀폐 상태를 유지하도록 각각의 부분들을 봉합하는 것이 필수적이다. 예를 들어, 용융 유리가 접합 부분에 공급되고, 대기 또는 400 내지 500℃의 질소 분위기에서 소결되어(sintered), 이 부분들이 봉합된다. 용기 내부로부터 공기를 배기시키는 방법은 나중에 기술될 것이다. 추가적으로, 약 10-6Torr의 진공이 상기 밀폐된 용기에서 유지되므로, 스페이서들(1020)은 대기 압력에 저항하는 구조로서 배열되어 밀폐 용기가 대기 압력 또는 예상치 않은 충격에 의해 파괴되는 것을 방지한다.2, reference numeral 1015 denotes a rear plate; 1016 represents a sidewall; And 1017 represents a face plate. These parts constitute a closed container that maintains a vacuum inside the display panel. In order to make a sealed container, it is necessary to seal the individual parts to keep the sealed state to obtain sufficient strength. For example, molten glass is supplied to the bonded portion and sintered in the atmosphere or in a nitrogen atmosphere of 400 to 500 ° C., and the portions are sealed. The method of evacuating air from inside the vessel will be described later. In addition, since a vacuum of about 10 −6 Torr is maintained in the closed vessel, the spacers 1020 are arranged as a structure that resists atmospheric pressure to prevent the sealed vessel from being destroyed by atmospheric pressure or unexpected impact.

배면 플레이트(1015)는 거기에 고정된 기판(1011)을 가지고, 이 기판상에는 N × M 콜드 캐소드 디바이스들(1012)이 형성된다(M 및 N = 2 또는 그 이상의 양의 정수, 적당하게는 디스플레이 픽셀들(pixels)의 개수에 따라 지정된다. 예를 들어, 고-해상도 TV 디스플레이에 대한 디스플레이 장치에서는, 바람직하게 N = 3,000 또는 그 이상, M = 1,000 또는 그 이상이다). N × M 콜드 캐소드 디바이스들은 M 열(row)-방향 배선들(1013) 및 N 행(column)-방향 배선들(1014)의 단순 매트릭스로 배열된 형태다. 참조 번호 1011 내지 1014로 표기된 구성요소들로써 구성된 부분은 멀티 전자 소오스로서 언급될 것이다.The back plate 1015 has a substrate 1011 fixed thereto, on which N x M cold cathode devices 1012 are formed (M and N = 2 or more positive integers, suitably the display). Specified according to the number of pixels, for example in a display device for a high-resolution TV display, preferably N = 3,000 or more, M = 1,000 or more). N × M cold cathode devices are arranged in a simple matrix of M row-directional wires 1013 and N column-directional wires 1014. The portion consisting of the components indicated by reference numerals 1011 to 1014 will be referred to as a multi electron source.

본 실시예에 따른 이미지 디스플레이 장치에 사용된 멀티 전자 소오스가 만약 단순 행렬로 배열된 콜드 캐소드 디바이스에 의해 구성된 전자 소오스라면, 각각의 콜드 캐소드 디바이스의 물질 및 모양과 그 제조 방법은 특별히 제한되지 않는다. 그러므로, 예를 들어, 표면-도전 이미션 타입 이미팅 디바이스, FE 타입 디바이스들, 또는 MIM 타입 디바이스들과 같은 콜드 캐소드 디바이스들이 사용될 수 있다.If the multi-electron source used in the image display apparatus according to the present embodiment is an electron source constituted by a cold cathode device arranged in a simple matrix, the material and shape of each cold cathode device and its manufacturing method are not particularly limited. Thus, for example, cold cathode devices such as surface-conductive emission type emitting device, FE type devices, or MIM type devices may be used.

다음으로, 배선을 사용하여 기판상에 콜드 캐소드 디바이스로서 배열된 표면-도전 이미션 타입 이미팅 디바이스(나중에 설명될)들을 가지는 멀티 전자 소오스의 구조가 아래에 설명될 것이다.Next, the structure of a multi-electron source having surface-conductive emission type emitting device (to be described later) arranged as a cold cathode device on a substrate using wiring will be described below.

도 3은 도 2의 디스플레이 패널에 사용된 멀티 전자 소오스의 평면도이다. 기판(1011)상에는 도 7a 및 7b에 도시된 것과 같은 표면-도전 이미션 타입 이미팅 디바이스들이 있다. 이 디바이스들은 열-방향 배선(1013) 및 행-방향 배선(1014)을 사용하여 단순 매트릭스로 배열된다. 배선들(1013 및 1014)의 교차점에서, 배선들 사이에 도시하지 않은 절연층이 형성되어, 전기적 절연을 유지한다.3 is a plan view of a multi-electronic source used in the display panel of FIG. 2. On the substrate 1011 are surface-conductive emission type emitting devices such as those shown in FIGS. 7A and 7B. These devices are arranged in a simple matrix using column-direction wiring 1013 and row-direction wiring 1014. At the intersection of the wirings 1013 and 1014, an insulating layer (not shown) is formed between the wirings to maintain electrical insulation.

도 4는 도 3의 라인 B-B'에 따라 자른 단면도를 나타낸다.4 is a cross-sectional view taken along the line BB ′ of FIG. 3.

그러한 구조를 갖는 멀티 전자 소오스는 열- 및 행-방향 배선들(1013 및 1014), 상호-전극 절연층들(도시되지 않음), 및 기판상의 디바이스 전극들 및 도전성 박막들을 형성하고, 그런 다음 열- 및 행-방향 배선들(1013 및 1014)을 통해 각각의 디바이스들에 전기를 공급하여, 나중에 기술되어질 형성 공정 및 나중에 기술되어질 활성화 공정을 수행함으로써 제조된 구조를 갖는 것을 주지한다.A multi-electron source having such a structure forms column- and row-direction wires 1013 and 1014, inter-electrode insulating layers (not shown), and device electrodes and conductive thin films on the substrate, and then the column Note that it has a structure manufactured by supplying electricity to the respective devices through the row-direction wirings 1013 and 1014 to perform a formation process to be described later and an activation process to be described later.

본 실시예에서, 멀티 전자 소오스의 기판(1011)은 밀폐 용기의 배면 플레이트(1015)에 고정된다. 그러나, 만일 멀티 전자 소오스의 기판(1011)이 충분한 강도를 가진다면, 멀티 전자 소오스의 기판(1011)은 밀폐 용기의 배면 플레이트로서의 역할도 할 수 있을 것이다.In this embodiment, the substrate 1011 of the multi-electron source is fixed to the back plate 1015 of the sealed container. However, if the substrate 1011 of the multi-electron source has sufficient strength, the substrate 1011 of the multi-electron source may also serve as the back plate of the sealed container.

형광막(1018)은 정면 플레이트(1017)의 하부 표면상에 형성된다. 본 실시예가 컬러 디스플레이 장치이므로, 형광막(1018)은 빨간색, 녹색, 및 파란색 형광 물질, 즉, 삼원색 형광 물질로 도포된다. 도 5a에 도시된 바와 같이, 각각의 컬러 형광 물질들은 줄무늬 구조로 형성되고, 검은색 도전 부재(1010)가 형광 물질들의 줄무늬들 사이에 제공된다. 이 검은색 도전 부재를 제공하는 목적은 전자-빔 조사 위치가 어느 정도의 범위로 이동되더라도 디스플레이 컬러 오등록(misregistration)을 방지하고, 외부 광의 반사를 차단함으로써 디스플레이 콘트라스트의 저하를 방지하고, 전자 빔에 의한 형광막의 충전을 방지하는 것등이다. 검은색 도전 부재(1010)의 물질로서, 그라파이트(graphite)가 주 성분으로 사용되지만, 상기 목적을 달성할 수 있는 한 다른 물질들도 사용될 수 있다.The fluorescent film 1018 is formed on the lower surface of the front plate 1017. Since the present embodiment is a color display device, the fluorescent film 1018 is coated with red, green, and blue fluorescent materials, that is, three primary fluorescent materials. As shown in FIG. 5A, each of the color fluorescent materials is formed in a stripe structure, and a black conductive member 1010 is provided between the stripes of the fluorescent materials. The purpose of providing this black conductive member is to prevent display color misregistration even if the electron-beam irradiation position is shifted to some extent, to prevent display degradation by blocking reflection of external light, and to prevent electron beam It is to prevent the charging of the fluorescent film by. As the material of the black conductive member 1010, graphite is used as the main component, but other materials may be used as long as the above object can be achieved.

더욱이, 삼원색의 형광막은 도 5a에 도시된 바와 같은 줄무늬들에 국한되지 않는다. 예를 들어, 도 5b에 도시된 바와 같은 델타(delta) 배열 또는 다른 배열이 사용될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 검은색의 도전 부재들(1010)은 열 및 행 방향으로 픽셀들을 분리하기 위해 형광막의 각각의 컬러들의 줄무늬들 사이뿐만 아니라 이 줄무늬들에 수직인 방향으로 형성될 수 있다. 단색 디스플레이 패널이 형성되는 경우, 단색 형광 물질이 형광막에 도포될 수 있고, 검은색 도전 부재가 생략될 수 있다는 것을 주지한다.Moreover, the trichromatic fluorescent film is not limited to the stripes as shown in Fig. 5A. For example, a delta arrangement or other arrangement as shown in FIG. 5B may be used. For example, as shown in Fig. 6, the black conductive members 1010 are perpendicular to the stripes as well as between the stripes of the respective colors of the fluorescent film to separate the pixels in the column and row directions. It can be formed as. Note that when a monochromatic display panel is formed, a monochromatic fluorescent substance can be applied to the fluorescent film and the black conductive member can be omitted.

더 나아가, CRT 전계에서 공지되어 있는 금속 후면(1019)은 배면 플레이트(1019)측으로의 형광막(1018)상에 제공된다. 금속 후면(1019)을 제공하는 목적은 형광막(1018)에 의해 방사된 빛의 거울-반사 부로서 광-이용율을 향상시키고, 형광막(1018)이 음이온과 충돌하는 것으로부터 보호하고, 전자-빔 가속 전압을 공급하는 전극으로서 사용되도록 하고, 형광막(1018)을 여기시킨 전자에 대한 도전 경로로서 사용되도록 하는 목적등이다. 금속 후면(1019)은 정면 플레이트(1017)상에 형광막(1018)을 형성하고, 형광막의 전면을 평탄화(smoothing)하고, 그 위에 진공 증착에 의해 알루미늄을 피착함으로써 형성된다. 저전압용 형광 물질이 형광막(1018)에 사용되는 경우, 금속 후면(1019)은 사용되지 않음을 주지한다.Furthermore, a metal backside 1019 known in the CRT field is provided on the fluorescent film 1018 toward the back plate 1019 side. The purpose of providing a metal backside 1019 is to be a mirror-reflective portion of the light emitted by the fluorescent film 1018 to improve light-utility, to protect the fluorescent film 1018 from colliding with anions, and It is intended to be used as an electrode for supplying a beam acceleration voltage, and to be used as a conductive path for electrons excited by the fluorescent film 1018. The metal backside 1019 is formed by forming a fluorescent film 1018 on the front plate 1017, smoothing the entire surface of the fluorescent film, and depositing aluminum thereon by vacuum deposition thereon. Note that when the low voltage fluorescent material is used for the fluorescent film 1018, the metal backside 1019 is not used.

또한, 가속 전압의 인가 또는 형광막의 도전성 향상을 위해, 예를 들어 ITO로 만들어진 투명 전극들이, 비록 그러한 전극들이 본 실시예에서는 사용되지 않지만, 정면 플레이트(1017)와 형광막(1018)사이에 제공될 수 있다.In addition, for the application of an acceleration voltage or to improve the conductivity of the fluorescent film, transparent electrodes made of, for example, ITO are provided between the front plate 1017 and the fluorescent film 1018, although such electrodes are not used in this embodiment. Can be.

상술한 용기의 봉합에 있어서, 배면 플레이트(1015), 정면 플레이트(1017), 및 스페이서(1020)는 정면 플레이트상에 배열된 각각의 컬러들의 형광 물질들과 기판(1011)상에 배열된 디바이스들이 서로 대응시키도록 충분히 배치되어야 한다.In the closure of the container described above, the back plate 1015, the front plate 1017, and the spacer 1020 are formed of fluorescent materials of respective colors arranged on the front plate and devices arranged on the substrate 1011. It should be arranged enough to correspond with each other.

도 1은 도 2의 라인(A-A')을 따라 자른 디스플레이 패널의 개략적인 단면도이다. 도 1의 동일 참조 번호들은 도 2의 동일 부분들을 나타낸다.1 is a schematic cross-sectional view of a display panel taken along a line A-A 'of FIG. 2. Like reference numerals in FIG. 1 denote like parts in FIG. 2.

각각의 스페이서(1020)는 대전을 방지하도록 절연 부재(1)의 표면상에 고-저항막(11)을 형성하고 정면 플레이트(1017)의 내부 표면(금속 후면(1019)등) 및 기판(1011)(열- 또는 행 방향 배선(1013 또는 1014))의 표면에 직면하는 스페이서(1020)의 접합면(3a 및 3b)상에 저-저항막(21a 및 22b)을 형성하고, 접합면(3a)측상의 스페이서(1020)의 측면상에 보호막(23)을 형성함으로써 얻어지는 부재이다. 필요한 개수의 스페이서(1020)들은 상기 목적을 얻기 위해 결합 물질(31)과 필요한 간격을 두고 정면 플레이트(1017)의 내부 표면에 고정된다. 또한, 고-저항막들(11)은 밀폐 용기내의 진공에 노출된 최소한 절연 부재(1)의 표면을 가지는 표면들로 형성된다. 고-저항막(11)은 스페이서(1020)상의 저-저항막(21a) 및 결합 물질(31)을 통해 정면 플레이트(1017)(금속 후면(1019)등)의 내부 표면에, 그리고 스페이서(1020)상의 저-저항막(21b)을 통해 기판(1011)(열- 또는 행-방향 배선(1013 또는 1014)의 표면에 전기적으로 접속된다. 본 실시예에서, 스페이서(1020)들은 얇은 플랫(flat) 모양을 가지고, 해당 열-방향 배선(1013) 같은 간격으로 연장하고, 거기에 전기적으로 접속된다.Each spacer 1020 forms a high-resistance film 11 on the surface of the insulating member 1 to prevent electrification, the inner surface of the front plate 1017 (metal back surface 1019, etc.) and the substrate 1011. Low-resistance films 21a and 22b are formed on the bonding surfaces 3a and 3b of the spacer 1020 facing the surface of the (column- or row-directional wiring 1013 or 1014) and the bonding surface 3a. It is a member obtained by forming the protective film 23 on the side surface of the spacer 1020 on the side. The required number of spacers 1020 are secured to the inner surface of the front plate 1017 at the required spacing from the bonding material 31 to achieve this purpose. In addition, the high-resistance films 11 are formed of surfaces having at least the surface of the insulating member 1 exposed to the vacuum in the sealed container. The high-resistance film 11 is connected to the inner surface of the front plate 1017 (such as the metal backside 1019) and the spacer 1020 through the low-resistance film 21a and the coupling material 31 on the spacer 1020. Is electrically connected to the surface of the substrate 1011 (column- or row-directional wiring 1013 or 1014) via the low-resistance film 21b on the surface. In this embodiment, the spacers 1020 are thin flat. ) And extend at the same interval as the corresponding column-directional wirings 1013 and are electrically connected thereto.

스페이서(1020)는 기판(1011)상의 열- 및 행-방향 배선(1013 및 1014)과 정면 플레이트(1017)의 내부 표면상의 금속후면 사이에 인가된 고 전압을 견기기에 충분히 좋은 절연 특성을 가지고, 스페이서의 표면이 충전되는 것을 방지하기에 충분한 도전성을 가진다.The spacer 1020 has an insulating property sufficient to withstand the high voltage applied between the column- and row-direction wirings 1013 and 1014 on the substrate 1011 and the metal backside on the inner surface of the front plate 1017. It has sufficient conductivity to prevent the surface of the spacer from filling up.

스페이서(1020)의 절연 부재로서, 예를 들어, 실리카 유리 부재, Na와 같은 소 량의 불순물을 포함하는 유리 부재, 소다 석회(soda-lime) 유리 부재, 또는 알루미나등과 같은 것으로 구성된 세라믹 부재가 유용하다. 절연 부재(1)는 바람직하게 밀폐 용기 및 기판(1011)의 열 팽창 계수에 가까운 열 팽창 계수를 가진다.As the insulating member of the spacer 1020, for example, a ceramic member composed of a silica glass member, a glass member containing a small amount of impurities such as Na, a soda-lime glass member, an alumina, or the like may be used. useful. The insulating member 1 preferably has a coefficient of thermal expansion close to that of the hermetic container and the substrate 1011.

정면 플레이트(1017)(금속 후면(1019)등)에 고전위쪽으로 인가된 가속 전압을 고-저항막(11)의 저항(Rs)으로 나눔으로써 얻어지는 전류는 스페이서(1020)를 구성하는 고-저항막(11)에서 흐른다. 스페이서(1020)의 저항(Rs)은 대전 및 전력 소비를 방지하는 관점에서 원하는 범위안에서 정해진다. 시트 저항 R(Ω/sq)은 대전을 방지하는 관점에서 1012Ω/sq 또는 그 미만으로 정해진다. 충분한 대전 방지 효과를 얻기 위해, 시트 저항 R은 바람직하게 1011Ω/sq 또는 그 미만으로 정해진다. 시트 저항의 하한은 각각의 스페이서(1020)의 모양과 스페이서들(1020)사이에 인가된 전압에 좌우되고, 바람직하게는 105Ω/sq 또는 그 이상으로 정해진다.The current obtained by dividing the acceleration voltage applied in the high potential to the front plate 1017 (such as the metal backside 1019) by the resistance Rs of the high-resistance film 11 is a high-resistance constituting the spacer 1020. Flow in the membrane (11). The resistance Rs of the spacer 1020 is set within a desired range in terms of preventing charging and power consumption. The sheet resistance R (µs / sq) is set at 10 12 µs / sq or less from the viewpoint of preventing charging. In order to obtain a sufficient antistatic effect, the sheet resistance R is preferably set at 10 11 kPa / sq or less. The lower limit of the sheet resistance depends on the shape of each spacer 1020 and the voltage applied between the spacers 1020, and is preferably set at 10 5 mA / sq or more.

절연 부재(1)상에 형성된 고-저항막(11)의 두께는 바람직하게 10 nm 내지 1 ㎛의 범위내에 들어온다. 10nm 또는 그 미만의 두께를 가지는 박막은 일반적으로 섬 모양으로 형성되고, 물질의 표면 에너지, 기판과의 고착 특성 및 기판 온도에 따라 불안정한 저항을 나타내어, 그 결과 재생 특성이 나빠진다. 이에 반하여, 만일 두께(t)가 1 ㎛ 또는 그 이상이면, 막의 스트레스가 증가하여 막의 벗겨질 가능성이 커진다. 게다가, 막을 형성하는데 더 긴 주기의 시간이 요구되고, 그 결과로 생산성이 나빠진다. 고-저항막(11)의 두께는 바람직하게 50 내지 500 nm의 범위내에 들어온다. 시트 저항 R(Ω/sq)은 ρ/t 이고, 고-저항막(11)의 고유 저항율 ρ는 시트저항 R(Ω/sq) 및 두께 t의 바람직한 범위를 고려하여, 바람직하게 0.1 Ωcm 내지 108Ωcm의 범위내에 들어온다. 더 바람직한 범위에서 시트 저항 및 막 두께를 지정하기 위해, 고유 저항율 ρ는 바람직하게 102내지 106Ωcm로 정해진다.The thickness of the high-resistance film 11 formed on the insulating member 1 is preferably in the range of 10 nm to 1 mu m. Thin films having a thickness of 10 nm or less are generally formed in an island shape and exhibit unstable resistance depending on the surface energy of the material, the adhesion properties with the substrate, and the substrate temperature, resulting in poor regeneration characteristics. On the contrary, if the thickness t is 1 탆 or more, the stress of the film is increased and the possibility of peeling of the film is increased. In addition, longer cycle times are required to form the film, resulting in poor productivity. The thickness of the high-resistance film 11 is preferably in the range of 50 to 500 nm. The sheet resistance R (Ω / sq) is ρ / t, and the resistivity ρ of the high-resistance film 11 is preferably 0.1 Ωcm to 10 in consideration of the preferred range of the sheet resistance R (Ω / sq) and the thickness t. It is in the range of 8 cm. In order to specify the sheet resistance and the film thickness in a more preferable range, the specific resistivity p is preferably set to 10 2 to 10 6 kcm.

상술한 바와 같이, 전류가 절연 부재(1)상에 형성된 고-저항막(11)에 흐르거나 또는 전체 디스플레이가 동작동안 열을 발생하는 경우, 각각의 스페이서(1020)의 온도는 상승한다. 만일 고-저항막(11)의 저항 온도 계수(resistance temper coefficient)가 큰 음의 값이면, 저항은 온도의 증가에 따라 감소한다. 그 결과, 스페이서(1020)에 흐르는 전류가 증가하여 온도가 증가한다. 전류는 전원의 제한을 넘어서 증가한다. 전류의 과도한 증가와 같은 것을 유발하는 저항 온도 계수는 절대값이 1% 또는 그 이상인 음의 값이라는 것이 경험적으로 공지되어 있다. 즉, 음의 값을 갖는 경우, 고-저항막의 상기 절대값의 저항 온도 계수는 바람직하게 -1% 미만으로 정해진다.As described above, when a current flows in the high-resistance film 11 formed on the insulating member 1 or when the entire display generates heat during operation, the temperature of each spacer 1020 rises. If the resistance temper coefficient of the high-resistance film 11 is a large negative value, the resistance decreases with increasing temperature. As a result, the current flowing through the spacer 1020 increases to increase the temperature. The current increases beyond the limit of the power supply. It is empirically known that the resistance temperature coefficient causing such an excessive increase in current is a negative value with an absolute value of 1% or more. That is, when having a negative value, the resistance temperature coefficient of the absolute value of the high-resistance film is preferably set to less than -1%.

스페이서(1020)에서 대전 방지 특성을 가지는 고-저항막(11)에 대한 물질로서, 예를 들어, 금속 옥사이드가 사용된다. 금속 옥사이드가 크롬 옥사이드, 니켈 옥사이드, 또는 구리 옥사이드가 바람직하게 사용된다. 이것들 중에 옥사이드들이 비교적 낮은 2차 전자-이미팅 효율을 가지고 콜드 캐소드 디바이스(1012)에 의해 방출된 전자가 스페이서(1020)와 충돌하더라도 쉽게 대전되지 않기 때문이다. 그러한 금속 옥사이드들이외, 탄소 물질이 낮은 2차의 전자-방출 효율을 가지기 때문에 바람직하게 사용된다. 아모퍼스 탄소 물질은 높은 저항을 가지기 때문에, 스페이서(1020)의 저항이 원하는 값으로 쉽게 제어될 수 있다.As a material for the high-resistance film 11 having antistatic properties in the spacer 1020, for example, metal oxide is used. Metal oxide is preferably chromium oxide, nickel oxide, or copper oxide. This is because among these oxides have a relatively low secondary electron-emitting efficiency and electrons emitted by the cold cathode device 1012 are not easily charged even if they collide with the spacer 1020. Besides such metal oxides, carbon materials are preferably used because they have a low secondary electron-emitting efficiency. Since the amorphous carbon material has a high resistance, the resistance of the spacer 1020 can be easily controlled to a desired value.

알루미늄-변이 금속 합금 질화물은 변이 금속의 조성을 조절함으로써 좋은 도전체의 저항으로부터 절연체의 저항까지 광범위한 저항 범위에서 제어될 수 있기 때문에 대전 방지 특성을 갖는 고-저항막(11)을 위한 또 다른 물질로서 바람직하다. 이 질화물은 디스플레이 장치(나중에 기술될)의 제조 공정에서 저항이 단지 약간만 변화하는 안정한 물질이다. 또한, 이러한 물질은 -1% 미만의 저항 온도 계수를 가지므로 실제로 유용하게 사용될 수 있다. 변이 금속 원소로서, Ti, Cr, Ta, 기타 등등이 유용하다.Aluminum-transition metal alloy nitride is another material for the high-resistance film 11 having antistatic properties because it can be controlled in a wide range of resistances from the resistance of a good conductor to the resistance of an insulator by adjusting the composition of the transition metal. desirable. This nitride is a stable material whose resistance only changes slightly in the manufacturing process of the display device (to be described later). In addition, these materials have a resistive temperature coefficient of less than -1% and can therefore be useful in practice. As the transition metal element, Ti, Cr, Ta, and the like are useful.

합금 질화막은 스퍼터링, 질소 분위기에서의 반응성 스퍼터링, 전자 빔 증착, 이온 플레이팅(ion plating), 또는 이온-보조 증착과 같은 그런 박막 형성 수단에 의해 절연 부재(1)상에 형성된다. 금속 산화막은 산소가 질소대신 사용되는 것을 제외하고 같은 박막 형성 방법으로 형성된다. 그러한 금속 산화막은 또한 CVD 또는 알칼리산화물(alkoxide) 도포에 의해 형성될 수 있다. 탄소막은 피착, 스퍼터링, CVD, 또는 플라즈마 CVD에 의해 형성된다. 아모퍼스 막이 형성되어 질 때, 특히, 막형성 공정에서 수소가 대기중에 포함되거나, 또는 수소 가스가 막 형성 가스로 사용된다.The alloy nitride film is formed on the insulating member 1 by such thin film forming means as sputtering, reactive sputtering in a nitrogen atmosphere, electron beam deposition, ion plating, or ion-assisted deposition. The metal oxide film is formed by the same thin film formation method except that oxygen is used instead of nitrogen. Such metal oxide films may also be formed by CVD or alkali oxide application. The carbon film is formed by deposition, sputtering, CVD, or plasma CVD. When the amorphous film is formed, in particular, hydrogen is contained in the atmosphere in the film forming process, or hydrogen gas is used as the film forming gas.

스페이서(1020)의 저-저항막(21a 및 21b)은 고-저항막(11)을 고 전위 측의 정면 플레이트(1017)(금속 후면(1019)등등)와 저-전위 측의 기판(1011)(열- 및 행-방향 배선(1013 및 1014)등등)에 전기적으로 접속하기 위해 형성된다. 저-저항막들(21 및 22)은 또한 이후에 중간 전극층(중간층)으로서 언급될 것이다. 중간 전극층(중간층)들은 하기 기술된 바와 같이 다수의 기능들을 가진다.The low-resistance films 21a and 21b of the spacer 1020 allow the high-resistance film 11 to be placed on the front plate 1017 (such as the metal back surface 1019, etc.) on the high potential side and the substrate 1011 on the low-potential side. (Column- and row-directional wirings 1013 and 1014, etc.). The low-resistance films 21 and 22 will also be referred to later as an intermediate electrode layer (intermediate layer). The middle electrode layers (middle layers) have a number of functions as described below.

(1) 저-저항막들은 고-저항막들(11)을 정면 플레이트(1017) 및 기판(1011)에 전기적으로 접속하는 역할을 한다. 상술한 바와 같이, 고-저항막들은 스페이서(1020)의 표면이 충전되는 것을 방지하기 위해 형성된다. 그러나, 고-저항막(11)이 정면 플레이트(1017)(금속 후면(1019)등등) 및 기판(1011)(배선(1013 및 1014)등등)에 직접적으로 또는 결합 물질(31)을 통해 접속되는 경우, 연결 부분사이의 경계면에 큰 접촉저항이 생성된다. 그 결과, 스페이서(1020)의 표면상에 생성된 전하들이 제거된다. 이를 방지하기 위해, 저-저항 중간층(21a 및 21b)이 스페이서(1020)의 접합면 또는 접합면에 접촉하는 측면 부분들상에 형성되고, 정면 플레이트(1017), 기판(1011) 및 결합 물질(31)을 접촉시킨다.(1) The low-resistance films serve to electrically connect the high-resistance films 11 to the front plate 1017 and the substrate 1011. As described above, high-resistance films are formed to prevent the surface of the spacer 1020 from filling. However, the high-resistance film 11 is connected directly to the front plate 1017 (such as the metal backside 1019) and the substrate 1011 (such as the wirings 1013 and 1014) or through the bonding material 31. In this case, a large contact resistance is generated at the interface between the connecting portions. As a result, the charges generated on the surface of the spacer 1020 are removed. To prevent this, low-resistance interlayers 21a and 21b are formed on the bonding surface or side portions in contact with the bonding surface of the spacer 1020, and the front plate 1017, the substrate 1011 and the bonding material ( 31).

(2) 저-저항막은 고-저항막들(11)의 전위 분포를 균일하게 만드는 역할을 한다.(2) The low-resistance film serves to make the potential distribution of the high-resistance films 11 uniform.

콜드 캐소드 디바이스(1012)에 의해 방출된 전자들는 정면 플레이트(1017)와 기판(1011)사이에 형성된 전위 분포에 따라 형성된 궤도들을 따른다. 전자 궤도들이 스페이서들(1020) 근처에서 방해되는 것을 방지하기 위해, 스페이서들(1020)의 전체 전위 분포들이 제어되어야 한다. 고-저항막들(11)은 정면 플레이트(1017)(금속 후면(1019)등등) 및 기판(1011)(배선(1013 및 1014)등등)에 직접적으로 또는 결합 물질(31)을 통해 접속될 때, 경계면의 접촉 저항에 기인하여 다양한 연결 상태들이 접속 부분사이에 발생한다. 그 결과, 각각의 고-저항막의 전위 분포가 원하는 값으로부터 벗어날 수 있다. 이를 방지하기 위해, 저-저항 중간층들(21a 및 21b)이 정면 플레이트(1017) 및 기판과 접하는 스페이서 전체 길이(인접면 또는 인접면과 접촉하는 측면 부분)를 따라 형성된다. 각각의 중간층 부분에 원하는 전위를 인가함으로써, 각각의 고-저항막(11)의 전체 전위가 제어될 수 있다.The electrons emitted by the cold cathode device 1012 follow the trajectories formed according to the potential distribution formed between the front plate 1017 and the substrate 1011. In order to prevent electron trajectories from being disturbed near the spacers 1020, the overall potential distributions of the spacers 1020 must be controlled. The high-resistance films 11 are connected directly to the front plate 1017 (such as the metal backside 1019) and the substrate 1011 (such as the wirings 1013 and 1014) or through the bonding material 31. However, due to the contact resistance at the interface, various connection states occur between the connecting parts. As a result, the potential distribution of each high-resistance film can deviate from a desired value. To prevent this, low-resistance interlayers 21a and 21b are formed along the front plate 1017 and the entire length of the spacer (side portion in contact with the adjacent or adjacent surface) in contact with the substrate. By applying a desired potential to each intermediate layer portion, the total potential of each high-resistance film 11 can be controlled.

저-저항막들(21a 및 21b)에 대한 물질로서, 고-저항막(11)의 것보다 충분히 낮은 저항을 가지는 물질이 선택될 수 있다. 예를 들어, 그러한 물질은 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, 및 Pd, 그러한 것들의 합금, Pd, Ag, Au, RuO2, 및 Pd-Ag 또는 금속 산화물 및 유리 등등과 같은 금속에 의해 구성된 인쇄 도전체, In2O3-SnO2와 같은 투명 도전체들, 그리고 폴리 실리콘과 같은 반도체 물질들로부터 적절하게 선택된다.As the material for the low-resistance films 21a and 21b, a material having a resistance sufficiently lower than that of the high-resistance film 11 can be selected. For example, such materials include Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, and Pd, alloys of such, Pd, Ag, Au, RuO 2 , and Pd-Ag or metal oxides and Suitably selected from printed conductors composed of metals such as glass and the like, transparent conductors such as In 2 O 3 -SnO 2 , and semiconductor materials such as polysilicon.

저-저항막들(21a 및 21b)의 물질에 대한 바람직한 조건중 하나는 산화 또는 응고와 같이 물질이 변화할 때 저항을 증가시키지 않고 본 실시예의 이미지 형성 장치의 제조시 용융 유리로 열처리 및 봉합하는 동안 고-저항막(11)을 가진 결합 부분에 어떠한 불완전한 대전을 일으키지 않는 특성들을 가지는 것이다. 이런 관점에서, 저-저항막(21a 및 21b)에 대한 바람직한 물질로서, 노블 금속, 예를 들면, 특히 백금이 유용하다. 이 경우에, 노블 금속으로 만들어진 저-저항막(21a)은 절연 부재(1) 또는 고-저항막(11)에 대해 만족할 만한 고착 특성을 가지기 위해 Ti, Cr, 또는 Ta와 같은 금속 물질로 만들어진 수 nm 내지 수 십 nm의 두께를 갖는 층을 통해 바람직하게 형성된다. 이 층을 기저층이라 불리운다.One of the preferred conditions for the material of the low-resistance films 21a and 21b is to heat-treat and seal with molten glass in the manufacture of the image forming apparatus of this embodiment without increasing the resistance when the material changes, such as oxidation or solidification. It has characteristics that do not cause any incomplete charging to the bonding portion having the high-resistance film 11 during. In this respect, as a preferable material for the low-resistance films 21a and 21b, a noble metal, for example, platinum is particularly useful. In this case, the low-resistance film 21a made of the noble metal is made of a metal material such as Ti, Cr, or Ta in order to have satisfactory fixation properties with respect to the insulating member 1 or the high-resistance film 11. It is preferably formed through a layer having a thickness of several nm to several tens nm. This layer is called the base layer.

저-저항막들(21a 및 21b)의 두께들은 바람직하게 10 nm 내지 1 ㎛의 범위내에 들어온다. 10 nm 또는 그 미만의 두께를 가지는 박막은 일반적으로 섬같은 모양으로 형성되고 불안정한 저항을 보이며, 결국 재생력이 나빠진다. 이에 반하여, 만약 두께가 1 ㎛ 또는 그 이상이면, 막 스트레스가 증가하여 막이 벗겨질 가능성이 증가한다. 게다가, 막을 형성하기 위해 더 긴 주기의 시간이 요구되고, 결국 생산성이 나빠진다. 저-저항막(21a 및 21b)의 두께는 바람직하게 50 내지 500nm의 범위내에 들어온다.The thicknesses of the low-resistance films 21a and 21b are preferably in the range of 10 nm to 1 mu m. Thin films having a thickness of 10 nm or less are generally formed like islands and exhibit unstable resistance, resulting in poor regeneration. In contrast, if the thickness is 1 μm or more, the film stress increases and the likelihood of the film peeling increases. In addition, longer periods of time are required to form the film, resulting in poor productivity. The thickness of the low-resistance films 21a and 21b is preferably in the range of 50 to 500 nm.

상술한 바와 같이, 고-저항막(11)을 고-전위측의 정면 플레이트(금속 후면(1019)등등)에 접속하기 위해 형성된 저-저항막(21a)은 바람직하게 결합 물질(31)에 대해 낮은 반응성을 갖는 물질로 만들어진다. 또한 이 경우에, 저-저항막(21a)은 스페이서의 최상면상에 백금막과 같은 노블 금속막을 형성함으로써 바람직하게 얻어진다.As described above, the low-resistance film 21a formed to connect the high-resistance film 11 to the high-potential side front plate (metal back face 1019, etc.) is preferably used for the bonding material 31. Made of material with low reactivity. Also in this case, the low-resistance film 21a is preferably obtained by forming a noble metal film such as a platinum film on the uppermost surface of the spacer.

보호막(23)에 대한 바람직한 물질은 결합 물질(31)에 대하여 낮은 반응성을 갖는 물질이고 결합 물질(31)의 성분이 거기에 스며드는 것을 허용하지 않는다. 예를 들어, 보호막(23)에 대한 물질로서, 백금과 같은 노블 금속이 저-저항막(21a)과 유사하게 사용될 수 있다. 이 경우에, 저-저항막(21a) 및 보호막(23)은 같은 부재로서 동시에 형성될 수 있다. 보호막(23) 물질로서는, AI2O3,SiO2,및 Ta2O5와 같은 매우 안정한 산화물 또는 Si3N4와 같은 질화물이 사용되어질 수 있다. 그러한 산화물 또는 질화물이 보호막(23)용으로 사용될 때, 보호막(23)의 저항은 매우 높아서, 결합 물질들(11) 및 고-저항막(11)이 서로 접촉하지 않는 한 대전 및 방전을 방지하는 관점에서 보호막의 노출 영역은 가능한 한 작게 지정된다.Preferred materials for the protective film 23 are materials having a low reactivity with respect to the binding material 31 and do not allow components of the binding material 31 to penetrate therein. For example, as a material for the protective film 23, a noble metal such as platinum may be used similarly to the low-resistance film 21a. In this case, the low-resistance film 21a and the protective film 23 can be formed simultaneously as the same member. As the protective film 23 material, very stable oxides such as AI 2 O 3, SiO 2, and Ta 2 O 5 or nitrides such as Si 3 N 4 may be used. When such an oxide or nitride is used for the protective film 23, the resistance of the protective film 23 is very high, so as to prevent charging and discharging as long as the bonding materials 11 and the high-resistance film 11 are not in contact with each other. From the viewpoint, the exposed area of the protective film is specified as small as possible.

기판(1011)(배선 1013 또는 1014 등등)에 대한 스페이서(1020)의 인접 부분에 대해, 스페이서(1020)가 대기 압력에서 열- 또는 행-방향 배선(1013 또는 1014)들과 인접하기 때문에, 다음과 같은 상황들이 바람직하게 고려된다. 특히 열- 및 행-방향 배선들(1013 및 1014)이 인쇄 또는 절연층(도시되지 않음)을 통해 서로 교차하는 다른 방법에 의해 1mm 이상의 두께로 형성되고, 물결 주름이 열- 및 행-방향 배선(1013 및 1014)사이의 접함 부분들에 형성되는 경우, 스트레스가 지역적으로 집중되는 경향이 있기 때문에 다음과 같은 상황요점이 매우 효과적으로 된다.With respect to the adjacent portion of the spacer 1020 to the substrate 1011 (wiring 1013 or 1014, etc.), because the spacer 1020 is adjacent to the column- or row-direction wiring 1013 or 1014 at atmospheric pressure, Situations such as this are preferably considered. In particular, the column- and row-direction wirings 1013 and 1014 are formed to a thickness of 1 mm or more by another method of crossing each other through a printing or insulating layer (not shown), and the corrugation of the column and row-direction wirings When formed in the folds between 1013 and 1014, the following situational points become very effective because stress tends to be concentrated locally.

스트레스의 집중에 기인한 스페이서(1020), 열- 및 행-방향 배선(1013 및 1014)등의 손상을 방지하기 위해, 저-저항막(21b)에 대한 물질은 스페이서 및 스페이서를 접촉시키는 배선(열- 또는 행-방향 배선)을 구성하는 물질들보다 더 연한 물질이 바람직하다.In order to prevent damage to the spacers 1020, the column- and row-direction wirings 1013 and 1014 due to the concentration of stress, the material for the low-resistance film 21b is formed by the wirings for contacting the spacers and the spacers ( Preference is given to materials that are softer than the materials making up the column- or row-directional wiring).

도 19 및 20은 스페이서(10200를 조립시키고 정면 플레이트(1017)에 고정시키고 기판(1011)측(배선 1013 또는 1014등등)에 접촉시키는데 있어서, 스트레스 접촉을 완화시키는 효과를 설명하는 도면들이다. 도 19는 도 1과 동일한 것으로, 도 2에서 라인 A-A'를 따라 자른 단면도를 도시하고, 도 20은 도 2에서 라인 C-C'를 따라 자른 단면도를 도시한다.19 and 20 are views for explaining the effect of mitigating stress contact in assembling the spacer 10200, fixing it to the front plate 1017, and making contact with the substrate 1011 side (wiring 1013 or 1014, etc.). 1 is the same as FIG. 1, and shows a cross-sectional view taken along the line A-A 'in FIG. 2, and FIG. 20 shows a cross-sectional view taken along the line C-C' in FIG. 2.

도 19에서, 스트레스가 쉽게 집중되는 부분들중 하나는 기판(1011)측의 스페이서(1020)의 접합면(3b)과 측면 부분(5)사이의 경계에 있는 가장자리 부분(A)이다. 소프트 물질로 만들어진 저-저항막(21b)으로 가장자리 부분(A)을 커버함으로써, 스트레스가 완화되어 스페이서(1020)의 손상을 방지할 수 있다.In FIG. 19, one of the parts where stress is easily concentrated is the edge portion A at the boundary between the bonding surface 3b of the spacer 1020 and the side portion 5 of the spacer 1020 on the substrate 1011 side. By covering the edge portion A with the low-resistance film 21b made of a soft material, stress can be alleviated to prevent damage to the spacer 1020.

도 20에서, 열-방향 배선(1013)은 행-방향 배선(1014) 및 절연층(1099)이 존재하는 부분에 돌출한 모양을 가진다. 스페이서들(1020)과 접한 접합 지점들중에, 돌출의 끝부분(B부분)도 역시 스트레스가 쉽게 집중되는 부분이다. 연성의 물질로 만들어진 저-저항막(21b)으로 돌출한 끝부분(B부분)을 커버함으로써, 스트레스는 완화되어 스페이서(1020)에 손상을 방지할 수 있다.In FIG. 20, the column-direction wiring 1013 has a shape protruding to a portion where the row-direction wiring 1014 and the insulating layer 1099 are present. Among the junction points in contact with the spacers 1020, the protruding end portion (B) is also a portion where stress is easily concentrated. By covering the end portion (B portion) protruding with the low-resistance film 21b made of a soft material, stress can be alleviated to prevent damage to the spacer 1020.

도 1 및 2에 도시된 실시예에서, 저-저항막(21b)은 스페이서(1020)의 기판 역할을 하는 절연 부재(1)를 구성하는 물질 및 배선(1013)을 구성하는 물질 보다 더 연성의 물질로 만들어져 있다. 저-저항막(21b)용으로 사용되는 그러한 연성의 물질은 바람직하게 Pt, Pd, Rh와 같은 백금을 토대로한 노블 금속, Au 또는 Ag와 같은 노블 금속, 또는 노블 금속의 합금이다. 탄성적인 시스템으로서, 금 시스템, 백금 시스템, 및 은과 구리의 합금 시스템이 특히 유용하다. 다른 금속 또는 합금이 연성의 물질로서 사용될 수 있지만, 상술한 물질들이 더 바람직하다.In the embodiment shown in FIGS. 1 and 2, the low-resistance film 21b is softer than the material constituting the insulating member 1 serving as the substrate of the spacer 1020 and the material constituting the wiring 1013. Made of material Such soft materials used for the low-resistance film 21b are preferably noble metals based on platinum such as Pt, Pd, Rh, noble metals such as Au or Ag, or alloys of noble metals. As elastic systems, gold systems, platinum systems, and alloy systems of silver and copper are particularly useful. Other metals or alloys may be used as the soft material, but the materials described above are more preferred.

결합 물질(31)은 스페이서들(1020)을 정면 플레이트(1017)의 금속 후면(1019)에 전기적으로 접속하는데 만족할 만한 도전성을 가지는 것이 필요하다. 예를 들어, 도전성 접착제 또는 금속 파티클 또는 도전성 충전재(금속 도금에 의해 도전성 표면들을 가지는 세라믹 파티클)를 포함하는 도전성 용융 유리가 적합하게 사용된다.The bonding material 31 needs to have a satisfactory conductivity for electrically connecting the spacers 1020 to the metal backside 1019 of the front plate 1017. For example, a conductive molten glass including a conductive adhesive or a metal particle or a conductive filler (ceramic particle having conductive surfaces by metal plating) is suitably used.

디스플레이 패널의 외부 단자들 Dx1 내지 DxM, Dy1 내지 DyN, 및 Hv는 디스플레이 패널을 도시되지 않는 전기회로에 전기적으로 접속하기 위해 밀폐 구조에 대해 제공된 전기 접속 단자들이다. 단자들 Dx1 내지 DxM은 멀티 전자 소오스의 열-방향 배선들(1013)에; 단자들 Dy1 내지 DyN은 행-방향 배선들(1014)에; 및 단자 Hv는 정면 플레이트의 금속 후면(1019)에 전기적으로 접속된다.The external terminals Dx1 to DxM, Dy1 to DyN, and Hv of the display panel are electrical connection terminals provided for the sealed structure to electrically connect the display panel to an electrical circuit not shown. Terminals Dx1 to DxM are connected to the column-directional wires 1013 of the multi-electronic source; Terminals Dy1 to DyN are connected to the row-direction wirings 1014; And the terminal Hv are electrically connected to the metal rear surface 1019 of the front plate.

밀폐 용기를 비우기 위해, 밀폐 용기를 형성한 후, 배기 파이프 및 진공 펌프(둘다 도시되지 않음)가 연결되고, 밀폐 용기가 약 10-7Torr의 진공으로 비워진다. 그 후에, 배기 파이프가 봉합된다. 밀폐 용기에서 상기 진공을 유지하기 위해, 게터막(getter film)(도시되지 않음)이 봉합 전/후 즉시 밀폐 용기내 미리 정해진 위치에 형성된다. 게터막은, 예를 들어 Ba으로 주로 구성된 게터 물질을 히팅 및 증착, 가열 또는 RF 가열에 의해 형성된 막이다. 게터막의 흡입 효과는 용기내에서 1 × 10-5또는 1 × 10-7Torr의 진공을 유지한다.To empty the sealed container, after forming the sealed container, an exhaust pipe and a vacuum pump (both not shown) are connected and the sealed container is emptied to a vacuum of about 10 -7 Torr. After that, the exhaust pipe is sealed. In order to maintain the vacuum in a hermetically sealed container, a getter film (not shown) is formed at a predetermined position in the hermetically sealed container immediately before / after sealing. The getter film is a film formed by heating and depositing, heating or RF heating, for example, a getter material composed mainly of Ba. The suction effect of the getter film maintains a vacuum of 1 × 10 −5 or 1 × 10 −7 Torr in the vessel.

상기 디스플레이 패널을 사용하는 이미지 디스플레이 장치에서, 전압들이 외부 단자들(Dx1 내지 DxM 및 Dy1 내지 DyN)을 통해 콜드 캐소드 디바이스(1012)에 인가될 때, 전자들이 콜드 캐소드 디바이스들에 의해 방출된다. 동시에, 수 백 볼트 내지 수 천 볼트의 고전압이 외부 단자(Hv)를 통해 금속 후면(1019)에 인가되어 방출된 전자들이 정면 플레이트(1017)의 내부면과 충돌하도록 가속된다. 이러한 동작으로, 형광막(1018)을 구성하는 각각의 칼라 형광 물질이 여기되어 이미지를 디스플레이하도록 빛을 방사한다.In the image display apparatus using the display panel, when voltages are applied to the cold cathode device 1012 through the external terminals Dx1 to DxM and Dy1 to DyN, electrons are emitted by the cold cathode devices. At the same time, a high voltage of several hundred volts to several thousand volts is applied to the metal backside 1019 through the external terminal Hv and accelerated so that the emitted electrons collide with the inner surface of the front plate 1017. In this operation, each color fluorescent material constituting the fluorescent film 1018 is excited to emit light to display an image.

본 발명의 실시예에서는 콜드 캐소드 디바이스인 각각의 표면-도전 이미션 타입 이미팅 디바이스(1012)에 인가될 전압이 통상적으로 약 12 내지 16 V로 지정되고; 금속 후면(1019)과 콜드 캐소드 디바이스(1012)사이의 거리(d)는 약 0.1 mm 내지 8 mm로; 그리고 금속 후면(1019)과 콜드 캐소드 디바이스(1012)사이에 인가되는 전압은 약 0.1 kV 내지 10 kV로 지정된다.In the embodiment of the present invention, the voltage to be applied to each surface-conductive emission type emitting device 1012 that is a cold cathode device is typically designated about 12 to 16 V; The distance d between the metal backside 1019 and the cold cathode device 1012 is between about 0.1 mm and 8 mm; And the voltage applied between the metal backside 1019 and the cold cathode device 1012 is specified as about 0.1 kV to 10 kV.

이상에서 본 발명의 실시예에 따른 디스플레이 패널의 기본적인 배열, 그것의 제조 방법, 및 이미지 디스플레이 장치가 간단히 기술되었다.In the above, the basic arrangement of the display panel, the manufacturing method thereof, and the image display apparatus according to the embodiment of the present invention have been briefly described.

멀티 전자 소오스의 제조 방법Manufacturing method of multi electron source

본 실시예의 디스플레이 패널에 사용된 멀티 전자 소오스의 제조 방법이 아래에 설명될 것이다. 본 실시예의 이미지 디스플레이 장치에 사용된 멀티 전자 소오스의 제조에 있어서, 전자 소오스가 콜드 캐소드 디바이스들을 단순 매트릭스 형태로 배열함으로써 얻을 수 있는 한, 각각의 표면-전도 이미션 타입 이미팅 디바이스를 위한 임의의 물질, 모양, 그리고 제조 방법이 사용될 수 있다. 그러므로, 표면-전도 이미션 타입 이미팅 디바이스들, FE 타입 디바이스들, 또는 MIM 타입 디바이스들과 같은 콜드 캐소드 디바이스들이 사용될 수 있다.The manufacturing method of the multi-electronic source used for the display panel of this embodiment will be described below. In the manufacture of the multi-electronic source used in the image display apparatus of this embodiment, any for each surface-conduction emission type emitting device, as long as the electron source can be obtained by arranging the cold cathode devices in a simple matrix form. Materials, shapes, and methods of manufacture can be used. Therefore, cold cathode devices such as surface-conducting emission type emitting devices, FE type devices, or MIM type devices can be used.

넓은 디스플레이 영역을 갖는 저렴한 디스플레이 장치가 요구되는 환경하에서, 이 콜드 캐소드 디바이스들 가운데, 표면-전도 이미션 타입 이미팅 디바이스는 특히 바람직하다. 더 구체적으로, FE 타입 디바이스의 전자-이미팅 특성은 이미터 콘(emitter cone)과 게이트 전극의 상대적인 위치들과 모양들에 의해 대단히 많이 영향을 받고, 그리하여 이 디바이스를 제조하는데에 높은-정밀도의 제조 기술이 요구된다. 이것은 넓은 디스플레이 영역과 낮은 제조 비용을 달성하는데에도 불리한 요인을 일으킨다. MIM 타입 디바이스에 따르면, 절연층과 상부 전극의 두께들이 감소되어야 하고 균일해야 한다. 이것도 또한 넓은 디스플레이 영역과 저비용을 달성하는데에 블리한 요인을 일으킨다. 이와 대조적으로, 표면 전도 에미션 타입 이미팅 디바이스는 상대적으로 간단한 제조 방법에 의해 제조될 수 있어서, 디스플레이 영역의 증가와 제조 비용의 감소가 달성될 수 있다. 본 발명자들은, 또한 표면 전도 이미션 타입 이미팅 디바이스 가운데, 전자-이미팅 부분 또는 미세 입자막으로 구성된 그 주변 영역을 갖는 전자 이미팅 디바이스가 전자-이미팅 특성에서 우수하고 쉽게 제조될 수 있음을 발견하였다. 그러므로 그러한 디바이스는 고-휘도, 넓은-스크린 이미지 디스플레이 장치의 멀티 전자 소오스에 가장 적합하게 사용될 수 있다. 이런 이유에서, 본 실시예의 디스플레이 패널에서는, 각각 전자 이미팅 부분 또는 미세 입자막으로 된 그 주변 부분을 갖는 표면-전도 이미션 타입 이미팅 디바이스들이 사용된다. 그 기본 구조, 제조 방법, 그리고 바람직한 표면-전도 이미션 타입 이미팅 디바이스의 특성이 우선 설명될 것이다. 단순 매트릭스 형태로 배선된 많은 디바이스들을 갖는 멀티 전자 소오스의 구조는 나중에 설명될 것이다.Under circumstances where a low cost display device with a large display area is required, of these cold cathode devices, a surface-conducting emission type emitting device is particularly preferred. More specifically, the electron-emissive properties of FE type devices are greatly influenced by the relative positions and shapes of the emitter cone and gate electrode, and thus high-precision to manufacture this device. Manufacturing skills are required. This also causes disadvantages in achieving a wide display area and low manufacturing cost. According to the MIM type device, the thicknesses of the insulating layer and the top electrode should be reduced and uniform. This also causes a big factor in achieving a wide display area and low cost. In contrast, the surface conduction emission type emitting device can be manufactured by a relatively simple manufacturing method, so that an increase in display area and a reduction in manufacturing cost can be achieved. The inventors also found that, among the surface conduction emission type emitting devices, an electron-emitting device having its peripheral region composed of an electron-emissive portion or a fine particle film can be manufactured excellent and easily in electron-emitting properties. Found. Such a device can therefore be best used for the multi-electronic sources of high-brightness, wide-screen image display devices. For this reason, in the display panel of the present embodiment, surface-conducting emission type emitting devices each having an electron emitting portion or a peripheral portion thereof made of a fine particle film are used. The basic structure, manufacturing method, and properties of the preferred surface-conducting emission type emitting device will first be described. The structure of a multi-electronic source with many devices wired in a simple matrix form will be described later.

바람직한 표면-전도 이미션 타입 이미팅 디바이스의 구조와 바람직한 제조 방법Structure and Preferred Manufacturing Method of Preferred Surface-Conducting Emission Type Emitting Devices

각각 전자-이미팅 부분 또는 미세 입자막으로 된 그 주변 영역을 갖는 표면-전도 이미션 타입 이미팅 디바이스들의 전형적인 예들은 두 개 타입들, 즉, 플랫 및 스텝 타입들(flat and step types)의 디바이스들을 포함한다.Typical examples of surface-conducting emission type emitting devices, each having its peripheral area of an electron-emissive portion or a fine particle film, are two types of devices: flat and step types. Include them.

플랫 표면-전도 이미션 타입 이미팅 디바이스Flat surface-conduction emission type emitter device

첫째로, 플랫 표면-전도 이미션 타입 이미팅 디바이스의 구조와 제조 방벙이 설명될 것이다.First, the structure and fabrication method of a flat surface-conducting emission type emitting device will be described.

도 7a 및 7b는 각각 플랫 표면-전도 이미션 타입 이미팅 디바이스의 구조를 설명하기 위한 평면도 및 단면도이다.7A and 7B are a plan view and a cross-sectional view for explaining the structure of a flat surface-conducting emission type emitting device, respectively.

도 7a 및 7b를 참조하면, 참조 번호 1101은 기판을 나타내고; 1102 및 1103은 디바이스 전극들을 나타내고; 1104는 도전성 박막을 나타내고; 1105는 형성 공정에 의해 형성된 전자-이미팅 부분을 나타내고; 1113은 활성화 공정에 의해 형성된 박막을 나타낸다.7A and 7B, reference numeral 1101 denotes a substrate; 1102 and 1103 represent device electrodes; 1104 represents a conductive thin film; 1105 represents an electron-imitting portion formed by the forming process; 1113 represents a thin film formed by an activation process.

기판(1101)으로서는, 예를 들면 석영 글래스 및 소다-라임 글래스와 같은 다양한 글래스 기판들, 예를 들면 알루미나와 같은 다양한 세라믹 기판들, 또는 그 위에 형성된 절연층을 구비한 임의의 상기 기판들이 사용될 수 있다. 기판(1101)에 평행하고 서로 대항하게 제공된 디바이스 전극들(1102와 1103)은 도전성 물질들을 포함한다. 예를 들어, Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, 그리고 Ag, 또는 이 금속들의 합금들과 같은 금속 물질, 그렇지 않으면 In2O3-SnO2와 같은 금속 산화물들 또는 폴리 실리콘과 같은 반도체 물질 중 임의의 물질이 사용될 수 있다. 이 전극들(1102와 1103)은 진공-증착과 같은 막-형성 기술과 포토리소그래피 또는 에칭과 같은 패터닝 기술의 조합에 의해 쉽게 형성될 수 있지만, 프린팅 기술과 같은 임의의 다른 방법이 사용될 수 있다.As the substrate 1101, various glass substrates such as, for example, quartz glass and soda-lime glass, various ceramic substrates such as alumina, or any of the above substrates having an insulating layer formed thereon can be used. have. The device electrodes 1102 and 1103 parallel to the substrate 1101 and provided against each other include conductive materials. For example, a metal material such as Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, and Ag, or alloys of these metals, otherwise metal oxides such as In 2 O 3 -SnO 2 Or any of semiconductor materials such as polysilicon. These electrodes 1102 and 1103 can be easily formed by a combination of a film-forming technique such as vacuum-deposition and a patterning technique such as photolithography or etching, but any other method such as a printing technique can be used.

전극들(1102와 1103)의 모양은 전자-이미팅 디바이스의 응용 대상에 따라 적합하게 디자인된다. 일반적으로, 전극들 사이의 간격 L은 수백 Å으로부터 수백 ㎛까지의 범위에서 적절한 값을 선택함으로써 디자인된다. 디스플레이 장치에 가장 바람직한 범위는 수 ㎛로부터 수십 ㎛까지이다. 전극 두께 d에 대해서는, 수백 Å으로부터 수 ㎛까지의 범위에서 적절한 값이 선택된다.The shape of the electrodes 1102 and 1103 is suitably designed depending on the application of the electron-emissive device. In general, the spacing L between the electrodes is designed by selecting an appropriate value in the range of several hundred microseconds to several hundred micrometers. The most preferred range for display devices is from a few microns to several tens of microns. For the electrode thickness d, an appropriate value is selected in the range from several hundreds of micrometers to several micrometers.

도전성 박막(1104)은 미세 입자막을 포함한다. 이 미세 입자막은 막-구성 부재들로서 많은 미세 입자들(입자들의 모임들(masses of particles)을 포함함)을 포함하는 막이다. 마이크로스코픽한 관점에서, 일반적으로 개개의 입자들은 막 내에 미리 지정된 간격을 두고, 또는 서로서로에 인접하게, 또는 서로서로와 오버랩되어 존재한다. 하나의 입자는 수 Å으로부터 수천 Å까지의 범위 내의 반경을 갖는다. 바람직하게, 이 반경은 10 Å으로부터 2000 Å까지의 범위 이내이다. 이 막의 두께는 다음과 같은 조건들을 고려하여 적절하게 지정된다. 디바이스 전극들(1102와 1103)에의 전기 접속에 대한 필수 조건, 나중에 설명될 형성 공정에 대한 조건, 나중에 설명될 미세 입자막 자체의 전기 저항을 적절한 값으로 지정하는데 대한 조건 등이 그것이다. 구체적으로, 이 막의 두께는 수 Å으로부터 수천 Å까지의 범위에서 지정되고, 더 구체적으로는, 10 Å 내지 500 Å으로 지정된다.The conductive thin film 1104 includes a fine particle film. This fine particle film is a film containing many fine particles (including masses of particles) as film-constituting members. From a microscopic point of view, the individual particles are generally present in the membrane at predetermined intervals, adjacent to each other or overlapping each other. One particle has a radius in the range of several milliseconds to several thousand milliseconds. Preferably, this radius is in the range from 10 kPa to 2000 kPa. The thickness of this film is appropriately designated in consideration of the following conditions. Prerequisites for the electrical connection to the device electrodes 1102 and 1103, conditions for the formation process to be described later, conditions for specifying the electrical resistance of the fine particle film itself to be described later as appropriate values, and the like. Specifically, the thickness of the film is specified in the range of several milliseconds to several thousand milliseconds, and more specifically, 10 milliseconds to 500 milliseconds.

미세 입자막 형성용으로 사용되는 물질들은, 예를 들면, Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 그리고 Pb와 같은 금속들과, PdO, SnO2, In2O3, PbO 그리고 Sb3O3와 같은 산화물들과, HfB2, ZrB2, LaB6, CeB6, YB4와 같은 붕화물들과, TiC, ZrC, HfC, TaC, SiC 그리고 WC와 같은 탄화물들과, GdB4, TiN, ZrN 그리고 HfN과 같은 질화물들과, Si, Ge와 같은 반도체들과, 그리고 카본들이다. 임의의 적합한 물질(들)이 적합하게 선택된다.Materials used for forming fine particle films include, for example, metals such as Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W and Pb, Oxides such as PdO, SnO 2 , In 2 O 3 , PbO and Sb 3 O 3 , borides such as HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , TiC, ZrC, HfC, TaC Carbides such as SiC and WC, nitrides such as GdB4, TiN, ZrN and HfN, semiconductors such as Si, Ge, and carbon. Any suitable material (s) are suitably selected.

상술한 바와 같이, 도전성 박막(1104)은 미세 입자막으로 형성되고, 이 막의 시트 저항(sheet resistance)은 103으로부터 107(Ω/sq)까지의 범위 내에 들어가도록 지정된다.As described above, the conductive thin film 1104 is formed of a fine particle film, and the sheet resistance of the film is specified to fall within a range from 10 3 to 10 7 (dl / sq).

도전성 박막(1104)이 디바이스 전극들(1102 및 1103)에 접속되는 것이 바람직하기 때문에, 그들은 서로 한 부분에서 오버랩(overlap)되도록 배치된다. 도 7b에서, 각각의 부분들은, 최하부로부터, 기판(1101), 디바이스 전극들(1102 및 1103), 그리고 도전성 박막(1104)의 순서로 오버랩된다. 이 오버랩핑 순서는 최하부로부터, 기판(1101), 도전성 박막(1104), 그리고 디바이스 전극들(1102 및 1103)일 수 있다.Since the conductive thin film 1104 is preferably connected to the device electrodes 1102 and 1103, they are arranged to overlap at one part with each other. In FIG. 7B, respective portions overlap from the bottom in order of the substrate 1101, the device electrodes 1102 and 1103, and the conductive thin film 1104. This overlapping order may be from the bottom, to the substrate 1101, the conductive thin film 1104, and the device electrodes 1102 and 1103.

전자-이미팅 부분(1105)은 도전성 박막(1104)의 일부에 형성된 피져화된 부분(fisured portion)이다. 전자-이미팅 부분(1105)은 주변의 도전성 박막보다 더 높은 저항 특성을 갖는다. 이 피져는 도전성 박막(1104)에 대해 나중에 논의될 형성 공정에 의해 형성된다. 어떤 경우들에서는, 수 Å 내지 수백 Å의 반경을 갖는 입자들이 피져화된 부분 내에 배열된다. 전자-이미팅 부분의 실제적인 위치와 모양을 정확하게 도시하는 것이 어렵기 때문에, 도 7a 및 도 7b는 피져화된 부분을 개략적으로 나타낸다. 박막(1113)은 바람직하게 그라파이트 모노크리스탈린, 그라파이트 폴리크리스탈린, 아모퍼스 카본, 또는 그들의 믹스쳐이고, 그 두께는 500 Å 또는 그 이하이고, 더 바람직하게, 300 Å 또는 그 이하이다.Electron-emitting portion 1105 is a measured portion formed in a portion of conductive thin film 1104. The electron-emitting portion 1105 has higher resistive properties than the surrounding conductive thin film. This pitcher is formed by a forming process which will be discussed later with respect to the conductive thin film 1104. In some cases, particles having a radius of several milliseconds to several hundred milliseconds are arranged in the sectioned portion. Since it is difficult to accurately depict the actual position and shape of the electron-emitting portion, FIGS. 7A and 7B schematically illustrate the imaged portion. The thin film 1113 is preferably graphite monocrystalline, graphite polycrystalline, amorphous carbon, or a mixture thereof, and the thickness thereof is 500 GPa or less, more preferably 300 GPa or less.

박막(1113)의 실제적인 위치와 모양을 정확하게 도시하는 것이 어렵기 때문에, 도 7a 및 도 7b는 이 막을 개략적으로 나타낸다. 도 7a는 박막(1113)의 일부가 제거된 곳에 있는 이 디바이스를 나타낸다.Since it is difficult to accurately depict the actual position and shape of the thin film 1113, FIGS. 7A and 7B schematically illustrate this film. 7A shows this device where a portion of thin film 1113 has been removed.

표면-도전성 이미션 타입 이미팅 디바이스의 바람직한 기본 구조는 아래에 설명되는 바와 같다. 본 실시예에 있어서, 이 디바이스는 다음의 구성을 갖는다.The preferred basic structure of the surface-conductive emission type emitting device is as described below. In this embodiment, the device has the following configuration.

기판(1101)은 소다-라임 글래스와, 디바이스 전극들(1102 및 1103), Ni 박막을 포함한다. 전극 두께 d는 1000 Å이고 전극 간격 L은 2 ㎛이다.Substrate 1101 includes soda-lime glass, device electrodes 1102 and 1103, and a Ni thin film. The electrode thickness d is 1000 mm 3 and the electrode gap L is 2 m.

미세 입자막의 주물질은 Pd 또는 PdO이다. 미세 입자막의 두께는 약 100 Å이고, 그 폭 W은 100 ㎛이다.The main substance of the fine particle film is Pd or PdO. The thickness of the fine particle film is about 100 mm 3, and the width W thereof is 100 μm.

다음, 바람직한 플랫 표면-도전 이미션 타입 이미팅 디바이스의 제조 방법이 표면-도전 이미션 타입 이미팅 디바이스의 제조 공정을 나타내는 단면도들인 도 8a 내지 도 8d를 참조하여 설명될 것이다. 참조 번호들은 도 7a 및 7b의 그것들과 동일함에 주의한다.Next, a preferred method of manufacturing a flat surface-conducting emission type emitting device will be described with reference to FIGS. 8A to 8D, which are cross-sectional views showing a manufacturing process of a surface-conductive emission type emitting device. Note that the reference numerals are the same as those of Figs. 7A and 7B.

(1) 우선, 도 8a에 도시된 바와 같이, 디바이스 전극들(1102 및 1103)이 기판(1101) 상에 형성된다. 전극들(1102 및 1103) 형성 에 있어서, 첫째, 기판(1101)이 세정제, 순수한 물 그리고 유기 솔벤트로써 완전히 씻겨진 다음, 디바이스 전극들의 물질이 거기에 피착된다. 피착 방법으로서, 진공 증착 및 스퍼터링과 같은 막-형성 기술이 사용될 수 있다.(1) First, as shown in FIG. 8A, device electrodes 1102 and 1103 are formed on the substrate 1101. In forming the electrodes 1102 and 1103, first, the substrate 1101 is thoroughly washed with detergent, pure water and organic solvent, and then the material of the device electrodes is deposited thereon. As the deposition method, film-forming techniques such as vacuum deposition and sputtering can be used.

그 후에, 포토리소그래피 에칭 기술을 사용한 패터닝이 피착된 전극 물질에 대해 수행된다. 그리하여, 도 8a에 도시된 디바이스 전극들(1102 및 1103)이 형성된다.Thereafter, patterning using photolithographic etching techniques is performed on the deposited electrode material. Thus, the device electrodes 1102 and 1103 shown in FIG. 8A are formed.

(2) 다음으로, 도 8b에 도시된 바와 같이, 도전성 박막(1104)이 형성된다.(2) Next, as shown in FIG. 8B, a conductive thin film 1104 is formed.

도전성 박막(1104)의 형성에 있어서, 우선, 유기 금속 솔벤트가 도 8a의 기판에 가해지고, 그런 다음 가해진 솔벤트가 건조되고 소결(sinter)되어, 미세 입자막이 형성된다. 그 후, 미세 입자막이 포토리소그래피 에칭 방법에 의해 미리 지정된 모양으로 패턴된다. 이 유기 금속 솔벤트는 미세 입자들의 물질을 포함하는 유기 금속 컴파운드의 솔벤트를 의미하며, 도전성 박막의 형성에 사용되고, 본 실시예에서는 Pd가 그 주성분이다. 하지만, 본 실시예에 있어서, 유기 금속 솔벤트의 인가는 디핑(dipping)에 의해 만들어지고, 스피너(spinner) 방법 그리고 스프레잉(spraying) 방법과 같은 임의의 다른 방법이 사용될 수 있다.In the formation of the conductive thin film 1104, an organic metal solvent is first applied to the substrate of FIG. 8A, and then the applied solvent is dried and sintered to form a fine particle film. Thereafter, the fine particle film is patterned into a predetermined shape by the photolithography etching method. This organometallic solvent means a solvent of an organometallic compound containing a material of fine particles, and is used for forming a conductive thin film, and in this embodiment, Pd is a main component thereof. However, in this embodiment, the application of the organometallic solvent is made by dipping, and any other method such as a spinner method and a spraying method can be used.

미세 입자들로 만들어진 도전성 박막(1104)의 막-형성 방법으로서, 본 실시예에서 사용된 유기 금속 솔벤트의 인가(applying)는 진공 증착 방법, 스퍼터링 방법 또는 화학적 증기-상 축적 방법(chemical vapor-phase accumulation method)과 같은 임의의 다른 방법으로 대체될 수 있다.As the film-forming method of the conductive thin film 1104 made of fine particles, the application of the organometallic solvent used in this embodiment is carried out by a vacuum deposition method, a sputtering method or a chemical vapor-phase accumulation method. alternative methods such as accumulation method).

(3) 그런 다음, 도 8c에 도시된 바와 같이, 형성 공정을 위해 전원(1110)으로부터 적당한 전압이 디바이스 전극들(1102 및 1103) 사이에 인가되고, 그리고 나서 형성 공정이 수행되어, 전자-이미팅 부분(1105)이 형성된다. 여기서 형성 공정은 도전성 박막(1104)의 일부를 적절하게 파괴(destroy), 변형(deform) 또는 변질(deteriorate)시키기 위한, 도 8b에 도시된 바와 같은 미세 입자막으로 형성된 도전성 박막(1104)의 전기적 에너자이제이션(electric energization)으로서, 이 막을 변화시켜 전자 이미션에 적합한 구조를 갖도록 한다. 도전성 박막(1104)에서, 전자 이미션을 위해 변화된 이 부분(전자-이미팅 부분, 1105)은 그 박막 내에 적당한 피져를 갖는다. 전자-이미팅 부분(1105)을 갖는 이 박막(1104)을 형성 공정 이전의 그 박막과 비교하면, 디바이스 전극들(1102 및 1103) 사이에서 측정된 전기적 저항이 대단히 증가되었다.(3) Then, as shown in FIG. 8C, a suitable voltage is applied between the device electrodes 1102 and 1103 from the power supply 1110 for the forming process, and then the forming process is performed to carry out the electron-already. The casting portion 1105 is formed. The formation process here involves the electrical of the conductive thin film 1104 formed of a fine particle film as shown in FIG. 8B to properly destroy, deform or deteriorate a portion of the conductive thin film 1104. As an electrical energization, this film is modified to have a structure suitable for electron emission. In the conductive thin film 1104, this portion (electron-imitting portion, 1105), which has been changed for electron emission, has a suitable pitcher in the thin film. Comparing this thin film 1104 with the electron-emitting portion 1105 with that thin film before the forming process, the electrical resistance measured between the device electrodes 1102 and 1103 was greatly increased.

형성 공정에서의 대전 방법(electrification method)은 형성 전원으로부터 인가되는 적당한 전압 파형의 일예를 나타낸 도 9를 참조하여 더 상세히 설명될 것이다.The electrification method in the forming process will be described in more detail with reference to FIG. 9 which shows an example of a suitable voltage waveform applied from the forming power source.

바람직하게, 도전성 박막의 미세 입자막을 형성하는 경우에, 펄스-형 전압이 사용된다. 이 실시예에서는, 도 9에 도시된 바와 같이, 펄스 폭 T1을 갖는 삼각-파 펄스가 펄스 간격 T2를 갖고 연속적으로 인가된다. 인가시, 삼각-파 펄스의 파 피크 값 Vpf는 연속적으로 증가된다.Preferably, in the case of forming the fine particle film of the conductive thin film, a pulse-type voltage is used. In this embodiment, as shown in Fig. 9, a triangular-wave pulse having a pulse width T1 is applied continuously with a pulse interval T2. Upon application, the wave peak value Vpf of the triangular-wave pulses is continuously increased.

또한, 전자-이미팅 부분(1105) 형성 상태를 모니터하기 위해 모니터 펄스 Pm이 적당한 간격들을 두고 삼각-파 펄스들 사이에 삽입되고, 이 삽입시에 흐르는 전류가 검류계에 의해 측정된다.In addition, a monitor pulse Pm is inserted between the triangular-wave pulses at appropriate intervals to monitor the electron-emitting portion 1105 formation state, and the current flowing at this insertion is measured by a galvanometer.

본 실시예에서는, 10-5Torr 진공 분위기에서, 펄스 폭 T1이 1 msec로 지정되고; 펄스 간격 T2가 10msec로 지정된다. 파의 피크 값 Vpf는 각 펄스당 0.1 V씩 증가된다. 5개의 펄스들의 삼각-파가 인가될 때마다, 모니터 펄스 Pm이 삽입된다. 형성 공정에의 악-영향을 피하기 위해, 모니터 펄스의 Vpm은 0.1V로 지정된다. 디바이스 전극들(1102 및 1103) 사이의 전기적 저항이 1 × 106Ω으로 되면, 즉, 모니터 펄스의 인가시 검류계(1111)에 의해 측정된 전류가 1 × 10-7A 또는 그 이하로 되면, 형성 공정의 대전이 중지된다.In this embodiment, in a 10 −5 Torr vacuum atmosphere, the pulse width T1 is specified to 1 msec; Pulse interval T2 is specified at 10 msec. The peak value Vpf of the wave is increased by 0.1 V for each pulse. Each time a triangular-wave of five pulses is applied, a monitor pulse Pm is inserted. To avoid adverse effects on the formation process, the Vpm of the monitor pulse is specified as 0.1V. When the electrical resistance between the device electrodes 1102 and 1103 becomes 1 × 10 6 kA, that is, when the current measured by the galvanometer 1111 when the monitor pulse is applied becomes 1 × 10 −7 A or less, Charging of the forming process is stopped.

상기 형성 방법은 본 실시예의 표면-도전 이미션 타입 이미팅 디바이스에 바람직하다는 것을 주목한다. 표면-도전 이미션 타입 이미팅 디바이스의 디자인을 변화시키는 경우에, 예를 들어, 미세 입자막의 물질 또는 두께, 또는 디바이스 전극 간격 L, 대전에 대한 조건들은 디바이스 디자인의 변화에 따라 바람직하게 변화될 수 있다.Note that the formation method is preferred for the surface-conductive emission type emitting device of the present embodiment. In the case of changing the design of the surface-conducting emission type emitting device, for example, the material or thickness of the fine particle film, or the device electrode spacing L, the conditions for electrification may be desirably changed according to the change of the device design. Can be.

(4) 다음으로, 도 8d에 도시된 바와 같이, 활성화 전원(1112)으로부터 디바이스 전극들(1102 및 1103) 사이에 적당한 전압이 인가되어, 전자-이미팅 특성을 향상시키기 위한 활성화 공정이 수행된다. 여기서 이 활성화 공정은, 카본 또는 카본 컴파운드 물질을 전자-이미팅 부분(1105) 주위에 피착하기 위해, 적당한 조건(들)에서, 형성 공정에 의해 형성된 도 8c에 도시된 전자-이미팅 부분(1105)을 대전시키는 것이다( 도 8d에서, 피착된 카본 또는 카본 컴파운드 물질은 물질 (1113)로서 도시된다). 이 전자-이미팅 부분(1105)을 활성화 공정 이전의 그것과 비교하면, 똑같은 인가 전압에서 이미션 전류가, 일반적으로 100 배 또는 그 이상으로 된다.(4) Next, as shown in FIG. 8D, an appropriate voltage is applied between the device electrodes 1102 and 1103 from the activation power supply 1112, so that an activation process for improving the electron-emitting characteristic is performed. . The activation process here comprises the electron-emissive portion 1105 shown in FIG. 8C formed by the forming process under suitable condition (s) to deposit carbon or carbon compound material around the electron-emissive portion 1105. ) (In FIG. 8D, the deposited carbon or carbon compound material is shown as material 1113). Comparing this electron-emissive portion 1105 with that before the activation process, the emission current is generally 100 times or more at the same applied voltage.

이 활성화는, 진공 분위기 내에 존재하는 유기 컴파운드(들)로부터 주로 파생된 카본 또는 카본 컴파운드를 축적하기 위해, 10-2또는 10-5Torr 진공 분위기에서 전압 펄스를 주기적으로 인가함으로써 만들어진다. 이 축적된 물질(1113)은 그라파이트 모노크리스탈린, 그라파이트 폴리크리스탈린, 아모퍼스 카본 또는 그것의 믹스쳐 가운데 임의의 것이다. 축적된 물질(1113)의 두께는 500 Å 또는 그 이하이고, 더 바람직하게는 300 Å 또는 그 이하이다.This activation is made by periodically applying a voltage pulse in a 10 −2 or 10 −5 Torr vacuum atmosphere to accumulate carbon or carbon compound derived primarily from the organic compound (s) present in the vacuum atmosphere. This accumulated material 1113 is any one of graphite monocrystallin, graphite polycrystallin, amorphous carbon or a mixture thereof. The accumulated material 1113 has a thickness of 500 kPa or less, more preferably 300 kPa or less.

이 활성화 공정에서의 대전 방법은 활성화 전원(1112)으로부터 인가된 적당한 전압 파형의 일예를 나타낸 도 10a를 참조하여 더 상세히 설명될 것이다. 본 예에서는 사각-파 전압 Va가 14V로; 펄스 폭 T3이 1msec로; 그리고 펄스 간격 T4가 10msec로 지정된다. 상기 대전 조건들은 본 실시예의 표면-도전 이미션 타입 이미팅 디바이스에 적합하다는 것을 주목한다. 표면-도전 이미션 타입 이미팅 디바이스의 디자인을 바꾸는 경우, 대전 조건들은 디바이스 디자인 변화에 따라 바람직하게 변화된다.The charging method in this activation process will be described in more detail with reference to FIG. 10A which shows an example of a suitable voltage waveform applied from the activation power supply 1112. In this example, the square-wave voltage Va is 14V; Pulse width T3 at 1 msec; And pulse interval T4 is specified by 10 msec. Note that the above charging conditions are suitable for the surface-conductive emission type emitting device of the present embodiment. When changing the design of the surface-conducting emission type emitting device, the charging conditions are preferably changed in accordance with the device design change.

도 8d에, 참조 번호 1114는 표면-도전 이미션 타입 이미팅 디바이스로부터 방출된 이미션 전류 Ie를 캡쳐하기 위해, 직류(DC) 고전압 전원(1115) 및 검류계(1116)에 접속된 애노드 전극(anode electrode)을 나타낸다. 활성화 공정 이전에 기판(1101)이 디스플레이 패널에 결합된 경우, 디스플레이 패널의 형광 표면 상의 Al막이 애노드 전극(1114)으로서 사용된다. 활성화 전원(1112)으로부터 전압을 인가하면서, 검류계(1116)는 이미션 전류 Ie를 측정하여, 활성화 전원(1112)의 동작을 제어하기 위해, 활성화 공정 과정을 모니터한다. 도 10b는 검류계(1116)에 의해 측정된 이미션 전류 Ie의 일예를 나타낸다.In FIG. 8D, reference numeral 1114 denotes an anode connected to a direct current (DC) high voltage power supply 1115 and a galvanometer 1116 to capture the emission current Ie emitted from the surface-conductive emission type emitting device. electrode). When the substrate 1101 is bonded to the display panel before the activation process, an Al film on the fluorescent surface of the display panel is used as the anode electrode 1114. While applying a voltage from the activation power supply 1112, the galvanometer 1116 measures the emission current Ie and monitors the activation process to control the operation of the activation power supply 1112. 10B shows an example of the emission current Ie measured by the galvanometer 1116.

활성화 전원(1112)으로부터 펄스 전압의 인가가 이와 같은 방식으로 시작되면, 시간이 지남에 따라 이미션 전류 Ie가 증가하여, 점차 포화 상태에 이르고, 그 런 다음 거의 전혀 증가하지 않는다. 실질적인 포화 지점에서, 활성화 전원(1112)으로부터의 전압 인가가 중단되고, 활성화 공정이 중단된다.When the application of the pulse voltage from the activating power supply 1112 begins in this manner, the emission current Ie increases over time, gradually reaching saturation, and then almost no increase at all. At the substantial saturation point, the application of voltage from the activation power supply 1112 is stopped and the activation process is stopped.

상기 대전 조건들은 본 실시예의 표면-도전 이미션 타입 이미팅 디바이스에 바람직하다는 것을 주의한다. 표면-도전 이미션 타입 이미팅 디바이스의 디자인을 바꾸는 경우, 그 조건들은 디바이스 디자인의 변화에 따라 바람직하게 변화될 수 있다.Note that the above charging conditions are preferable for the surface-conductive emission type emitting device of this embodiment. When changing the design of the surface-conducting emission type emitting device, the conditions can be changed desirably according to the change of the device design.

상술한 바와 같이, 도 8e에 도시된 바와 같은 표면-도전 이미션 타입 이미팅 디바이스가 제조된다.As described above, a surface-conductive emission type emitting device as shown in FIG. 8E is manufactured.

스텝형 표면-도전 이미션 타입 이미팅 디바이스Stepped Surface-Conductive Emission Type Emitting Devices

다음으로, 전자-이미팅 부분 또는 그의 주변 부분이 미세 입자막으로 형성된 표면-도전 이미션 타입 이미팅 디바이스의 또 다른 전형적인 구조, 즉, 스텝 형태의 표면-도전 이미션 타입 이미팅 디바이스가 설명될 것이다.Next, another typical structure of the surface-conducting emission type emitting device in which the electron-imitting portion or a peripheral portion thereof is formed of a fine particle film, that is, a step-type surface-conducting emission type emitting device will be described. will be.

도 11은 스텝형 표면-도전 이미션 타입 이미팅 디바이스의 기본 구조를 나타내는 개략적인 단면도이다.11 is a schematic cross-sectional view showing the basic structure of a stepped surface-conducting emission type emitting device.

도 11을 참조하면, 참조 번호 1201은 기판을 나타내고; 1202 및 1203은 디바이스 전극들을 나타내고; 1206은 전극들(1202 및 1203) 사이에 높이 차이를 만드는 스텝 -형성 부재를 나타내고; 1204는 미세 입자막을 사용하는 도전성 박막을 나타내고; 1205는 형성 공정에 의해 형성된 전자-이미팅 부분을 나타내고; 그리고 1213은 활성화 공정에 의해 형성된 박막을 나타낸다.Referring to Fig. 11, reference numeral 1201 denotes a substrate; 1202 and 1203 represent device electrodes; 1206 represents a step-forming member that makes a height difference between the electrodes 1202 and 1203; 1204 represents a conductive thin film using a fine particle film; 1205 represents an electron-imitting portion formed by the forming process; And 1213 represents a thin film formed by the activation process.

스텝형 표면-도전 이미션 타입 이미팅 디바이스와 상술한 플랫 표면-도전 이미션 타입 이미팅 디바이스 사이의 차이점은 디바이스 전극들 중의 하나가( 본 예에서는 1202) 스텝-형성 부재(1206) 상에 제공되고 도전성 박막(1204)이 스텝-형성 부재(1206)의 측면을 덮는다는 것이다. 도 7a 및 7b의 디바이스 간격 L은 이 구조에 있어서 스텝-형성 부재(1206)의 높이에 해당하는 높이 차이 Lst로서 지정된다. 기판(1201)과, 디바이스 전극들(1202 및 1203)과, 미세 입자막을 사용하는 도전성 박막은 플랫 표면-도전 이미션 타입 이미팅 디바이스의 설명에서 주어진 물질들을 포함할 수 있다는 것을 주의한다. 또한, 스텝-형성 부재(1206)는 SiO2와 같은 전기적 절연 물질을 포함한다.The difference between the stepped surface-conducting emission type emitting device and the flat surface-conducting emission type emitting device described above is that one of the device electrodes (1202 in this example) is provided on the step-forming member 1206. And the conductive thin film 1204 covers the side of the step-forming member 1206. The device spacing L of FIGS. 7A and 7B is designated as the height difference Lst corresponding to the height of the step-forming member 1206 in this structure. Note that the substrate 1201, the device electrodes 1202 and 1203, and the conductive thin film using the fine particle film may include the materials given in the description of the flat surface-conductive emission type emitter device. In addition, the step-forming member 1206 includes an electrically insulating material such as SiO 2 .

다음으로, 스텝형 표면-도전 이미션 타입 이미팅 디바이스의 제조 방법이 그 제조 공정들을 나타내는 단면도들인 도 12a 내지 12f를 참조하여 설명될 것이다. 이 도면들에서, 각 부분들의 참조 번호들은 도 10의 그것들과 동일하다.Next, a method of manufacturing a stepped surface-conducting emission type emitting device will be described with reference to Figs. 12A to 12F, which are cross-sectional views showing the manufacturing processes thereof. In these figures, reference numerals of respective parts are the same as those of FIG. 10.

(1) 우선, 도 12a에 도시된 바와 같이, 디바이스 전극(1203)이 기판(1201) 상에 형성된다.(1) First, as shown in FIG. 12A, a device electrode 1203 is formed on the substrate 1201.

(2) 다음으로, 도 12b에 도시된 바와 같이, 스텝-형성 부재를 형성하기 위한 절연층(1206)이 피착된다. 이 절연층(1206)은 예를 들어 SiO2의 축적에 의해, 또는 스퍼터링 방법에 의해 형성될 수 있지만, 이 절연층은 진공 증착 방법 또는 프린팅 방법과 같은 막-형성 방법에 의해 형성될 수도 있다.(2) Next, as shown in Fig. 12B, an insulating layer 1206 for forming a step-forming member is deposited. This insulating layer 1206 may be formed, for example, by accumulation of SiO 2 or by a sputtering method, but this insulating layer may be formed by a film-forming method such as a vacuum deposition method or a printing method.

(3) 다음으로, 도 12c에 도시된 바와 같이, 디바이스 전극(1202)이 절연층(1206) 상에 형성된다.(3) Next, as shown in FIG. 12C, a device electrode 1202 is formed on the insulating layer 1206.

(4) 그 다음으로, 도 12d에 도시된 바와 같이, 도 12c의 절연층(1206)의 일부가 디바이스 전극(1203)을 노출시키기 위해 예를 들어 에칭 방법을 사용하여 제거된다.(4) Next, as shown in FIG. 12D, a portion of the insulating layer 1206 of FIG. 12C is removed using, for example, an etching method to expose the device electrode 1203.

(5) 그 다음으로, 도 12e에 도시된 바와 같이, 도전성 박막(1204)이 미세 입자막을 사용하여 형성된다. 이 형성시, 상술한 플랫 디바이스 구조와 유사한, 인가 방법(applying methode)과 같은 막-형성 기술이 사용된다.(5) Next, as shown in Fig. 12E, a conductive thin film 1204 is formed using a fine particle film. In this formation, a film-forming technique is used, such as an applying method, similar to the flat device structure described above.

(6) 그 다음으로, 플랫 디바이스 구조와 유사한 형성 공정이 전자 이미팅 부분(1205)을 형성하기 위해 수행된다. ( 도 8c를 사용하여 설명된 것과 유사한 형성 공정이 수행될 수 있다).(6) Next, a forming process similar to the flat device structure is performed to form the electron emitting portion 1205. (A formation process similar to that described using FIG. 8C may be performed).

(7) 그 다음으로, 플랫 디바이스 구조와 유사한 활성화 공정이 전자-이미팅 부분 주위에 카본 또는 카본 컴파운드를 피착하기 위해 수행된다(도 8d를 사용하여 설명된 것과 유사한 활성화 공정이 수행될 수 있다).(7) Next, an activation process similar to the flat device structure is performed to deposit carbon or carbon compound around the electron-emisting portion (activation process similar to that described using FIG. 8D can be performed). .

상술한 바와 같이, 도 12f에 도시된 스텝형 표면-도전 이미션 타입 이미팅 디바이스가 제조된다.As described above, the stepped surface-conductive emission type emitting device shown in Fig. 12F is manufactured.

디스플레이 장치에 사용된 표면-도전 이미션 타입 이미팅 디바이스의 특성Characteristics of surface-conductive emission type emitter devices used in display devices

플랫 표면-도전 이미션 타입 이미팅 디바이스의 구조 및 제조 방법과 스텝형 표면-도전 이미션 타입 이미팅 디바이스의 그것들은 상술한 바와 같다. 다음으로, 디스플레이 장치에 사용된 이미팅 디바이스의 특성이 아래에 설명될 것이다.The structure and manufacturing method of the flat surface-conducting emission type emitting device and those of the stepped surface-conducting emission type emitting device are as described above. Next, the characteristics of the emitting device used in the display apparatus will be described below.

도 13은 본 실시예의 디스플레이 장치에 사용된 이 디바이스의 [이미션 전류 Ie] 대 [디바이스 전압( 즉, 이 디바이스에 인가될 전압) Vf] 특성과 [디바이스 전류 If] 대 [디바이스 인가 전압 Vf] 특성을 나타낸다. 디바이스 전류 If와 비교하여, 이미션 전류 Ie는 매우 작아서, 디바이스 전류 If에 대한 것과 같은 측정에 의해 이미션 전류를 도시하는 것은 어렵다는 것에 주의한다. 게다가, 이 특성들은 이 디바이스의 크기 또는 모양과 같은 디자인 변수들의 변화에 기인하여 변화한다. 이런 이유들 때문에, 도 13의 그래프에 있는 두 라인들은 각각 임의의 단위들(arbitrary units)로 주어진다.Fig. 13 shows the characteristics of [imitation current Ie] versus [device voltage (i.e., voltage to be applied to this device) Vf] and [device current If] vs [device application voltage Vf] of this device used in the display device of this embodiment. Characteristics. Note that compared to the device current If, the emission current Ie is so small that it is difficult to show the emission current by the same measurement as for the device current If. In addition, these characteristics change due to changes in design variables such as the size or shape of the device. For these reasons, the two lines in the graph of FIG. 13 are each given in arbitrary units.

이미션 전류 Ie에 관하여 보면, 디스플레이 장치에 사용된 이 디바이스는 다음과 같은 세가지 특성들을 갖는다.Regarding the emission current Ie, the device used in the display device has three characteristics as follows.

첫째, 드레숄드 전압 Vth로서 언급되는 미리 정해진 레벨 또는 그 이상이 디바이스에 인가되면, 이미션 전류 Ie가 급격하게 증가되지만, 드레숄드 전압 Vth보다 더 낮은 전압에서는 이미션 전류 Ie가 거의 검출되지 않는다. 그것은, 이미션 전류 Ie에 대해, 이 디바이스가 뚜렷한 드레숄드 전압 Vth에 기초된 비선형적인 특성을 갖는다는 것이다.First, if a predetermined level or more, referred to as the threshold voltage Vth, is applied to the device, the emission current Ie increases sharply, but at a voltage lower than the threshold voltage Vth, the emission current Ie is hardly detected. That is, for the emission current Ie, the device has a nonlinear characteristic based on the pronounced threshold voltage Vth.

둘째, 이미션 전류 Ie는 디바이스 인가 전압 Vf에 따라 변화한다. 이에 따라, 이미션 전류 Ie는 이 디바이스 전압 Vf의 변화에 의해 제어될 수 있다.Second, the emission current Ie changes in accordance with the device applied voltage Vf. Accordingly, the emission current Ie can be controlled by the change of this device voltage Vf.

셋째, 이미션 전류 Ie는 표면-도전 이미션 타입 이미팅 디바이스에의 디바이스 전압 Vf의 인가에 응답하여 빠르게 출력된다. 따라서, 디바이스로부터 방출될 전자들의 전기적 전하량은 디바이스 전압 Vf의 인가 주기를 변화시킴에 의해 제어될 수 있다.Third, the emission current Ie is quickly output in response to the application of the device voltage Vf to the surface-conductive emission type emitting device. Thus, the electrical charge amount of electrons to be emitted from the device can be controlled by changing the application period of the device voltage Vf.

상기 세가지 특성들을 구비한 표면-도전 이미션 타입 이미팅 디바이스는 디스플레이 장치에 바람직하게 적용된다. 예를 들면, 디스플레이 스크린의 픽셀들 개수에 따라 제공된 많은 수의 상기 디바이스들을 갖는 디스플레이 장치에 있어서, 만일 상기 첫 번째 특성이 활용된다면, 디스플레이 스크린의 연속적인 스캐닝에 의한 디스플레이가 가능하다. 이것은 드레숄드 전압 Vth 또는 그 이상이 구동된 디바이스에 알맞게 인가되는 동안, 드레숄드 전압 Vth보다 더 낮은 전압이 선택되지 않은 디바이스에 인가됨을 의미한다. 이런 방식으로, 구동 디바이스를 연속적으로 바꾸는 것은 디스플레이 스크린의 연속적인 스캐닝에 의한 디스플레이를 가능하게 해준다.Surface-conductive emission-type emitting devices having the above three characteristics are preferably applied to display devices. For example, in a display apparatus having a large number of the devices provided according to the number of pixels of the display screen, if the first characteristic is utilized, display by continuous scanning of the display screen is possible. This means that a voltage lower than the threshold voltage Vth is applied to the unselected device, while the threshold voltage Vth or more is appropriately applied to the driven device. In this way, continuously changing the drive device enables display by continuous scanning of the display screen.

또한, 이미션 휘도는 상기 둘째 또는 셋째 특성의 활용에 의해 제어될 수 있는데, 그것은 멀티-그레이데이션 디스플레이(multi-gradation display)를 가능하게 해준다.In addition, the emission luminance can be controlled by utilizing the second or third characteristic, which enables a multi-gradation display.

단순 매트릭스로 배선된 많은 디바이스들을 구비한 멀티 전자 소오스의 구조Multi-electronic source structure with many devices wired in simple matrix

다음으로, 단순-매트릭스 배선으로 기판 상에 배열된 상술한 표면-도전 이미션 타입 이미팅 디바이스들을 갖는 멀티 전자 소오스의 구조가 아래에 설명될 것이다.Next, the structure of a multi-electron source having the above-mentioned surface-conductive emission type emitting devices arranged on a substrate with simple-matrix wiring will be described below.

도 3은 도 2의 디스플레이 패널에 사용된 멀티 전자 소오스의 평면도이다. 기판(1011) 상에 도 7a 및 도 7b에 도시된 것과 같은 표면-도전 이미션 타입 이미팅 디바이스들이 있다. 이 디바이스들은 열-방향 배선(1013) 및 행-방향 배선(1014)를 구비한 단순 매트릭스 형태로 배치된다. 배선들(1013 과 1014)의 교차점에서, 도시되지 않은 절연층이 이 배선들 사이에 형성되어, 전기적인 분리를 유지한다.3 is a plan view of a multi-electronic source used in the display panel of FIG. 2. On the substrate 1011 there are surface-conductive emission type emitting devices such as those shown in FIGS. 7A and 7B. These devices are arranged in a simple matrix form with column-oriented wiring 1013 and row-direction wiring 1014. At the intersection of the wirings 1013 and 1014, an insulating layer, not shown, is formed between these wirings to maintain electrical separation.

도 4는 도 3의 라인 B - B'을 따라 자른 단면도를 나타낸다.4 is a cross-sectional view taken along the line BB ′ of FIG. 3.

그러한 구조를 갖는 멀티 전자 소오스는 열- 및 행-방향 배선들(1013 및 1014)과, 도시되지 않은 상호-전극 절연층들과, 디바이스 전극들과, 그리고 기판 상의 표면-도전 이미션 타입 이미팅 디바이스들의 도전성 박막들을 형성한 다음, 이 열- 및 행-방향 배선들(1013 및 1014)을 통해 각 디바이스들에 전기를 공급하여, 나중에 설명될 형성 공정 및 역시 나중에 설명될 활성화 공정을 수행함에 의해 제조된다는 것에 주의한다.A multi-electron source having such a structure includes column- and row-direction wirings 1013 and 1014, inter-electrode insulating layers not shown, device electrodes, and surface-conductive emission type emitting on a substrate. By forming the conductive thin films of the devices, and then supplying electricity to the respective devices through these column- and row-direction wirings 1013 and 1014 to perform the forming process, which will be described later, and the activation process, which will also be described later. Note that it is manufactured.

도 14는 NTSC 스킴의 텔레비젼 신호를 근거로 텔레비젼 디스플레이를 수행하기 위한 구동 회로의 개략적인 배열을 나타내는 블록도이다. 도 14를 참조하면, 디스플레이 패널(1701)은 상술한 디스플레이 패널에 해당한다. 이 패널은 상술한 바와 같은 방식으로 제조되고 작동한다. 스캐닝 회로(1702)는 디스플레이 라인들을 스캔한다. 콘트롤 회로(1703)은 스캐닝 회로에 입력될 신호들 및 그와 같은 것들을 발생한다. 쉬프트 레지스터(1704)는 데이터를 라인들의 단위들로 쉬프트한다. 라인 메모리(1705)는 쉬프트 레지스터로부터의 1-라인 데이터를 변조 신호 발생기(1707)에 입력한다. 싱크 신호 분리 회로(sync signal separation circuit, 1706)는 싱크 신호를 NTSC 신호에서 분리한다.Fig. 14 is a block diagram showing a schematic arrangement of driving circuits for performing television display based on the television signal of the NTSC scheme. Referring to FIG. 14, the display panel 1701 corresponds to the display panel described above. This panel is manufactured and operated in the manner as described above. The scanning circuit 1702 scans the display lines. The control circuit 1703 generates signals to be input to the scanning circuit and the like. Shift register 1704 shifts data in units of lines. The line memory 1705 inputs one-line data from the shift register to the modulation signal generator 1707. A sync signal separation circuit 1706 separates the sync signal from the NTSC signal.

도 14의 각 구성 성분의 기능은 아래에 상세히 설명될 것이다.The function of each component of FIG. 14 will be described in detail below.

디스플레이 패널(1701)은 단자들 Dx1 내지 DxM 및 Dy1 내지 DyN과 고-전압 단자 Hv를 통해 외부 전기 회로에 접속된다. 디스플레이 패널(1701) 내의 멀티 전자 소오스, 즉, 라인들의 단위들로(n개 디바이스 단위들로) M×N 매트릭스로 배선된 콜드 캐소드 디바이스들을 연속적으로 구동하기 위한 스캐닝 신호들이 단자들 Dx1 내지 DxM에 인가된다. 상기 스캐닝 신호들에 의해 선택된 한 라인에 해당하는 n개 디바이스들로부터 출력되는 전자 빔들을 제어하기 위해 변조 신호들이 단자들 Dy1 내지 DyN에 인가된다. 예를 들어, DC 전압 소오스 Va로부터 5kV의 DC 전압이 고-전압 단자 Hv에 인가된다. 이 전압은 멀티 전자 소오스로부터 출력된 전자 빔들에 형광 물질들을 여기시키는데 충분한 에너지를 주기 위한 가속 전압이다.The display panel 1701 is connected to an external electrical circuit through the terminals Dx1 to DxM and Dy1 to DyN and the high-voltage terminal Hv. Scanning signals for successively driving multi-electron sources in the display panel 1701, ie, cold cathode devices wired in an M × N matrix in units of lines (in n device units), are provided at terminals Dx1 through DxM. Is approved. Modulation signals are applied to terminals Dy1 to DyN to control the electron beams output from the n devices corresponding to one line selected by the scanning signals. For example, a DC voltage of 5 kV from the DC voltage source Va is applied to the high-voltage terminal Hv. This voltage is an accelerating voltage to give enough energy to excite fluorescent materials to the electron beams output from the multi electron source.

스캐닝 회로(1702)는 다음에 설명될 것이다. 이 회로는 도 14의 참조 부호 S1 내지 SM에 의해 나타낸 M개 스위칭 소자들을 합체시킨다. 각 스위칭 소자는 DC 전압 소오스 Vx로부터의 출력 전압과 0V의 그라운드 레벨 가운데 하나를 선택하는 역할을 하고, 디스플레이 패널(1701)의 단자들 Dx1 내지 DxM 가운데 대응하는 하나와 전기적으로 접속된다. 스위칭 소자들 S1 내지 SM은 콘트롤 회로(1703)로부터 출력된 제어 신호 TSCAN에 근거하여 작동한다. 실제로, 이 회로는 FET들과 같은 스위칭 소자들과 결합하여 쉽게 형성될 수 있다. 스캔되지 않는 디바이스에 인가될 구동 전압이 전자 이미션 드레숄드 전압 Vth 또는 그 이하로 지정되는 것과 같이, DC 전압 소오스 Vx는 일정 전압을 출력하기 위해 도 13의 전자-이미팅 디바이스의 특성을 근거로 지정된다.The scanning circuit 1702 will be described next. This circuit incorporates the M switching elements indicated by reference numerals S1 to SM in FIG. Each switching element serves to select one of an output voltage from the DC voltage source Vx and a ground level of 0V, and is electrically connected to a corresponding one of the terminals Dx1 to DxM of the display panel 1701. The switching elements S1 to SM operate based on the control signal TSCAN output from the control circuit 1703. In practice, this circuit can be easily formed in combination with switching elements such as FETs. As the drive voltage to be applied to the non-scanned device is specified to be the electron emission threshold voltage Vth or less, the DC voltage source Vx is based on the characteristics of the electron-emissive device of FIG. 13 to output a constant voltage. Is specified.

콘트롤 회로(1703)는 외부 입력 이미지 신호에 근거하여 적절한 디스플레이를 수행할 수 있도록 각 구성 성분들의 동작들을 서로 조화시키는 역할을 한다. 콘트롤 회로(1703)는 다음에 설명될 싱크 신호 분리 회로(1706)로부터 보내진 싱크 신호 TSYNC를 근거로 각 구성 성분들에 대한 제어 신호들 TSCAN, TSFT, TMRY를 발생한다. 싱크 신호 분리 회로(1706)는 외부에서 입력된 NTSC 텔레비젼 신호로부터 싱크 신호 성분 및 휘도 신호 성분을 분리하기 위한 회로이다. 공지된 바와 같이, 이 회로는 주파수 분리(필터) 회로를 사용하여 쉽게 형성될 수 있다. 싱크 신호 분리 회로(1706)에 의해 분리된 싱크 신호는, 공지된 바와 같이, 수직 및 수평 싱크 신호들로 구성된다. 이 경우에서는, 설명상의 편의를 위해, 싱크 신호가 도 14에 신호 TSYNC로서 도시된다. 텔레비젼 신호로부터 분리된 이미지의 휘도 신호 성분은 설명상의 편의를 위해 신호 DATA로서 표현된다. 이 신호는 쉬프트 레지스터(1704)에 입력된다.The control circuit 1703 serves to harmonize the operations of the respective components to perform appropriate display based on the external input image signal. The control circuit 1703 generates control signals TSCAN, TSFT, TMRY for each component based on the sync signal TSYNC sent from the sync signal separation circuit 1706, which will be described next. The sync signal separation circuit 1706 is a circuit for separating the sync signal component and the luminance signal component from an externally input NTSC television signal. As is known, this circuit can be easily formed using a frequency separation (filter) circuit. The sync signal separated by the sync signal separation circuit 1706 consists of vertical and horizontal sync signals, as is known. In this case, the sync signal is shown as signal TSYNC in FIG. 14 for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as the signal DATA for explanatory convenience. This signal is input to the shift register 1704.

쉬프트 레지스터(1704)는 타임-시리즈 방식(time-series manner)으로 직렬로 입력되는 신호 DATA에 대해 이미지의 라인들의 단위들 별로 직렬/병렬 변환(serial/paraallel conversion)을 수행한다. 쉬프트 레지스터(1704)는 콘트롤 회로(1703)으로부터 보내진 제어 신호 TSFT를 근거로 작동한다. 달리 말하면, 제어 신호 TSFT는 쉬프트 레지스터(1704)에 대한 쉬프트 클록이다. 직렬/병렬 변환에 의해 얻어진 한-라인 데이터(n개 전자-이미팅 디바이스들에 대한 구동 데이터에 해당함)는 쉬프트 레지스터(1704)로부터 N개 신호들 ID1 내지 IDN로서 출력된다.The shift register 1704 performs serial / paraallel conversion for units of lines of an image on a signal DATA input in series in a time-series manner. The shift register 1704 operates based on the control signal TSFT sent from the control circuit 1703. In other words, the control signal TSFT is a shift clock for the shift register 1704. The one-line data (corresponding to the drive data for n electron-emitting devices) obtained by the serial / parallel conversion is output from the shift register 1704 as N signals ID1 to IDN.

라인 메모리(1705)는 요구된 시간 주기동안 1-라인 데이터를 저장하기 위한 메모리이다. 라인 메모리(1705)는 콘트롤 회로(1703)로부터 보내진 제어 신호 TMRY에 따라 신호들 ID1 내지 IDN의 내용들을 알맞게 저장한다. 저장된 내용들은 데이터 I'D1 내지 I'DN으로서 출력되어 변조 신호 발생기(1707)로 입력된다.Line memory 1705 is a memory for storing 1-line data for the required time period. The line memory 1705 suitably stores the contents of the signals ID1 to IDN in accordance with the control signal TMRY sent from the control circuit 1703. The stored contents are output as data I'D1 to I'DN and input to the modulated signal generator 1707.

변조 신호 발생기(1707)는 이미지 데이터 I'D1 내지 I'DN 각각에 따라 각 전자-이미팅 디바이스에 대해 적당한 구동/변조를 수행하기 위한 신호 소오스이다. 변조 신호 발생기(1707)로부터의 출력 신호들은 단자들 Dy1 내지 DyN을 통해 디스플레이 패널(1701) 내의 전자-이미팅 디바이스들(1015)에 인가된다.The modulated signal generator 1707 is a signal source for performing appropriate driving / modulation for each e-emisting device in accordance with each of the image data I'D1 to I'DN. Output signals from the modulated signal generator 1707 are applied to the electro-emissive devices 1015 in the display panel 1701 via terminals Dy1 through DyN.

본 실시예에 따른 표면-도전 이미션 타입 이미팅 디바이스는 도 13을 참조하여 상술된 바와 같이, 이미션 전류 Ie에 대해 다음의 기본적인 특성들을 갖는다. 확실한 드레숄드 전압 Vth( 나중에 설명되는 실시예의 표면-도전 이미션 타입 이미팅 디바이스에서 8V)이 전자 이미션에 대해 지정된다. 각 디바이스는 드레숄드 전압 Vth와 같은 또는 그 이상의 전압이 인가될 때만 전자들을 방출한다. 또한, 이미션 전류 Ie는, 도 13의 그래프에 의해 나타낸 바와 같이, 전자 이미션 드레숄드 전압 Vth와 같거나 그 이상인 전압의 변화에 따라 변화한다. 분명히, 펄스-형 전압이 이 디바이스에 인가되는 경우, 만일 이 전압이 전자 이미션 드레숄드 전압 Vth보다 더 낮은 경우, 전자들은 방출되지 않는다. 그러나, 만일 이 전압이 전자 이미션 드레숄드 전압 Vth와 같거나 그 이상인 경우, 표면-도전 이미션 타입 이미팅 디바이스는 전자 빔을 방출한다. 이 경우, 출력된 전자 빔의 강도는 이 펄스의 피크 값 Vm을 변화함에 의해 제어될 수 있다. 또한, 디바이스로부터 출력된 전자 빔의 토탈 전하량은 펄스 폭 Pw의 변화에 의해 제어될 수 있다.The surface-conductive emission type emitting device according to the present embodiment has the following basic characteristics with respect to the emission current Ie, as described above with reference to FIG. A certain threshold voltage Vth (8V in the surface-conductive emission type emitting device of the embodiment described later) is specified for the electron emission. Each device emits electrons only when a voltage equal to or greater than the threshold voltage Vth is applied. In addition, the emission current Ie changes with the change of the voltage which is equal to or more than the electron emission threshold voltage Vth, as shown by the graph of FIG. Clearly, when a pulsed voltage is applied to this device, if this voltage is lower than the electron emission threshold voltage Vth, electrons are not emitted. However, if this voltage is equal to or greater than the electron emission threshold voltage Vth, the surface-conductive emission type emitting device emits an electron beam. In this case, the intensity of the output electron beam can be controlled by changing the peak value Vm of this pulse. In addition, the total charge amount of the electron beam output from the device can be controlled by the change of the pulse width Pw.

그러므로, 각 전자-이미팅 디바이스로부터의 출력을 입력 신호에 따라 변조하는 스킴으로서, 전압 변조 스킴, 펄스 폭 변조 스킴, 또는 그와 같은 것이 사용될 수 있다. 전압 변조 스킴을 실행함에 있어서, 입력 데이터에 따라 일정 길이를 갖는 전압 펄스를 발생하고 이 전압 펄스의 피크 값을 변조하기 위해 전압 변조 회로가 변조 신호 발생기(1707)로서 사용될 수 있다. 펄스 폭 변조 스킴을 실행함에 있어서는, 입력 데이터에 따라 일정한 피크 값을 갖는 전압 펄스를 발생하고 이 전압 펄스의 폭을 변조하기 위한 펄스 폭 변조 회로가 변조 신호 발생기(1707)로서 사용될 수 있다.Therefore, as a scheme for modulating the output from each electron-emitting device according to the input signal, a voltage modulation scheme, a pulse width modulation scheme, or the like can be used. In implementing the voltage modulation scheme, a voltage modulation circuit can be used as the modulation signal generator 1707 to generate a voltage pulse having a certain length in accordance with the input data and modulate the peak value of the voltage pulse. In executing the pulse width modulation scheme, a pulse width modulation circuit for generating a voltage pulse having a constant peak value according to the input data and modulating the width of the voltage pulse can be used as the modulation signal generator 1707.

쉬프트 레지스터(1704) 및 라인 메모리(1705)로는 디지털 타입 또는 아날로그 타입일 수 있다. 그것은, 만일 이미지 신호가 직렬/병렬 변환되고 미리 지정된 속도로 저장되는 경우라면 만족한다는 것이다.The shift register 1704 and the line memory 1705 may be a digital type or an analog type. That is satisfactory if the image signal is serial / parallel converted and stored at a predetermined rate.

상기 구성 성분들이 디지털 신호 타입인 경우, 싱크 디지털 신호 분리 회로(1706)로부터의 출력 신호 DATA는 디지털 신호로 변환되어야 한다. 이를 위하여, A/D 변환기가 싱크 신호 분리 회로(1706)의 출력 단자에 접속될 것이다. 라인 메모리(1705)가 디지털 신호를 출력하는지 또는 아날로그 신호를 출력하는지에 따라 변조 신호 발생기용으로 다소 다른 회로들이 사용된다. 더 구체적으로, 디지털 신호를 사용하는 전압 변조 스킴의 경우, 예를 들어, D/A 변환 회로가 변조 신호 발생기(1707)로서 사용되고, 필요하다면, 증폭 회로와 같은 것들이 거기에 첨가된다. 펄스 폭 변조 스킴의 경우에는, 예를 들면, 고속의 오실레이터, 오실레이터로부터 출력된 신호의 파수를 카운팅하기 위한 카운터, 카운터로부터의 출력값과 메모리로부터의 출력값을 비교하기 위한 비교기의 결합에 의해 구성된 회로가 변조 신호 발생기(1707)로서 사용된다. 이 회로는, 필요하다면, 비교기로부터 출력된 펄스폭 변조 신호의 전압을 전자-이미팅 디바이스에 대한 구동 전압으로 증폭하는 증폭기를 포함할 수 있다.If the components are of digital signal type, the output signal DATA from the sync digital signal separation circuit 1706 must be converted into a digital signal. For this purpose, an A / D converter will be connected to the output terminal of the sink signal separation circuit 1706. Somewhat different circuits are used for the modulated signal generator depending on whether the line memory 1705 outputs a digital signal or an analog signal. More specifically, in the case of a voltage modulation scheme using a digital signal, for example, a D / A conversion circuit is used as the modulation signal generator 1707, and if necessary, such as an amplification circuit is added thereto. In the case of a pulse width modulation scheme, for example, a circuit composed of a combination of a high speed oscillator, a counter for counting the frequency of the signal output from the oscillator, and a comparator for comparing the output value from the counter and the output value from the memory is provided. It is used as a modulated signal generator 1707. This circuit may include, if necessary, an amplifier that amplifies the voltage of the pulse width modulated signal output from the comparator to a drive voltage for the electro-emissive device.

아날로그 신호를 사용하는 전압 변조 스킴의 경우에는, 연산 증폭기와 그와 같은 것을 사용하는 증폭 회로가 변조 신호 발생기(1707)로서 사용될 수 있고, 필요하다면, 쉬프트 레벨 회로와 그와 같은 것들이 거기에 첨가될 수 있다. 펄스 폭 변조 스킴의 경우에는, 예를 들면, 전압-제어형 오실레이터(voltage-controlled oscillator, VCO)가 사용될 수 있고, 필요하다면, 이 오실레이터로부터의 출력을 전자-이미팅 디바이스에 대한 구동 전압으로 증폭하기 위한 증폭기가 거기에 첨가될 수 있다.In the case of a voltage modulation scheme using an analog signal, an amplification circuit using an operational amplifier and the like can be used as the modulation signal generator 1707 and, if necessary, a shift level circuit and the like can be added thereto. Can be. In the case of a pulse width modulation scheme, for example, a voltage-controlled oscillator (VCO) can be used and, if necessary, amplifying the output from this oscillator to the driving voltage for the electro-emissive device. Amplifiers can be added there.

상기 배열들 중의 하나를 가질 수 있는 본 실시예의 이미지 형성 장치에서, 외부 단자들 Dx1 내지 DxM 및 Dy1 내지 DyN을 통해 각 전자-이미팅 디바이스들에 인가되는 경우, 전자들이 방출된다. 고전압이 전자 빔들을 가속하기 위해 고-전압 단자 Hv를 통해 금속 후면(1019) 또는 도시되지 않은 투명 전극에 인가된다. 가속된 전자들은 형광막(1018)과 충돌하여 빛을 방사하도록 야기하고, 그것에 의해 이미지가 형성된다.In the image forming apparatus of this embodiment, which may have one of the above arrangements, electrons are emitted when applied to the respective electron-emissive devices through the external terminals Dx1 to DxM and Dy1 to DyN. High voltage is applied to the metal backside 1019 or transparent electrode, not shown, through the high-voltage terminal Hv to accelerate the electron beams. The accelerated electrons collide with the fluorescent film 1018 to cause it to emit light, whereby an image is formed.

상기 배열의 이미지 디스플레이 장치는 본 발명이 적용될 수 있는 이미지 형성 장치의 일 예이다. 본 발명의 다양한 변형들과 변경들이 본 발명의 사상 및 범위 내에서 만들어질 수 있다. 비록 NTSC 스킴에 근거된 신호가 입력 신호로서 사용되었지만, 이 입력 신호는 이것으로 제한되지 않는다. 예를 들어, PAL 스킴 및 SECAM 스킴이 사용될 수 있다. 또한, 이들 스킴들보다 더 많은 수의 스캐닝 라인들을 사용하는 TV 신호( MUSE 와 같은 고-해상 TV(high-definition TV)) 스킴이 사용될 수 있다.The image display apparatus of the above arrangement is an example of an image forming apparatus to which the present invention can be applied. Various modifications and variations of the present invention can be made within the spirit and scope of the present invention. Although a signal based on the NTSC scheme is used as the input signal, this input signal is not limited to this. For example, PAL scheme and SECAM scheme can be used. In addition, a TV signal (high-definition TV, such as MUSE) scheme that uses a larger number of scanning lines than these schemes may be used.

[실시예]EXAMPLE

본 발명은 실시예들을 참조하여 아래에 더 설명될 것이다.The invention will be further described below with reference to the embodiments.

아래에 설명된 각 실시예들에서, 멀티 전자 소오스는 N × M (N = 3,072, M = 1,024)개 표면-도전 이미션 타입 이미팅 디바이스들을 M 열-방향 배선들 및 N 행-방향 배선들을 사용한 매트릭스로 배선함에 의해 형성되는데, 그 각각은 상술한 바와 같은 전극들 사이에 도전성 미세 입자막의 전자-이미팅 부분을 갖는다(도 2와 도 3을 본다).In each of the embodiments described below, the multi-electron source is used to provide N x M (N = 3,072, M = 1,024) surface-conductive emission type emitter devices with M column-directional wirings and N row-directional wirings. It is formed by wiring with the matrix used, each of which has an electron-emisting portion of the conductive fine particle film between the electrodes as described above (see Figs. 2 and 3).

아래에 설명된 각 실시예들에서, 도 6에 도시된 바와 같이, 정면 플레이트(1017)는 형광막(1018)을 갖는데, 이 형광막(1018)에는 각 컬러들의 형광 물질들이 행 방향(Y 방향)으로 연장하는 스트라이프 형태(줄무늬)를 갖고, 열 및 행 방향들의 픽셀들을 분리하기 위해 검은색 도전성 부재들(1010)이 각 컬러들의 형광 물질들의 스트라이프들 사이에 뿐만 아니라 이 스트라이프들에 수직한 방향(X 방향)으로도 배치된다.In each of the embodiments described below, as shown in FIG. 6, the front plate 1017 has a fluorescent film 1018, in which fluorescent materials of respective colors are arranged in a row direction (Y direction). Has a stripe shape (stripes) and black conductive members 1010 are perpendicular to the stripes as well as between the stripes of fluorescent materials of each color to separate the pixels in the column and row directions. It is also arranged in the (X direction).

(제1 실시예)(First embodiment)

제1 실시예에서는, 도 1 및 2를 참조하여 설명된 스페이서들(1020)을 사용한 이미지 디스플레이 장치가 제조되었다. 제1 실시예는 도 1 및 2를 참조하여 아래에 상세히 설명될 것이다.In the first embodiment, an image display apparatus using the spacers 1020 described with reference to FIGS. 1 and 2 is manufactured. The first embodiment will be described in detail below with reference to FIGS. 1 and 2.

제1 실시예에서 사용된 스페이서(1020)는 다음의 방식으로 제조되었다.The spacer 1020 used in the first embodiment was manufactured in the following manner.

(1) 정면 플레이트(1017) 및 기판(1011)용 글래스와 같은 종류의 글래스가 사용되었고, 길이가 20 mm, 높이가 5mm, 그리고 두께가 0.2 mm로 잘려지고 폴리쉬되었다. 그 결과의 글래스는 절연 부재(1)로서 사용되었다.(1) Glass of the same kind as the glass for the front plate 1017 and the substrate 1011 was used, cut and polished to 20 mm in length, 5 mm in height, and 0.2 mm in thickness. The resulting glass was used as the insulating member 1.

(2) 고-저항막(11)으로서, Cr-Al 합금 질화막이 절연 부재(1)의 표면 상에 형성되었다. 고-저항막(11)은 반응성 스퍼터링과 동시에 질화물 가스 분위기에서 Cr 및 Al 처리를 사용하여 200 nm의 두께를 갖도록 형성되었다. 이 고-저항막(11)의 시트 저항은 약 109Ω/sq이다.(2) As the high-resistance film 11, a Cr-Al alloy nitride film was formed on the surface of the insulating member 1. The high-resistance film 11 was formed to have a thickness of 200 nm using Cr and Al treatment in a nitride gas atmosphere simultaneously with reactive sputtering. The sheet resistance of this high-resistance film 11 is about 10 9 kPa / sq.

(3) 고-저항막(11)으로 커버된 절연 부재 상(1)에, 저-저항막들(21a 및 21b) 및 보호막(23)이 정면 플레이트(1017) 측과 기판(1011) 측 상의 접합면들(3a 및 3b) 상에, 그리고 정면 플레이트 측의 측면 상에 Ti 및 Pt 타겟들을 50 Å 내지 2000 Å의 두께로 RF-스퍼터링함으로써 연속적으로 형성되었다. 막-형성 부분들을 제외한 나머지 부분은 금속 매스크로써 커버되었다. Pt 층 아래의 층으로서, 50 Å 두께의 Cr 층 또는 50 Å 두께의 Ta 층이 Ti 층 대신에 형성되었다.(3) On the insulating member 1 covered with the high-resistance film 11, the low-resistance films 21a and 21b and the protective film 23 are on the front plate 1017 side and the substrate 1011 side. It was formed continuously by RF-sputtering Ti and Pt targets at a thickness of 50 kPa to 2000 kPa on the joining surfaces 3a and 3b and on the side of the front plate side. The remaining portions except the film-forming portions were covered with a metal mask. As the layer below the Pt layer, a 50 mm thick Cr layer or a 50 mm thick Ta layer was formed instead of the Ti layer.

디스플레이 패널은 상기 방식으로 제조된 스페이서(1020)를 사용하여 다음의 공정에 의해 조립되었다.The display panel was assembled by the following process using the spacer 1020 manufactured in the above manner.

(1) 표면이 금으로 코팅된 도전성 필러(conductive filler)를 포함한, 도전성 용융 글래스(라인 폭: 250 ㎛, 높이: 200㎛)로 된 결합용 물질(31)이 금속 후면(1019)을 통해, 정면 플레이트(1017) 측 상의 형광막(1018)의 검은색 도전성 부재(1010)의 열 방향(X 방향)으로 연장한 영역(라인 폭: 300㎛)의 일부에 각 스페이서(1020)를 접경시키기 위해 인가된다.(1) a bonding material 31 of conductive molten glass (line width: 250 μm, height: 200 μm), including a conductive filler coated with gold, through the metal backside 1019, In order to border each spacer 1020 to a part of an area (line width: 300 µm) extending in the column direction (X direction) of the black conductive member 1010 of the fluorescent film 1018 on the front plate 1017 side. Is approved.

(2) 스페이서(1020)는 결합용 물질(31)이 인가된 정면 플레이트(1017)의 영역에 배치되었고, 이 스페이서(1020)를 정면 플레이트(1017) 측에 부착하기 위해 400 ℃ 내지 500 ℃의 공기 중에서 10 분 또는 그 이상 동안 소결되었고, 또한 금속 후면(1019)에 전기적으로 접속되었다. 이 경우, 스페이서(1020)는 정면 플레이트(1017)에 대해 만족스럽게 배치되었다. 특히, 정면 플레이트(1017)의 표면에 대한 스페이서(1020)의 기울어짐(직립 각도)은 90°± 5°범위 내에 들어오도록 조절되었다.(2) The spacer 1020 was disposed in the region of the front plate 1017 to which the bonding material 31 was applied, and the spacer 1020 was applied at 400 ° C. to 500 ° C. to attach the spacer 1020 to the front plate 1017 side. It was sintered for 10 minutes or more in air and was also electrically connected to the metal backside 1019. In this case, the spacer 1020 was satisfactorily disposed with respect to the front plate 1017. In particular, the inclination (upright angle) of the spacer 1020 relative to the surface of the front plate 1017 was adjusted to fall within the 90 ° ± 5 ° range.

(3) 열- 및 행-방향 배선(1013 및 1014), 도시되지 않은 상호-전극 절연층들, 디바이스 전극들, 그리고 표면-도전 이미션 타입 이미팅 디바이스들의 도전성 박막들이 상부에 형성되었던 기판(1011)이 배면 플레이트(rear plate, 1015)에 만족스럽게 위치되고 고정되었다.(3) a substrate on which conductive thin films of column- and row-direction wirings 1013 and 1014, inter-electrode insulating layers (not shown), device electrodes, and surface-conductive emission-type emitting devices were formed thereon ( 1011) is satisfactorily positioned and secured to rear plate 1015.

열- 및 행-방향 배선들(1013 및 1014)은 Ag와 글래스 성분들을 포함하는 은 페이스트(silver paste)가 프린트된 다음 버언되어(burned) 형성되었다.Column- and row-directional wirings 1013 and 1014 were formed by burning a silver paste containing Ag and glass components after printing.

도 20에 도시된 바와 같이, 각 열-방향 배선(1013)은 행-방향 배선(1014) 및 절연층(1099)이 존재하는 부분에 돌출한 형상을 갖는다.As shown in FIG. 20, each column-direction wiring 1013 has a shape protruding to a portion where the row-direction wiring 1014 and the insulating layer 1099 exist.

(4) 스페이서들(1020)이 부착된 정면 플레이트(1017)와, 기판(1011)이 고정된 배면 플레이트(1015)는 측벽들(1016)을 통해 서로 마주하도록 만들어졌다. 이 경우, 저-저항막(21b)이 형성되었던 각 스페이서(1020)의 접합 끝단은 배면 플레이트(1015) 측 상의 열-방향 배선들(1013) 상에 배치되었고, 배면 플레이트(1015), 정면 플레이트(1017) 그리고 측벽들(1016)은 도 1, 2 그리고 20에 도시된 바와 같이 고정되었다.(4) The front plate 1017 to which the spacers 1020 are attached and the back plate 1015 to which the substrate 1011 is fixed are made to face each other through the side walls 1016. In this case, the bonding end of each spacer 1020 on which the low-resistance film 21b was formed was disposed on the column-direction wirings 1013 on the back plate 1015 side, and the back plate 1015 and the front plate. 1017 and sidewalls 1016 were fixed as shown in FIGS. 1, 2, and 20.

기판(1011)과 배면 플레이트(1015) 사이, 배면 플레이트(1015)와 측벽들(1016) 사이, 그리고 정면 플레이트(1017)와 측벽들(1016) 사이의 결합 부분들은 도시되지 않은 용융된 글래스로 코팅되었다. 그 결과의 구조는 400℃ 내지 500℃ 의 공기 중에서 10분 또는 그 이상 동안 구성 성분들을 봉합하기 위해 소결되었다. 이 경우에, 배면 플레이트(1015)와 정면 플레이트(1017)는 정면 플레이트(1017) 상의 각 컬러들의 형광 물질들을 기판(1011) 상의 콜드 캐소드 디바이스들(1012)과 서로 대응하도록 만들기 위해 만족스럽게 배치되었다.Bonding portions between the substrate 1011 and the back plate 1015, between the back plate 1015 and the sidewalls 1016, and between the front plate 1017 and the sidewalls 1016 are coated with molten glass, not shown. It became. The resulting structure was sintered to seal the components for 10 minutes or more in air at 400 ° C to 500 ° C. In this case, the back plate 1015 and the front plate 1017 were satisfactorily arranged to make the fluorescent materials of the respective colors on the front plate 1017 correspond with the cold cathode devices 1012 on the substrate 1011 with each other. .

디스플레이 패널을 구성하는 밀폐된 컨테이너(container)는 상기 공정에 의해 완성되었다.The sealed container constituting the display panel was completed by the above process.

상기 공정에 의해 완성된 밀폐된 컨테이너는 충분한 진공을 얻기 위해 도시되지 않은 배출 파이프를 통해 진공 펌프에 의해 비워졌다. 그런 후에, 상기 형성 공정과 활성화 공정을 수행하기 위해 단자들 Dx1 내지 DxM 및 Dy1 내지 DyN, 열-방향 배선들(1013), 그리고 행-방향 배선들(1014)에 파워가 공급되고, 그것에 의해 멀티 전자 소오스가 제조되었다.The sealed container completed by the process was emptied by a vacuum pump through an outlet pipe, not shown, to obtain sufficient vacuum. Thereafter, power is supplied to the terminals Dx1 to DxM and Dy1 to DyN, the column-directional wirings 1013, and the row-directional wirings 1014 to perform the forming process and the activation process, whereby An electronic source was produced.

도시되지 않은 배출 파이프는 가열되었고 엔벨로프(밀폐된 컨테이너)를 10-6Torr 정도의 진공에서 밀봉하기 위해 가스 버너를 사용하여 용접되었다.The discharge pipe, not shown, was heated and welded using a gas burner to seal the envelope (closed container) in a vacuum on the order of 10 -6 Torr.

최종적으로, 밀봉 후 진공을 유지하기 위해 게터링(gettering)이 수행되었다.Finally, gettering was performed to maintain the vacuum after sealing.

도 1 및 도 2에 도시된, 상기 공정으로 완성된 디스플레이 패널을 사용한 이미지 디스플레이 장치에서, 이 디바이스들이 전자들을 방출하도록 유발하기 위해, 스캐닝 신호들과 변조 신호들이 도시되지 않은 신호 발생 장치로부터 외부 단자들 Dx1 내지 DxM 및 Dy1 내지 DyN을 통해 각각의 콜드 캐소드 디바이스들(표면-도전 이미션 타입 이미팅 디바이스들)에 인가되었다. 방출된 전자 빔들을 가속시켜 이 전자들이 형광막(1018)과 충돌하도록 유발하기 위해 고전압이 고-전압 단자 Hv를 통해 금속 후면(1019)에 인가되었다. 그 결과, 각 컬러들( 도 6의 R, G 및 B)의 형광 물질들이 여기되어 빛을 방사하였고, 그것에 의해 이미지를 디스플레이하였다. 고-전압 단자 Hv에 인가될 전압 Va은 3 kV 내지 10 kV로 지정되었고, 각 열-방향 배선(1013)과 각 행-방향 배선(1014) 사이에 인가될 전압 Vf는 14V로 지정되었다.In the image display apparatus using the display panel completed in the above process shown in Figs. 1 and 2, in order to cause these devices to emit electrons, an external terminal from a signal generating apparatus in which scanning signals and modulation signals are not shown Were applied to the respective cold cathode devices (surface-conduction emission type emitting devices) via Dx1 to DxM and Dy1 to DyN. A high voltage was applied to the metal backside 1019 through the high-voltage terminal Hv to accelerate the emitted electron beams and cause these electrons to collide with the fluorescent film 1018. As a result, the fluorescent materials of each of the colors (R, G and B in FIG. 6) were excited to emit light, thereby displaying an image. The voltage Va to be applied to the high-voltage terminal Hv was specified as 3 kV to 10 kV, and the voltage Vf to be applied between each column-directional wiring 1013 and each row-direction wiring 1014 was designated as 14V.

이 경우에, 이미션 지점 열들은 동일한 간격을 두고 2차원적으로 형성되었는데, 스페이서들(1020) 부근의 콜드 캐소드 디바이스들(1012)에 의해 방출된 전자들에 의해 형성된 이미션 지점들을 포함하였다. 그 결과, 좋은 컬러 재생 특성들을 갖는 선명한 컬러 이미지가 디스플레이될 수 있었다. 이것은 스페이서들(1020)의 형성이 전자들의 궤도에 영향을 끼치는 어떠한 전기장 장애도 만들지 않았다는 것을 나타낸다.In this case, the emission point columns were formed two-dimensionally at equal intervals, including the emission points formed by the electrons emitted by the cold cathode devices 1012 near the spacers 1020. As a result, a vivid color image with good color reproduction characteristics could be displayed. This indicates that the formation of spacers 1020 did not create any electric field disturbances affecting the trajectory of the electrons.

돌출한 층(23)이 없는 스페이서들(1020)을 사용한 실시예가 또한 본 발명의 실시예들 중의 하나이고, 상술한 바와 같은 효과들이 역시 얻어질 수 있다. 그러나, 돌출한 층(23)이 스페이서(1020) 상에 형성된 제1 실시예가 스페이서 (1020) 근처의 디스플레이 이미지의 일그러짐을 방지하는데 더 바람직하다.An embodiment using spacers 1020 without protruding layer 23 is also one of the embodiments of the present invention, and the effects as described above can also be obtained. However, the first embodiment in which the protruding layer 23 is formed on the spacer 1020 is more desirable to prevent distortion of the display image near the spacer 1020.

콜드 캐소드 디바이스들(1012)을 갖는 기판(1011) 측의 저-저항막(21b)이 스페이서(1020)의 측면 부분( 높이: 0.3mm)으로 형성되는 실시예가 또한 본 발명의 실시예들 중의 하나이고, 상술한 바와 같은 효과들이 얻어질 수 있다. 그러나, 스페이서(1020)로부터 멀어지는 방향으로 전자 빔의 쉬프트에 의해 유발되는 스페이서(1020) 근처의 디스플레이 이미지의 일그러짐을 방지하기 위해 도 1 및 도 19의 제1 실시예가 더 바람직하다.An embodiment in which the low-resistance film 21b on the side of the substrate 1011 having the cold cathode devices 1012 is formed of a side portion (height: 0.3 mm) of the spacer 1020 is also one of the embodiments of the present invention. And effects as described above can be obtained. However, the first embodiment of FIGS. 1 and 19 is more preferred to prevent distortion of the display image near the spacer 1020 caused by the shift of the electron beam in a direction away from the spacer 1020.

제1 실시예에서, 스페이서(1020)는 밀폐된 컨테이너를 비울 때 적용된 대기압에서 연성의(soft) 물질을 통해 기판(1011)에 인접된다. 정면 플레이트(1017) 측과 기판(1011) 측 모두에 결합 물질(31)을 사용하여 디스플레이 패널이 조립되는 경우와 비교할 때, 이 스페이서는 접합 부분에서의 손상과 넘어짐이 더 확실하게 방지될 수 있다. 또한, 이 스페이서는 기판(1011) 측에 전기적으로 더 확실하게 접속된다. 이것은 밀폐된 컨테이너의 조립을 쉽게 만들고 수율을 증가시킨다.In the first embodiment, the spacer 1020 is adjacent to the substrate 1011 through a soft material at atmospheric pressure applied when emptying the sealed container. Compared to the case where the display panel is assembled using the bonding material 31 on both the front plate 1017 side and the substrate 1011 side, this spacer can be more reliably prevented from damage and tripping at the bonded portion. . In addition, this spacer is electrically connected to the substrate 1011 side more securely. This makes the assembly of closed containers easy and increases the yield.

(제2 실시예)(2nd Example)

제1 실시예에서는, 돌출한 층(23)으로서, 절연막 역할을 하는 실리콘 질화막( 두께: 500 nm, 높이: 0.3 mm)이 사용되었다. 그 결과, 이미지가 제1 실시예와 유사하게 디스플레이될 수 있었다.In the first embodiment, as the protruding layer 23, a silicon nitride film (thickness: 500 nm, height: 0.3 mm) serving as an insulating film was used. As a result, the image could be displayed similarly to the first embodiment.

상술한 바와 같이, 본 발명에 따르면, 장치 내부의 강도를 고정시키는데 우수한 스페이서들을 갖는 이미지 형성 장치가 제공될 수 있다.As described above, according to the present invention, an image forming apparatus having spacers excellent in fixing the strength inside the apparatus can be provided.

특히, 이미지 형성 부재 상에 고정되나 그 이미지 형성 부재에 마주하는 부재에 단지 인접되고, 그리고 이 장치 내부의 강도를 고정하는데 우수한 스페이서들을 갖는 이미지 형성 장치가 제공될 수 있다.In particular, an image forming apparatus may be provided having spacers fixed on the image forming member but adjacent to the member facing the image forming member and which are excellent in fixing the strength inside the apparatus.

게다가, 각 스페이서의 한쪽 끝단이 단지 인접되기 때문에 이미지 형성 장치를 조립하는데 스페이서들의 배치가 용이할 수 있는, 이미지 형성 장치의 제조 방법이 제공될 수 있다.In addition, a method of manufacturing an image forming apparatus can be provided, in which the arrangement of the spacers can be facilitated in assembling the image forming apparatus because only one end of each spacer is adjacent.

본 발명의 이 제조 방법에 따르면, 이 스페이서들이 이미지 형성 부재와 이 이미지 형성 부재에 마주하는 부재 사이에 배치되고, 이 이미지 형성 부재로만 고정된다. 이것은 다음과 같은 장점들을 생기게 한다.According to this manufacturing method of the present invention, these spacers are disposed between the image forming member and the member facing the image forming member, and are fixed only to this image forming member. This produces the following advantages.

만일 스페이서들이 이미지 형성 부재와 이 이미지 형성 부재에 마주하는 부재 모두에 고정된다면, 스페이서들과 양쪽의 이미지 형성 부재 및 이 이미지 형성 부재에 마주하는 부재 사이의 기계적인 그리고 전기적인 접속은, 스페이서들을 이미지 형성 부재와 이 이미지 형성 부재에 마주하는 부재를 향해 미리 지정된 압력으로 누름에 의해 동시에 수행된다. 이 스페이서들을 미리 지정된 압력으로 누르기 위해, 이미지 형성 부재와 이 이미지 형성 부재에 마주하는 부재의 표면들이 평행해야 하고 스페이서들의 높이들이 균일해야 하기 때문에, 장치 제조의 기계적 정확성이 요구된다. 또한, 스페이서들을 이미지 형성 부재와 이 이미지 형성 부재에 마주하는 부재 모두에 동시에 고착하기 위해, 더 높은 압력이 요구되고, 이것은 장치 제조의 비용 증가를 유발한다.If the spacers are secured to both the image forming member and the member facing the image forming member, the mechanical and electrical connection between the spacers and both of the image forming member and the member facing the image forming member may cause the spacers to be imaged. It is performed simultaneously by pressing at a predetermined pressure toward the forming member and the member facing the image forming member. In order to press these spacers at a predetermined pressure, mechanical accuracy of device fabrication is required because the surfaces of the image forming member and the member facing the image forming member must be parallel and the heights of the spacers must be uniform. Also, in order to simultaneously fix the spacers to both the image forming member and the member facing the image forming member, a higher pressure is required, which causes an increase in the cost of manufacturing the device.

본 발명에 따르면, 스페이서들과 이미지 형성 부재 사이의 기계적인 그리고 전기적인 접속을 더 확실하게 달성하고 스페이서들을 고착시 스페이서로의 압력을 줄일 수 있도록 하기 위해, 스페이서들이 이미지 형성 부재에 고정된다. 스페이서들이 이미지 형성 부재에 마주하는 부재에 동시적으로 고정되지 않으므로, 스페이서들로의 압력의 불균일함은 이미지 형성 부재의 휨(warp) 때문에 유발되지 않는다. 또한, 비록 이미지 형성 부재가 휘어진다고 하더라도, 스페이서들로의 압력의 균일함이 달성될 수 있도록, 스페이서들을 누르는 기계적 부분들이 이미지 형성 부재의 영역에 대해 복수개의 섹션들(sections)로 분할되는 것이 편리할 것이다.According to the invention, the spacers are fixed to the image forming member in order to more reliably achieve a mechanical and electrical connection between the spacers and the image forming member and to reduce the pressure on the spacer when the spacers are fixed. Since the spacers are not fixed simultaneously to the member facing the image forming member, non-uniformity of pressure to the spacers is not caused due to warp of the image forming member. Also, even if the image forming member is bent, it is convenient for the mechanical parts pressing the spacers to be divided into a plurality of sections relative to the area of the image forming member so that uniformity of pressure to the spacers can be achieved. something to do.

또한, 본 발명에 따르면, 이미지 형성 부재와 이 이미지 형성 부재에 마주하는 부재 사이에 배치된 스페이서들이 우선 이미지 형성 부재에 고정되고 이미지 형성 부재에 마주하는 부재와 접촉된다. 스페이서들과 이미지 형성 부재에 마주하는 부재 사이의 전기적 접촉이 더 확실히 되도록 이미지 디스플레이 패널의 내부는 비워져 있게 된다. 그리하여, 이미지 형성 부재와 이 이미지 형성 부재에 마주하는 부재의 표면들 상의 평행 정도 및 스페이서들 높이들의 균일함이 저하될 수 있다.Further, according to the present invention, the spacers disposed between the image forming member and the member facing the image forming member are first fixed to the image forming member and in contact with the member facing the image forming member. The interior of the image display panel is emptied so that electrical contact between the spacers and the member facing the image forming member is more secure. Thus, the degree of parallelism and the uniformity of the spacer heights on the surfaces of the image forming member and the member facing the image forming member can be degraded.

도전성 스페이서에 대해서는, 스페이서 표면의 대전(charge-up), 스페이서의 연결 부분에서 전기적 접속의 에러들이 감소될 수 있다.For conductive spacers, errors in charge-up of the spacer surface, electrical connections at the connecting portion of the spacer can be reduced.

스페이서 근처에서 전자 궤도를 쉬프팅하는 요인들의 수가 감소될 수 있다.The number of factors shifting the electron trajectory near the spacer can be reduced.

전자 빔의 궤도가 잘 쉬프트되지 않기 때문에, 휘도 불규칙 또는 컬러 미스레지스트레이션(color misregistration)이 없는 좋은 컬러 재생으로써 선명한 이미지를 디스플레이 할 수 있는 이미지 형성 장치가 얻어질 수 있다.Since the trajectory of the electron beam is not shifted well, an image forming apparatus capable of displaying a clear image with good color reproduction without luminance irregularity or color misregistration can be obtained.

분명히 본 발명의 광범위한 많은 갖가지의 실시예들이 본 발명의 사상과 범위를 벗어나지 않고 만들어질 수 있으므로, 본 발명은 첨부된 청구항들에 정의되는 것을 제외하고는 그것의 특정한 실시예들로 제한되지 않는다는 것이 이해되어야 할 것이다.Apparently, many various embodiments of the present invention can be made without departing from the spirit and scope of the invention, and it is to be understood that the invention is not limited to the specific embodiments thereof except as defined in the appended claims. It should be understood.

Claims (58)

이미지 형성 장치에 있어서,In the image forming apparatus, 복수개의 전자-이미팅 디바이스들을 갖는 전자 소오스와, 상기 전자-이미팅 디바이스들에 의해 방출된 전자들의 조사(irradiation)에 따라 이미지를 형성하는 이미지 형성 부재와, 그리고 상기 이미지 형성 부재와 상기 이미지 형성 부재에 마주하는 부재 사이에 배열된 스페이서들을 포함하되, 상기 스페이서들은 상기 이미지 형성 부재에 고정되고 상기 이미지 형성 부재에 마주하는 부재와 접촉하고 있는 것을 특징으로 하는 이미지 형성 장치.An electron source having a plurality of electron-emitting devices, an image forming member for forming an image according to irradiation of electrons emitted by the electron-emitting devices, and the image forming member and the image forming And spacers arranged between members facing the member, wherein the spacers are in contact with the member fixed to the image forming member and facing the image forming member. 제1 항에 있어서,According to claim 1, 상기 이미지 형성 부재에 마주하는 상기 부재는 복수개의 전자-이미팅 디바이스들이 배열되어 있는 기판을 포함하고, 상기 스페이서들은 상기 기판과 연성의 부재들을 통해 접촉하고 있는 것을 특징으로 하는 이미지 형성 장치.And said member facing said image forming member comprises a substrate on which a plurality of electron-emitting devices are arranged, said spacers being in contact with said substrate through flexible members. 제1 항에 있어서,According to claim 1, 상기 전자-이미팅 디바이스들은 배선들에 의해 연결되고, 상기 이미지 형성 부재에 마주하는 상기 부재는 상기 복수개의 전자-이미팅 디바이스들이 배열된 기판을 포함하고, 상기 스페이서들은 연성의 부재들을 통해 상기 배선들과 접촉하고 있는 것을 특징으로 하는 이미지 형성 장치.The electron-emissive devices are connected by wires, the member facing the image forming member comprises a substrate on which the plurality of electron-emissive devices are arranged, and the spacers are interconnected via flexible members. And an image forming apparatus in contact with the field. 제1 항에 있어서,According to claim 1, 상기 복수개의 전자-이미팅 디바이스들은 복수개의 열-방향 배선들 및 복수개의 행-방향 배선들을 통해 매트릭스 형태로 배선되고, 상기 이미지 형성 부재에 마주하는 상기 부재는 상기 복수개의 전자-이미팅 디바이스들이 배열되어 있는 기판을 포함하고, 그리고 상기 스페이서들은 연성의 부재들을 통해 상기 열-방향 배선들 또는 상기 행-방향 배선들과 접촉하고 있는 것을 특징으로 하는 이미지 형성 장치.The plurality of electron-emitting devices are wired in a matrix form through a plurality of column-directional wires and a plurality of row-directional wires, and the member facing the image forming member is configured by And a substrate arranged thereon, wherein the spacers are in contact with the column-directional wires or the row-directional wires through flexible members. 제4 항에 있어서,The method of claim 4, wherein 상기 스페이서들은 직사각형의 스페이서들이고, 상기 열-방향 배선들 또는 상기 행-방향 배선들의 접합 표면은 주름들(corrugations)을 포함하는 것을 특징으로 하는 이미지 형성 장치.And the spacers are rectangular spacers, and the junction surface of the column-directional wires or the row-directional wires comprises corrugations. 제1 항에 있어서,According to claim 1, 상기 스페이서들은 결합 물질을 사용하여 용접에 의해 상기 이미지 형성 부재에 고정되어 있는 것을 특징으로 하는 이미지 형성 장치.And the spacers are fixed to the image forming member by welding using a bonding material. 제1 항에 있어서,According to claim 1, 상기 스페이서들은 연성의 부재들을 통해 상기 이미지 부재에 마주하는 부재와 접촉되고, 상기 연성의 부재들 각각은 상기 스페이서들 및 접촉되어지는 상기 부재보다 더 연성인 부재인 것을 특징으로 하는 이미지 형성 장치.And said spacers are in contact with a member facing said image member through flexible members, each of said flexible members being a member that is softer than said member being in contact with said spacers. 제1 항에 있어서,According to claim 1, 상기 스페이서들은 연성의 부재들을 통해 이미지 형성 부재에 마주하는 부재와 접촉하고 있고, 상기 연성의 부재들 각각은 노블 금속(noble metal) 및 상기 노블 금속의 합금으로 구성된 군으로부터 선택된 물질로 만들어진 부재인 것을 특징으로 하는 이미지 형성 장치.The spacers are in contact with the member facing the image forming member through the flexible members, wherein each of the flexible members is a member made of a material selected from the group consisting of a noble metal and an alloy of the noble metal. An image forming apparatus. 제1 항에 있어서,According to claim 1, 상기 전자-이미팅 디바이스들은 콜드 캐소드 디바이스들인 것을 특징으로 하는 이미지 형성 장치.And the electro-emissive devices are cold cathode devices. 제9 항에 있어서,The method of claim 9, 상기 콜드 캐소드 디바이스들 각각은 전극들 사이에 전자-이미팅 부분을 갖는 도전성 막을 포함하는 디바이스인 것을 특징으로 하는 이미지 형성 장치.And each of said cold cathode devices is a device comprising a conductive film having an electron-emisting portion between electrodes. 제9 항에 있어서, 상기 콜드 캐소드 디바이스들 각각은 표면-도전 이미션 타입 이미팅 디바이스인 것을 특징으로 하는 이미지 형성 장치.10. An image forming apparatus according to claim 9, wherein each of said cold cathode devices is a surface-conductive emission type emitting device. 제1 항에 있어서,According to claim 1, 상기 스페이서는 도전성을 갖는 스페이서인 것을 특징으로 하는 이미지 형성 장치.And the spacer is a spacer having conductivity. 제12 항에 있어서,The method of claim 12, 상기 스페이서는 105Ω/sq 내지 1012Ω/sq 범위 내에 들어오는 시트 저항을 갖는 것을 특징으로 하는 이미지 형성 장치.And the spacer has a sheet resistance in the range of 10 5 kW / sq to 10 12 kW / sq. 제12 항에 있어서,The method of claim 12, 상기 복수개의 전자-이미팅 디바이스들은 배선들에 의해 연결되어 있고, 상기 이미지 형성 부재에 마주하는 상기 부재는 상기 복수개의 전자-이미팅 디바이스들이 배열되어 있는 기판을 포함하고, 그리고 상기 스페이서들은 연성의 도전성 부재들을 통해 상기 배선들과 접촉되어 있고 상기 배선들과 전기적으로 접속되어 있는 것을 특징으로 하는 이미지 형성 장치.The plurality of electron-emitting devices are connected by wires, the member facing the image forming member includes a substrate on which the plurality of electron-emitting devices are arranged, and the spacers are flexible And an electrical connection with said wirings via electrically conductive members. 제14 항에 있어서,The method of claim 14, 상기 연성의 도전성 부재들 각각은 상기 스페이서들 및 접촉되어지는 상기 배선들 보다 더 연성의 부재인 것을 특징으로 하는 이미지 형성 장치.And each of the flexible conductive members is a softer member than the spacers and the wirings in contact with each other. 제14 항에 있어서,The method of claim 14, 상기 연성의 도전성 부재들 각각은 노블 금속(noble metal) 및 상기 노블 금속의 합금으로 구성된 군으로부터 선택된 물질로 만들어진 부재인 것을 특징으로 하는 이미지 형성 장치.Each of the flexible conductive members is a member made of a material selected from the group consisting of a noble metal and an alloy of the noble metal. 제14 항에 있어서,The method of claim 14, 상기 스페이서들 각각은 상기 기판 상에 배치된 상기 전자-이미팅 디바이스들에 의해 방출된 전자를 가속하는 가속 전극에 고정되어 있고 상기 가속 전극에 전기적으로 접속되어 있는 것을 특징으로 하는 이미지 형성 장치.Each of said spacers is fixed to an acceleration electrode for accelerating electrons emitted by said electron-emitting devices disposed on said substrate and electrically connected to said acceleration electrode. 제17 항에 있어서,The method of claim 17, 상기 스페이서들 각각은 노블 금속막(noble metal film)을 통해 상기 가속 전극에 고정되어 있는 것을 특징으로 하는 이미지 형성 장치.And each of the spacers is fixed to the acceleration electrode through a noble metal film. 제17 항에 있어서,The method of claim 17, 상기 스페이서들 각각은 결합 물질을 사용하여 용접에 의해 상기 가속 전극에 고정되어 있는 것을 특징으로 하는 이미지 형성 장치.Each of said spacers is fixed to said acceleration electrode by welding using a bonding material. 제12 항에 있어서,The method of claim 12, 상기 복수개의 전자-이미팅 디바이스들은 복수개의 열-방향 배선들 및 복수개의 행-방향 배선들을 통해 매트릭스 형태로 배선되어 있고, 상기 이미지 형성 부재에 마주하는 상기 부재는 상기 전자-이미팅 디바이스들이 배열되어 있는 기판을 포함하고, 상기 스페이서들은 연성의 도전성 부재들을 통해 상기 열-방향 배선들 또는 상기 행-방향 배선들과 접촉되어 있고, 상기 배선들과 전기적으로 접속된 것을 특징으로 하는 이미지 형성 장치.The plurality of electron-emissive devices are wired in a matrix form through a plurality of column-directional wires and a plurality of row-directional wires, wherein the member facing the image forming member is arranged by the electron-emitting devices. And a substrate, wherein the spacers are in contact with the column-direction wires or the row-direction wires via a flexible conductive member and are electrically connected to the wires. 제20 항에 있어서,The method of claim 20, 상기 연성의 도전성 부재들 각각은 상기 스페이서들 및 접촉되어지는 상기 배선들보다 더 연성의 부재인 것을 특징으로 하는 이미지 형성 장치.And wherein each of the flexible conductive members is a softer member than the spacers and the wirings in contact with each other. 제20 항에 있어서,The method of claim 20, 상기 연성의 도전성 부재들 각각은 노블 금속(noble metal) 및 상기 노블 금속의 합금으로 구성된 군으로부터 선택된 물질로 만들어진 부재인 것을 특징으로 하는 이미지 형성 장치.Each of the flexible conductive members is a member made of a material selected from the group consisting of a noble metal and an alloy of the noble metal. 제20 항에 있어서,The method of claim 20, 상기 스페이서들 각각은 상기 기판 상에 배치된 상기 전자-이미팅 디바이스들에 의해 방출된 전자들을 가속하는 가속 전극에 고정되어 있고 상기 가속 전극에 전기적으로 접속되어 있는 것을 특징으로 하는 이미지 형성 장치.And each of said spacers is fixed to an acceleration electrode for accelerating electrons emitted by said electron-emitting devices disposed on said substrate and electrically connected to said acceleration electrode. 제23 항에 있어서,The method of claim 23, wherein 상기 스페이서들 각각은 노블 금속막을 통해 상기 가속 전극에 고정되어 있는 것을 특징으로 하는 이미지 형성 장치.Each of the spacers is fixed to the acceleration electrode through a noble metal film. 제23 항에 있어서,The method of claim 23, wherein 상기 스페이서들 각각은 결합 물질을 사용하여 용접함으로써 상기 가속 전극에 고정되어 있는 것을 특징으로 하는 이미지 형성 장치.Each of the spacers is fixed to the acceleration electrode by welding using a bonding material. 제20 항에 있어서,The method of claim 20, 상기 스페이서들은 직사각형의 스페이서들이고, 상기 열-방향 배선들 또는 상기 행-방향 배선들의 접합 표면은 주름들(corrugations)을 포함하는 것을 특징으로 하는 이미지 형성 장치.And the spacers are rectangular spacers, and the junction surface of the column-directional wires or the row-directional wires comprises corrugations. 제12 항에 있어서,The method of claim 12, 상기 전자-이미팅 디바이스들은 콜드 캐소드 디바이스들인 것을 특징으로 하는 이미지 형성 장치.And the electro-emissive devices are cold cathode devices. 제27 항에 있어서,The method of claim 27, 상기 콜드 캐소드 디바이스들 각각은 전극들 사이에 전자-이미팅 부분을 갖는 도전성 막을 포함하는 디바이스인 것을 특징으로 하는 이미지 형성 장치.And each of said cold cathode devices is a device comprising a conductive film having an electron-emisting portion between electrodes. 제27 항에 있어서,The method of claim 27, 상기 콜드 캐소드 디바이스들 각각은 표면-도전 이미션 타입 이미팅 디바이스인 것을 특징으로 하는 이미지 형성 장치.And each of said cold cathode devices is a surface-conductive emission type emitting device. 복수개의 전자-이미팅 디바이스들을 갖는 전자 소오스와, 상기 전자-이미팅 디바이스들에 의해 방출된 전자들의 조사(irradiation)에 따라 이미지를 형성하는 이미지 형성 부재와, 그리고 상기 이미지 형성 부재와 상기 이미지 형성 부재에 마주하는 부재 사이에 배열된 스페이서들을 포함하는 이미지 형성 장치의 제조 방법에 있어서,An electron source having a plurality of electron-emitting devices, an image forming member for forming an image according to irradiation of electrons emitted by the electron-emitting devices, and the image forming member and the image forming A method of manufacturing an image forming apparatus comprising spacers arranged between members facing a member, the method comprising: 상기 스페이서들을 상기 이미지 형성 부재에 고정하는 단계와;Securing the spacers to the image forming member; 상기 스페이서들을 상기 이미지 형성 부재에 마주하는 상기 부재와 접촉시키는 단계를 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.Contacting said spacers with said member facing said image forming member. 제30 항에 있어서,The method of claim 30, 상기 이미지 형성 부재에 마주하는 상기 부재는 상기 복수개의 전자 이미팅 디바이스들이 배열되어 있는 기판을 포함하고, 상기 스페이서들을 상기 부재에 접촉시키는 단계는:The member facing the image forming member includes a substrate on which the plurality of electronic imaging devices are arranged, and contacting the spacers to the member includes: 연성의 부재들을 통해 상기 스페이서들을 상기 복수개의 전자 이미팅 디바이스들이 배열되어 있는 상기 기판과 접촉시키는 단계를 포함하는 것을 특징으로 이미지 형성 장치의 제조 방법.Contacting the spacers with the substrate on which the plurality of electron-emitting devices are arranged via flexible members. 제30 항에 있어서,The method of claim 30, 상기 복수개의 전자-이미팅 디바이스들은 배선들에 의해 연결되고, 상기 이미지 형성 부재에 마주하는 상기 부재는 상기 복수개의 전자-이미팅 디바이스들이 배열된 기판을 포함하고, 상기 스페이서들을 상기 부재에 접촉시키는 단계는:The plurality of electron-emitting devices are connected by wires, and the member facing the image forming member includes a substrate on which the plurality of electron-emitting devices are arranged, the contacting spacers with the member. The steps are: 상기 스페이서들을 연성의 부재들을 통해 상기 배선들과 접촉시키는 단계를 포함하는 것을 특징으로 이미지 형성 장치의 제조 방법.Contacting the spacers with the wirings through flexible members. 제30 항에 있어서,The method of claim 30, 상기 복수개의 전자-이미팅 디바이스들은 복수개의 열-방향 배선들 및 복수개의 행-방향 배선들을 통해 매트릭스 형태로 배선되고, 상기 이미지 형성 부재에 마주하는 상기 부재는 상기 복수개의 전자 이미팅 디바이스들이 배열된 기판을 포함하고, 상기 스페이서들을 상기 부재와 접촉시키는 단계는 연성의 부재들을 통해 상기 열-방향 배선들 또는 상기 행-방향 배선들과 접촉시키는 단계를 포함하는 것을 특징으로 이미지 형성 장치의 제조 방법.The plurality of electron-emissive devices are wired in a matrix form through a plurality of column-direction wires and a plurality of row-direction wires, and the member facing the image forming member is arranged by the plurality of electron emitting devices. And a step of bringing the spacers into contact with the member, the contacting of the spacers with the column-direction wirings or the row-direction wirings through flexible members. . 제33 항에 있어서,The method of claim 33, wherein 상기 스페이서들은 직사각형의 스페이서들이고, 상기 열-방향 배선들 또는 상기 행-방향 배선들의 접합 표면들은 주름들(corrugations)을 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And said spacers are rectangular spacers, and said joining surfaces of said column-oriented wirings or said row-directional wirings comprise corrugations. 제30 항에 있어서,The method of claim 30, 상기 스페이서들을 고정하는 단계는 결합 물질을 사용하여 용접에 의해 상기 스페이서들을 상기 이미지 형성 부재에 고정하는 단계를 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.Fixing the spacers to fixing the spacers to the image forming member by welding using a bonding material. 제30 항에 있어서,The method of claim 30, 상기 스페이서들은 연성의 부재들을 통해 상기 이미지 형성 부재에 마주하는 부재와 접촉시키되, 상기 연성의 부재들 각각은 상기 스페이서들 및 접촉되어지는 상기 부재보다 더 연성의 부재인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.The spacers are brought into contact with a member facing the image forming member through the flexible members, wherein each of the flexible members is a softer member than the spacer and the member being contacted. Manufacturing method. 제30 항에 있어서,The method of claim 30, 상기 스페이서들은 연성의 부재들을 통해 상기 이미지 형성 부재에 마주하는 부재와 접촉시키되, 상기 연성의 부재들 각각은 노블 금속 및 상기 노블 금속의 합금으로 구성된 군으로부터 선택된 물질로 만들어진 부재인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And the spacers are in contact with the member facing the image forming member through the flexible members, wherein each of the flexible members is a member made of a material selected from the group consisting of a noble metal and an alloy of the noble metal. Method of manufacturing the forming apparatus. 제30 항에 있어서,The method of claim 30, 상기 전자-이미팅 디바이스들은 콜드 캐소드 디바이스들인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And said electron-emitting devices are cold cathode devices. 제38 항에 있어서,The method of claim 38, wherein 상기 콜드 캐소드 디바이스들 각각은 전극들 사이에 전자-이미팅 부분을 갖는 도전성 막을 포함하는 디바이스인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.Wherein each of the cold cathode devices is a device comprising a conductive film having an electron-emisting portion between the electrodes. 제38 항에 있어서,The method of claim 38, wherein 상기 콜드 캐소드 디바이스들 각각은 표면-도전 이미션 타입 이미팅 디바이스인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.Wherein each of the cold cathode devices is a surface-conductive emission type emitting device. 제30 항에 있어서,The method of claim 30, 상기 스페이서들 각각은 도전성을 갖는 스페이서인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And each of the spacers is a conductive spacer. 제41 항에 있어서,42. The method of claim 41 wherein 상기 스페이서들 각각은 105Ω/sq 내지 1012Ω/sq 범위 내에 들어오는 시트 저항을 갖는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.Wherein each of said spacers has a sheet resistance within a range of 10 5 kW / sq to 10 12 kW / sq. 제41 항에 있어서,42. The method of claim 41 wherein 상기 복수개의 전자-이미팅 디바이스들은 배선들에 의해 연결되고, 상기 이미지 형성 부재에 마주하는 상기 부재는 상기 복수개의 전자-이미팅 디바이스들이 배열되어 있는 기판을 포함하고, 그리고 상기 스페이서들을 상기 부재와 접촉시키는 단계는 연성의 도전성 부재들을 통해 상기 스페이서들을 상기 배선들에 전기적으로 접속하고, 상기 스페이서들을 상기 배선들과 접촉시키는 단계를 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.The plurality of electron-emitting devices are connected by wires, the member facing the image forming member includes a substrate on which the plurality of electron-emitting devices are arranged, and the spacers with the member. And the step of contacting electrically connects the spacers to the wirings through a flexible conductive member, and contacting the spacers with the wirings. 제43 항에 있어서,The method of claim 43, 상기 연성의 도전성 부재들 각각은 상기 각각의 스페이서들 또는 접촉되어지는 상기 각각의 배선들보다 더 연성의 부재인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And wherein each of the flexible conductive members is a member that is softer than the respective spacers or the respective wirings to be in contact with each other. 제43 항에 있어서,The method of claim 43, 상기 연성의 도전성 부재들 각각은 노블 금속 및 상기 노블 금속의 합금으로 구성된 군으로부터 선택된 물질로 만들어진 부재인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And wherein each of the flexible conductive members is a member made of a material selected from the group consisting of a noble metal and an alloy of the noble metal. 제43 항에 있어서,The method of claim 43, 상기 스페이서들을 고정시키는 단계는 상기 기판 상에 배열된 상기 전자-이미팅 디바이스들에 의해 방출된 전자를 가속하는 가속 전극에 상기 스페이서들을 전기적으로 접속하고, 상기 스페이서들을 상기 가속 전극에 고정하는 단계를 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.The fixing of the spacers may include electrically connecting the spacers to an acceleration electrode for accelerating electrons emitted by the electron-emitting devices arranged on the substrate, and fixing the spacers to the acceleration electrode. Method of manufacturing an image forming apparatus comprising a. 제46 항에 있어서,47. The method of claim 46 wherein 상기 스페이서들을 상기 가속 전극에 고정하는 단계는 노블 금속막을 통해 상기 스페이서들을 상기 가속 전극에 고정하는 단계를 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And fixing the spacers to the acceleration electrode comprises fixing the spacers to the acceleration electrode through a noble metal film. 제46 항에 있어서,47. The method of claim 46 wherein 상기 스페이서들을 상기 가속 전극에 고정하는 단계는 상기 가속 전극 상에 공급된 결합 물질을 사용하여 용접에 의해 상기 스페이서들을 상기 가속 전극에 고정하는 단계를 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And fixing the spacers to the acceleration electrode comprises fixing the spacers to the acceleration electrode by welding using a bonding material supplied on the acceleration electrode. 제41 항에 있어서,42. The method of claim 41 wherein 상기 전자-이미팅 디바이스들은 복수개의 열-방향 배선들 및 복수개의 행-방향 배선들을 통해 매트릭스 형태로 배선된 전자 이미팅 디바이스들이고, 상기 이미지 형성 부재에 마주하는 상기 부재는 상기 전자-이미팅 디바이스들이 배열된 기판을 포함하고, 그리고 상기 스페이서들을 상기 부재와 접촉시키는 단계는 연성의 도전성 부재들을 통해 상기 열-방향 배선들 또는 상기 행-방향 배선들에 상기 스페이서들을 전기적으로 접속하고, 상기 스페이서들을 상기 열-방향 배선들 또는 상기 행-방향 배선들과 접촉시키는 단계를 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.The electron-emitting devices are electron-emitting devices wired in a matrix form through a plurality of column-direction wires and a plurality of row-direction wires, and the member facing the image forming member is the electron-emitting device And a substrate in which the spacers are arranged, and contacting the spacers with the member electrically connects the spacers to the column-direction wirings or the row-direction wirings through a flexible conductive member, And contacting the column-directional wires or the row-directional wires. 제49 항에 있어서,The method of claim 49, 상기 연성의 도전성 부재들 각각은 상기 스페이서들 각각 또는 접촉되어지는 상기 배선들 각각 보다 더 연성의 부재인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.Wherein each of the flexible conductive members is a softer member than each of the spacers or each of the wirings to be in contact with each other. 제49 항에 있어서,The method of claim 49, 상기 연성의 도전성 부재들 각각은 노블 금속 및 상기 노블 금속의 합금으로 구성된 군으로부터 선택된 물질로 만들어진 부재인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And wherein each of the flexible conductive members is a member made of a material selected from the group consisting of a noble metal and an alloy of the noble metal. 제49 항에 있어서,The method of claim 49, 상기 스페이서들을 고정하는 단계는:The fixing of the spacers is: 상기 기판 상에 배열된 상기 전자-이미팅 디바이스들에 의해 방출된 전자들을 가속하는 가속 전극에 상기 스페이서들을 전기적으로 접속하고, 상기 스페이서들을 상기 가속 전극에 고정하는 단계를 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.Electrically connecting said spacers to an acceleration electrode for accelerating electrons emitted by said electron-emitting devices arranged on said substrate, and fixing said spacers to said acceleration electrode. Method of manufacturing the forming apparatus. 제52 항에 있어서,The method of claim 52, wherein 상기 스페이서들을 상기 가속 전극에 고정하는 단계는 노블 금속막을 통해 상기 스페이서들을 상기 가속 전극에 고정하는 단계를 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And fixing the spacers to the acceleration electrode comprises fixing the spacers to the acceleration electrode through a noble metal film. 제52 항에 있어서,The method of claim 52, wherein 상기 스페이서들을 상기 가속 전극에 고정하는 단계는 상기 가속 전극에 공급된 결합 물질을 사용하여 용접에 의해 상기 스페이서들을 상기 가속 전극에 고정하는 단계를 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And fixing the spacers to the acceleration electrode comprises fixing the spacers to the acceleration electrode by welding using a bonding material supplied to the acceleration electrode. 제49 항에 있어서,The method of claim 49, 상기 스페이서들은 직사각형의 스페이서들이고, 상기 열-방향 배선들 또는 상기 행-방향 배선들의 접합 표면은 주름들(corrugations)을 포함하는 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And said spacers are rectangular spacers, and said joining surface of said column-oriented wirings or said row-directional wirings comprises corrugations. 제41 항에 있어서,42. The method of claim 41 wherein 상기 전자-이미팅 디바이스들은 콜드 캐소드 디바이스들인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And said electron-emitting devices are cold cathode devices. 제56 항에 있어서,The method of claim 56, wherein 상기 콜드 캐소드 디바이스는 전극들 사이에 전자-이미팅 부분을 갖는 도전성 막을 포함하는 디바이스인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And said cold cathode device is a device comprising a conductive film having an electron-imitting portion between electrodes. 제57 항에 있어서,The method of claim 57, 상기 콜드 캐소드 디바이스는 표면-도전 이미션 타입 이미팅 디바이스인 것을 특징으로 하는 이미지 형성 장치의 제조 방법.And the cold cathode device is a surface-conductive emission type emitting device.
KR10-1998-0011251A 1997-03-31 1998-03-31 Image forming apparatus and method of manufacturing the same KR100356242B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP97-081275 1997-03-31
JP8127597 1997-03-31
JP98-070091 1998-03-19
JP07009198A JP3234188B2 (en) 1997-03-31 1998-03-19 Image forming apparatus and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR19980080946A true KR19980080946A (en) 1998-11-25
KR100356242B1 KR100356242B1 (en) 2003-01-24

Family

ID=26411247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0011251A KR100356242B1 (en) 1997-03-31 1998-03-31 Image forming apparatus and method of manufacturing the same

Country Status (6)

Country Link
US (2) US6512329B1 (en)
EP (1) EP0869531B1 (en)
JP (1) JP3234188B2 (en)
KR (1) KR100356242B1 (en)
CN (1) CN1143357C (en)
DE (1) DE69821666T2 (en)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872424A (en) * 1997-06-26 1999-02-16 Candescent Technologies Corporation High voltage compatible spacer coating
JP3305283B2 (en) * 1998-05-01 2002-07-22 キヤノン株式会社 Image display device and control method of the device
WO2000060568A1 (en) 1999-04-05 2000-10-12 Canon Kabushiki Kaisha Electron source and image forming device
JP2002056775A (en) * 2000-06-02 2002-02-22 Mitsubishi Electric Corp Manufacturing method of substrate for plasma display panel, substrate for plasma display panel, and plasma display panel
JP3610325B2 (en) 2000-09-01 2005-01-12 キヤノン株式会社 Electron emitting device, electron source, and method of manufacturing image forming apparatus
JP3634781B2 (en) * 2000-09-22 2005-03-30 キヤノン株式会社 Electron emission device, electron source, image forming device, and television broadcast display device
JP3768908B2 (en) * 2001-03-27 2006-04-19 キヤノン株式会社 Electron emitting device, electron source, image forming apparatus
KR100788384B1 (en) * 2001-05-08 2007-12-31 엘지.필립스 엘시디 주식회사 Flourscent discharge lamp of plate type
US7138758B2 (en) 2003-05-15 2006-11-21 Canon Kabushiki Kaisha Image forming apparatus having a high-resistance coated spacer in electrical contact with wirings components at predetermined intervals
EP1484782A3 (en) * 2003-06-06 2009-04-22 Canon Kabushiki Kaisha Electron beam apparatus, and method for manufacturing a spacer used for the same
JP4035494B2 (en) * 2003-09-10 2008-01-23 キヤノン株式会社 Airtight container and image display device using the same
KR20050096479A (en) * 2004-03-30 2005-10-06 삼성에스디아이 주식회사 Electron emission device and manufacturing method thereof
CN100463100C (en) * 2004-06-01 2009-02-18 佳能株式会社 Image display apparatus
JP2005347200A (en) * 2004-06-07 2005-12-15 Hitachi Displays Ltd Image formation device
JP3927972B2 (en) * 2004-06-29 2007-06-13 キヤノン株式会社 Image forming apparatus
JP4594076B2 (en) * 2004-12-27 2010-12-08 キヤノン株式会社 Image display device
JP2006244745A (en) * 2005-03-01 2006-09-14 Hitachi Ltd Display panel
JP4498971B2 (en) * 2005-04-19 2010-07-07 大日本印刷株式会社 Spacer member, cold cathode FPD panel substrate using the spacer member, cold cathode FPD panel, and manufacturing method of spacer member for cold cathode FPD panel
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7884483B2 (en) 2005-06-14 2011-02-08 Cufer Asset Ltd. L.L.C. Chip connector
KR20070044579A (en) * 2005-10-25 2007-04-30 삼성에스디아이 주식회사 Spacer and electron emission display device having the spacer
KR20070046666A (en) * 2005-10-31 2007-05-03 삼성에스디아이 주식회사 Spacer and electron emission display device having the same
JP2008077919A (en) * 2006-09-20 2008-04-03 Hitachi Displays Ltd Image display device
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP2008293956A (en) * 2007-04-23 2008-12-04 Canon Inc Spacer and its manufacturing method and image display apparatus using the same and its manufacturing method
US8011947B2 (en) * 2009-08-12 2011-09-06 Giga-Byte Technology Co., Ltd. HDMI assembly and HDMI port for the same
US9272371B2 (en) 2013-05-30 2016-03-01 Agc Automotive Americas R&D, Inc. Solder joint for an electrical conductor and a window pane including same
US10263362B2 (en) 2017-03-29 2019-04-16 Agc Automotive Americas R&D, Inc. Fluidically sealed enclosure for window electrical connections
US10849192B2 (en) 2017-04-26 2020-11-24 Agc Automotive Americas R&D, Inc. Enclosure assembly for window electrical connections

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614781A (en) * 1992-04-10 1997-03-25 Candescent Technologies Corporation Structure and operation of high voltage supports
US4904895A (en) 1987-05-06 1990-02-27 Canon Kabushiki Kaisha Electron emission device
JP2654012B2 (en) 1987-05-06 1997-09-17 キヤノン株式会社 Electron emitting device and method of manufacturing the same
EP0299461B1 (en) 1987-07-15 1995-05-10 Canon Kabushiki Kaisha Electron-emitting device
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JP3044382B2 (en) 1989-03-30 2000-05-22 キヤノン株式会社 Electron source and image display device using the same
JPH02257551A (en) 1989-03-30 1990-10-18 Canon Inc Image forming device
JP2967288B2 (en) 1990-05-23 1999-10-25 キヤノン株式会社 Multi electron beam source and image display device using the same
US5424605A (en) * 1992-04-10 1995-06-13 Silicon Video Corporation Self supporting flat video display
WO1994015244A1 (en) 1992-12-29 1994-07-07 Pixel International S.A. Spacers for flat display screens and methods therefor
GB2276270A (en) * 1993-03-18 1994-09-21 Ibm Spacers for flat panel displays
JP3044435B2 (en) 1993-04-05 2000-05-22 キヤノン株式会社 Electron source and image forming apparatus
AU673910B2 (en) 1993-05-20 1996-11-28 Canon Kabushiki Kaisha Image-forming apparatus
JPH0778570A (en) * 1993-07-13 1995-03-20 Toshiba Corp Color picture tube and manufacture thereof
JP3241219B2 (en) 1993-11-01 2001-12-25 キヤノン株式会社 Method of manufacturing image display device
JP3280139B2 (en) * 1993-11-19 2002-04-30 日立化成工業株式会社 Display panel
JP3305151B2 (en) * 1994-02-18 2002-07-22 キヤノン株式会社 Image display device
JP3285703B2 (en) 1994-06-01 2002-05-27 キヤノン株式会社 Image forming device
JPH087794A (en) 1994-06-23 1996-01-12 Canon Inc Image forming device
CN1271675C (en) 1994-06-27 2006-08-23 佳能株式会社 Electron beam equipment and image display equipment
US5949184A (en) * 1994-11-11 1999-09-07 Sony Corporation Light-emitting device and method of manufacturing the same
JP3320294B2 (en) 1995-02-03 2002-09-03 キヤノン株式会社 Electron beam generator and image forming apparatus using the same
JP3083076B2 (en) * 1995-04-21 2000-09-04 キヤノン株式会社 Image forming device
US6140985A (en) * 1995-06-05 2000-10-31 Canon Kabushiki Kaisha Image display apparatus
JP3174999B2 (en) 1995-08-03 2001-06-11 キヤノン株式会社 Electron emitting element, electron source, image forming apparatus using the same, and method of manufacturing the same
US5811927A (en) 1996-06-21 1998-09-22 Motorola, Inc. Method for affixing spacers within a flat panel display
EP0851457B1 (en) 1996-12-25 2004-08-11 Canon Kabushiki Kaisha Image forming apparatus
JP3195290B2 (en) 1997-03-31 2001-08-06 キヤノン株式会社 Image forming device
JP3187367B2 (en) 1997-03-31 2001-07-11 キヤノン株式会社 Electronic device and image forming apparatus using the same
JP3703287B2 (en) 1997-03-31 2005-10-05 キヤノン株式会社 Image forming apparatus
JP3305252B2 (en) * 1997-04-11 2002-07-22 キヤノン株式会社 Image forming device

Also Published As

Publication number Publication date
JPH10334832A (en) 1998-12-18
KR100356242B1 (en) 2003-01-24
CN1195184A (en) 1998-10-07
US6700321B2 (en) 2004-03-02
JP3234188B2 (en) 2001-12-04
DE69821666D1 (en) 2004-03-25
EP0869531A3 (en) 1998-12-02
US6512329B1 (en) 2003-01-28
DE69821666T2 (en) 2004-12-23
US20030030367A1 (en) 2003-02-13
EP0869531B1 (en) 2004-02-18
CN1143357C (en) 2004-03-24
EP0869531A2 (en) 1998-10-07

Similar Documents

Publication Publication Date Title
KR100356242B1 (en) Image forming apparatus and method of manufacturing the same
KR100265872B1 (en) Electron apparatus using electron-emitting device and image forming apparatus
US6144154A (en) Image forming apparatus for forming image by electron irradiation
KR100340649B1 (en) Image forming apparatus
US6288485B1 (en) Electron apparatus using electron-emitting device and image forming apparatus
US6522064B2 (en) Image forming apparatus and method of manufacture the same
JP3466870B2 (en) Method of manufacturing image forming apparatus
JP3302293B2 (en) Image forming device
JP4095195B2 (en) Electron beam generator and image forming apparatus
JP3624111B2 (en) Image forming apparatus
JP3619043B2 (en) Image forming apparatus
JP3581586B2 (en) Method of manufacturing spacer and method of manufacturing electron beam device
EP0991102A1 (en) Charge-up suppressing film for spacer in image forming apparatus
JP3337929B2 (en) Image forming device
JPH10284284A (en) Antistatic film and display device
JPH1116519A (en) Electron beam apparatus and image forming apparatus
JPH11339696A (en) Image forming device
JP2000208072A (en) Image forming device
JP2000208032A (en) Electron beam device
JPH10199455A (en) Image display device
JP2000250457A (en) Image forming device
JP2000250460A (en) Image forming device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee