JP3619043B2 - Image forming apparatus - Google Patents
Image forming apparatus Download PDFInfo
- Publication number
- JP3619043B2 JP3619043B2 JP04508899A JP4508899A JP3619043B2 JP 3619043 B2 JP3619043 B2 JP 3619043B2 JP 04508899 A JP04508899 A JP 04508899A JP 4508899 A JP4508899 A JP 4508899A JP 3619043 B2 JP3619043 B2 JP 3619043B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electron
- resistance film
- spacer
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は画像形成装置に関し、特に、複数の電子放出素子を配置した真空外囲器のスペーサの放電を抑制した平面型画像形成装置に関する。
【0002】
【従来の技術】
平面型表示装置は、薄型でかつ軽量であることから、ブラウン管型表示装置に置き換わるものとして注目されている。特に、電子放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた表示装置は、従来の他の方式の表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【0003】
従来、電子放出素子として熱陰極素子と冷陰極素子の2種類が知られている。このうち冷陰極素子では、例えば表面伝導型電子放出素子や、電界放出型素子(以下FE型と記す)や、金属/絶縁層/金属型放出素子(以下MIM型と記す)、などが知られている。
【0004】
表面伝導型電子放出素子としては、例えば、M.I.Elinson,Radio Eng.Electron Phys.,10,1290,(1965)が知られている。
【0005】
表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としては、前記エリンソン等によるSnO2 薄膜を用いたものの他に、Au薄膜によるもの[G.Dittmer:“Thin Solid Films”,9,317(1972)]や、In2 O3 /SnO2 薄膜によるもの[M.Hartwell and C.G.Fonstad:“IEEE Trans.ED Conf.”,519(1975)]や、カーボン薄膜によるもの[荒木久 他:真空、第26巻、第1号、22(1983)]等が報告されている。
【0006】
これらの表面伝導型電子放出素子の素子構成の典型的な例として、図18に前述のM.Hartwellらによる素子の平面図を示す。同図において、3001は基板で、3004はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜3004は図示のようにH字形の平面形状に形成されている。該導電性薄膜3004に後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部3005が形成される。図中の間隔Lは、0.5〜1[mm]、Wは、0.1[mm]で設定されている。尚、図示の便宜から、電子放出部3005は導電性薄膜3004の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【0007】
M.Hartwellらによる素子をはじめとして上述の表面伝導型電子放出素子においては、電子放出を行う前に導電性薄膜3004に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部3005を形成するのが一般的であった。すなわち、通電フォーミングとは、前記導電性薄膜3004の両端に一定の直流電圧、もしくは、例えば1V/分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜3004を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部3005を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜3004の一部には、亀裂が発生する。前記通電フォーミング後に導電性薄膜3004に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【0008】
また、FE型の例は、例えば、W.P.Dyke & W.W.Dolan,“Field emission”,Advance in Electron Physics,8,89(1956)や、あるいは、C.A.Spindt,“Physical properties of thin−film field emission cathodes with molybdenium cones”,J.Appl.Phys.,47,5248(1976)などが知られている。
【0009】
FE型の素子構成の典型的な例として、図19に前述のC.A.Spindtらによる素子の断面図を示す。同図において、3010は基板で、3011は導電材料よりなるエミッタ配線、3012はエミッタコーン、3013は絶縁層、3014はゲート電極である。本素子は、エミッタコーン3012とゲート電極3014の間に適宜の電圧を印加することにより、エミッタコーン3012の先端部より電界放出を起こさせるものである。
【0010】
また、FE型の他の素子構成として、図19のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【0011】
また、MIM型の例としては、例えば、C.A.Mead,“Operation of tunnel−emission Devices,J.Appl.Phys.,32,646(1961)などが知られている。MIM型の素子構成の典型的な例を図20に示す。同図は断面図であり、図において、3020は基板で、3021は金属よりなる下電極、3022は厚さ100オングストローム程度の薄い絶縁層、3023は厚さ80〜300オングストローム程度の金属よりなる上電極である。
【0012】
MIM型においては、上電極3023と下電極3021の間に適宜の電圧を印加することにより、上電極3023の表面より電子放出を起こさせるものである。
【0013】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒーターを必要としない。従って、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒーターの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。
【0014】
このため、冷陰極素子を応用するための研究が盛んに行われてきている。
【0015】
例えば、表面伝導型電子放出素子は、冷陰極素子のなかでも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、例えば本出願人による特開昭64−31332号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【0016】
また、表面伝導型電子放出素子の応用については、例えば、画像形成装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。
【0017】
特に、画像形成装置への応用としては、例えば本出願人によるUSP5,066,883や特開平2−257551号公報や特開平4−28137号公報において開示されているように、表面伝導型電子放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた画像形成装置が研究されている。表面伝導型電子放出素子と蛍光体とを組み合わせて用いた画像形成装置は、従来の他の方式の画像形成装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【0018】
また、FE型を多数個ならべて駆動する方法は、例えば本出願人によるUSP4,904,895に開示されている。また、FE型を画像形成装置に応用した例として、例えば、R.Meyerらにより報告された平板型表示装置が知られている。[R.Meyer:“Recent Development on Microtips Display at LETI”,Tech.Digest of 4th Int.Vacuum Microelectronics Conf.,Nagahama,pp.6〜9(1991)]
また、MIM型を多数個並べて画像形成装置に応用した例は、例えば本出願人による特開平3−55738号公報に開示されている。
【0019】
図21は平面型の画像形成装置をなす表示パネル部の一例を示す斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【0020】
図中、3115はリアプレート、3116は側壁、3117はフェースプレートであり、リアプレート3115、側壁3116及びフェースプレート3117により、表示パネルの内部を真空に維持するための外囲器(気密容器)を形成している。
【0021】
リアプレート3115には基板3111が固定されているが、この基板3111上には冷陰極素子3112が、n×m個形成されている(n,mは2以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。)。また、前記N×M個の冷陰極素子3112は、(従来図4)に示すとおり、m本の行方向配線3113とn本の列方向配線3114により配線されている。これら基板3111、冷陰極素子3112、行方向配線3113及び列方向配線3114によって構成される部分をマルチ電子ビーム源と呼ぶ。また、行方向配線3113と列方向配線3114の少なくとも交差する部分には、両配線間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。
【0022】
フェースプレート3117の下面には、蛍光体からなる蛍光膜3118が形成されており、赤(R)、緑(G)、青(B)の3原色の蛍光体(不図示)が塗り分けられている。また、蛍光膜3118をなす上記各色蛍光体の間には黒色体(不図示)が設けてあり、さらに蛍光膜3118のリアプレート3115側の面には、Al等からなるメタルバック3119が形成されている。
【0023】
Dx1〜Dxm及びDy1〜Dyn及びHvは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Dx1〜Dxmはマルチ電子ビーム源の行方向配線3113と、Dy1〜Dynはマルチ電子ビーム源の列方向配線3114と、Hvはメタルバック3119と各々電気的に接続している。
【0024】
また、上記気密容器の内部は10のマイナス6乗Torr程度の真空に保持されており、画像形成装置の表示面積が大きくなるにしたがい、気密容器内部と外部の気圧差によるリアプレート3115及びフェースプレート3117の変形あるいは破壊を防止する手段が必要となる。リアプレート3115及びフェースプレート3117を厚くすることによる方法は、画像形成装置の重量を増加させるのみならず、斜め方向から見たときに画像のゆがみや視差を生ずる。
【0025】
これに対し、図21においては、比較的薄いガラス板からなり大気圧を支えるための構造支持体(スペーサあるいはリブと呼ばれる)3120が設けられている。このようにして、マルチビーム電子源が形成された基板3111と蛍光膜3118が形成されたフェースプレート3117間は通常サブミリないし数ミリに保たれ、前述したように気密容器内部は高真空に保持されている。
【0026】
以上説明した表示パネルを用いた画像形成装置は、容器外端子Dx1ないしDxm、Dy1ないしDynを通じて各冷陰極素子3112に電圧を印加すると、各冷陰極素子3112から電子が放出される。それと同時にメタルバック3119に容器外端子Hvを通じて数百[V]ないし数[kV]の高圧を印加して、上記放出された電子を加速し、フェースプレート3117の内面に衝突させる。これにより、蛍光膜3118をなす各色の蛍光体が励起されて発光し、画像が表示される。
【0027】
ところが、以上説明した従来の画像形成装置の表示パネルにおいては、以下のような問題点があった。
【0028】
第1に、スペーサ3120の近傍から放出された電子の一部がスペーサ3120に当たることにより、あるいは放出電子の作用でイオン化したイオンがスペーサに付着することにより、スペーサ帯電をひきおこす可能性がある。更には、フェースプレートに到達した電子が一部反射、散乱され、その一部がスペーサに当たることによりスペーサ帯電を引き起こす可能性がある。このスペーサの帯電により冷陰極素子3112から放出された電子はその軌道を曲げられ、蛍光体上の正規な位置とは異なる場所に到達し、スペーサ近傍の画像がゆがんで表示される。
【0029】
第2に、冷陰極素子3112からの放出電子を加速するためにマルチ電子ビーム源とフェースプレート3117との間には数百V以上の高電圧(即ち1kV/mm以上の高電界)が印加されるため、スペーサ3120表面での沿面放電が懸念される。特に、上記のようにスペーサが帯電している場合は、放電が誘発される可能性がある。
【0030】
この問題点を解決するために、スペーサに微小電流が流れるようにして帯電を除去する提案が本出願人によりなされている(特開平8−180821号公報、特開平8−250032号公報)。そこでは絶縁性のスペーサの表面に高抵抗薄膜を形成することにより、スペーサ表面に微小電流が流れるようにしている。ここで用いられている高抵抗膜は、酸化スズ、あるいは酸化スズと酸化インジウム混晶薄膜や島状の金属膜等である。
【0031】
また、本出願人による上記提案においては、前記高抵抗膜が被覆されたスペーサをマルチ電子ビーム源及びフェースプレートと電気的に良好に接続する為に、接続部に低抵抗膜を形成する構成も開示されている。更に、前記高抵抗膜及び前記低抵抗膜が被覆されたスペーサを、導電性を有するフリットガラスを用いて、マルチ電子ビーム源及びフェースプレートと電気的接続及び機械的固定を行う構成も開示されている。
【0032】
【発明が解決しようとする課題】
しかし、従来のように、前記高抵抗膜及び前記低抵抗膜が形成されたスペーサを用いる場合、高抵抗膜部分と低抵抗膜部分ではその表面に生ずる電界が互いに異なるために両者の境界部において電界の飛びが発生する。このような遷移領域に置いては作製工程の不備などにより、突起などの特異な形状が発生した場合、電界集中が生じ易く放電を招く原因となる。
【0033】
そこで、本発明は、表面に高抵抗膜を有し、マルチ電子ビーム源及びフェースプレートとの接続部に低抵抗膜を有するスペーサを用いた画像形成装置において、前記高抵抗膜と低抵抗膜の境界部での不意の電界集中を抑制し、放電の発生を防止するスペーサの構成を提供することを課題としている。また、上記手段により信頼性の高い画像形成装置を提供することを課題としている。
【0034】
【課題を解決するための手段】
上記の課題を解決するための本発明は、冷陰極素子を有する電子源と、前記電子源より放出された電子を制御する電極と、前記電子源より放出された電子の衝突により画像を形成する画像形成部材と、前記電子源と前記電極の間に配置されたスペーサとを有する画像形成装置に於いて、前記スペーサは表面に高抵抗膜を有し、前記電子源及び前記電極に対する前記スペーサの当接部に低抵抗膜を有し、前記高抵抗膜は前記低抵抗膜を介して前記電子源及び前記電極に電気的に接続され、前記スペーサの前記低抵抗膜と前記高抵抗膜との間に、前記低抵抗膜から前記高抵抗膜へ、低抵抗から高抵抗へと抵抗値が連続的に変化する境界領域を設けるようにしている。
【0035】
すなわち、本発明においては、前記高抵抗膜と低抵抗膜の境界に抵抗値の連続的に変化する領域を設けることにより、製造工程等で発生する低抵抗膜境界線の凸部などによる電界集中を緩和している。
【0036】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について説明する。
【0037】
図1は、本発明の画像形成装置が備える表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。図中、1015はリアプレート、1016は側壁、1017はフェースプレートであり、リアプレート1015、側壁1016及びフェースプレート1017により、表示パネルの内部を真空に維持するための外囲器(気密容器)を形成している。また、気密容器内部には、大気圧を支えるためのスペーサ1020が設けられている。本態様で用いたスペーサは平板状のものである。
【0038】
リアプレート1015には基板1011が固定されているが、この基板1011上には冷陰極素子1012がn×m個形成されており、m本の行方向(X方向)配線1013とn本の列方向(Y方向)配線1014により結線されている。
【0039】
フェースプレート1017の下面には、蛍光膜1018が形成され、さらに蛍光膜1018のリアプレート1015側の面には、Al等からなるメタルバック1019が形成されている。
【0040】
図2は図1のA−A′断面の模式図である。図3はスペーサ1020を平板面の方向からみた模式図であり、その近傍の装置構成も合せて記載してある。図2と図3中の各部の番号は図1に対応している。
【0041】
図2において、スペーサ1020は、薄板状の絶縁性部材1の表面に高抵抗膜11を成膜し、かつフェースプレート1017の内側(メタルバック1019)及び基板1011の表面(行方向配線1013)に面したスペーサの当接面3及び当接面3に接する側面部5に低抵抗膜21を成膜した部材からなる。薄板状のスペーサ1020は、行方向(X方向)に沿って配置され、接合材1041を介して基板1011の行方向配線1013上に固定されている。高抵抗膜11は、基板1011側では低抵抗膜22及び接合材1041を介して行方向配線1013と電気的に接続されており、フェースプレート1017側では低抵抗膜22を介して圧接によりメタルバック1019と電気的に接続されている。
【0042】
図3において、高抵抗膜11と低抵抗膜21の境界領域には、抵抗値が連続的に(或いは段階的に)変化する境界膜31が設けてある。
【0043】
境界膜31を形成する好適な方法としては、可動マスクを用いたスパッタリングやイオン打ち込む等の真空成膜、インクジェットや印刷による塗布、加熱処理による拡散等がある。
【0044】
境界膜31のシート抵抗値は高抵抗膜11と接する側では高抵抗膜11のシート抵抗値と一致し、低抵抗膜21と接する側では低抵抗膜21のシート抵抗値と一致している。境界膜31のなす領域の幅Wは、概ね50μm以下である。
【0045】
図4は、製造工程で低抵抗膜境界線に凸部が発生した場合を表す図である。図中、22は低抵抗膜21の境界領域の凸部であり、高さh及び幅wでその形状が代表される。
【0046】
このような凸形状が発生した場合の電界集中の度合いを図5に示す。ここに、凸部22がない場合を1とする。図5において、凸形状の幅wに対する高さhの比率が1以下の場合には、高さの比率が高まっても電界集中度の急激な上昇はなく、最大でも3倍程度である。一方、凸形状の幅wに対する高さhの比率が2を超えるあたりから、高さの比率が高まるにつれて、電界集中度が急激に上昇する。従って、低抵抗膜21の境界領域に凸部22が発生する場合においても、その高さ対幅比(h/w)が2以下となるようにスペーサ作製・組立プロセスを制御するのが好ましい。
【0047】
また、図1及び図2に示した本発明の実施例においては、高抵抗膜11と低抵抗膜21の境界領域に抵抗値が連続的に(或いは段階的に)変化する境界膜31が設けてあるが、低抵抗膜21の凸部22が境界膜31の範囲を超えて高抵抗膜11の領域まではみ出さないようにスペーサ作製・組立プロセスを制御するのはさらに好ましい条件となる。これにより、凸部22での電界集中はさらに緩和されることになる。
【0048】
境界膜31の領域幅sは、どの程度の高さhを有する凸部22が発生するかに依存するが、これはスペーサの作製プロセスに依存する。しかし、マスク法による真空成膜、印刷法による成膜等を用いる場合、凸部22の高さを10μm乃至20μm以内に抑えることは通常のプロセスで十分可能である。従って、境界膜31の領域幅sは10μm程度よりも大きいのが好ましい。
【0049】
一方、低抵抗膜21及び境界膜31の一部は後述するように、スペーサ近傍の電子放出素子から放出される電子軌道に影響を与えフェースプレートへの到達点を変化させることになる。この到達点の変化に対する許容度は、形成される画像の解像度などに依存するが、概ね10μmから100μm程度である。例えば、対角60インチ(アスペクト比16:9)の画像形成装置において高品位表示(走査線1000本以上)を行う場合、1走査ラインの幅は約800μmとなるがその5%程度を到達点の変化の許容度とすると40μmとなる。以上のことから、境界膜31の領域幅sは概ね100μm以下であることが好ましい。
【0050】
次に、本発明を適用した画像形成装置の表示パネルの構成と製造法について、具体的な例を示して説明する。
【0051】
図1は、実施例に用いた表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【0052】
図中、1015はリアプレート、1016は側壁、1017はフェースプレートであり、1015〜1017により表示パネルの内部を真空に維持するための気密容器を形成している。気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、例えばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏400〜500度で10分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。また、上記気密容器の内部は10のマイナス6乗[Torr]程度の真空に保持されるので、大気圧や不意の衝撃などによる気密容器の破壊を防止する目的で、耐大気圧構造体として、スペーサ1020が設けられている。
【0053】
リアプレート1015には、基板1011が固定されているが、該基板上には冷陰極素子1012がN×M個形成されている(N,Mは2以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした表示装置においては、N=3000,M=1000以上の数を設定することが望ましい。)。前記N×M個の冷陰極素子は、M本の行方向配線1013とN本の列方向配線1014により単純マトリクス配線されている。前記、1011〜1014によって構成される部分をマルチ電子ビーム源と呼ぶ。
【0054】
本発明の画像形成装置に用いるマルチ電子ビーム源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。従って、例えば表面伝導型電子放出素子やFE型、あるいはMIM型などの冷陰極素子を用いることができる。
【0055】
次に、冷陰極素子として表面伝導型電子放出素子(後述)を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【0056】
図6に示すのは、図1の表示パネルに用いたマルチ電子ビーム源の平面図である。基板1011上には、後述の図102で示すものと同様な表面伝導型電子放出素子が配列され、これらの素子は行方向配線電極1013と列方向配線電極1014により単純マトリクス状に配線されている。行方向配線電極1013と列方向配線電極1014の交差する部分には、電極間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。
【0057】
図6のB−B′に沿った断面を、図7に示す。
【0058】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線電極1013、列方向配線電極1014、電極間絶縁層(不図示)、及び表面伝導型電子放出素子の素子電極と導電性薄膜を形成した後、行方向配線電極1013及び列方向配線電極1014を介して各素子に給電して通電フォーミング処理(後述)と通電活性化処理(後述)を行うことにより製造した。
【0059】
本実施形態においては、気密容器のリアプレート1015にマルチ電子ビーム源の基板1011を固定する構成としたが、マルチ電子ビーム源の基板1011が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子ビーム源の基板1011自体を用いてもよい。
【0060】
また、フェースプレート1017の下面には、蛍光膜1018が形成されている。本実施例はカラー表示装置であるため、蛍光膜1018の部分にはCRTの分野で用いられる赤、緑、青の3原色の蛍光体が塗り分けられている。
【0061】
各色の蛍光体は、例えば図8(a)に示すようにストライプ状に塗り分けられ、蛍光体のストライプの間には黒色の導電体1010が設けてある。黒色の導電体1010を設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにする事や、外光の反射を防止して表示コントラストの低下を防ぐ事、電子ビームによる蛍光膜のチャージアップを防止する事などである。黒色の導電体1010には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【0062】
また、3原色の蛍光体の塗り分け方は前記図8(a)に示したストライプ状の配列に限られるものではなく、例えば図8(b)に示すようなデルタ状配列や、それ以外の配列であってもよい。例えば、図9に示すように、黒色の導電体1010が、ストライプ状の各色蛍光体間だけでなく、直交するストライプ方向についても設けられ、行列両方向の画素間を分離するよう塗り分けられた配列であってもよい。
【0063】
なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜1018に用いればよく、また黒色導電材料は必ずしも用いなくともよい。
【0064】
また、蛍光膜1018のリアプレート側の面には、CRTの分野では公知のメタルバック1019を設けてある。メタルバック1019を設けた目的は、蛍光膜1018が発する光の一部を鏡面反射して光利用率を向上させる事や、負イオンの衝突から蛍光膜1018を保護する事や、電子ビーム加速電圧を印加するための電極として作用させる事や、蛍光膜1018を励起した電子の導電路として作用させる事などである。メタルバック1019は、蛍光膜1018をフェースプレート基板1017上に形成した後、蛍光膜表面を平滑化処理し、その上にAlを真空蒸着する方法により形成した。なお、蛍光膜1018に低電圧用の蛍光体材料を用いた場合には、メタルバック1019は用いない。
【0065】
また、本実施例では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板1017と蛍光膜1018との間に、例えばITOを材料とする透明電極を設けてもよい。
【0066】
なお、本発明の実施例においては、蛍光膜1018は、図9に示した配列のものを用い、各色蛍光体を列方向(Y方向)に延びるように配置した。スペーサ1020は、行後方(X方向)に平行に、黒色の導電体1010に対応する領域内に、メタルバック1019(後述)を介して配置された。
【0067】
なお、前述の封着を行う際には、フェースプレート1017上に配置された各色蛍光体と基板1011上に配置された各素子1012とを対応させなくてはいけないため、リアプレート1015、フェースプレート1017及びスペーサ1020は十分な位置合わせを行った。
【0068】
図2は図1のA−A′の断面模式図であり、各部の番号は図1に対応している。スペーサ1020は絶縁性部材1の表面に帯電防止を目的とした高抵抗膜11を成膜し、かつフェースプレート1017の内側(メタルバック1019等)及び基板1011の表面(行方向配線1013または列方向配線1014)に面したスペーサの当接面3及び接する側面部5に低抵抗膜21を成膜した部材からなるもので、上記目的を達成するのに必要な数だけ、かつ必要な間隔をおいて配置され、フェースプレートの内側及び基板1011の表面に接合材1041により固定される。また、高抵抗膜は、絶縁性部材1の表面のうち、少なくとも気密容器内の真空中に露出している面に成膜されており、スペーサ1020上の低抵抗膜21及び接合材1041を介して、フェースプレート1017の内側(メタルバック1019等)及び基板1011の表面(行方向配線1013または列方向配線1014)に電気的に接続される。ここで説明される態様においては、スペーサ1020の形状は薄板状とし、行方向配線1013に平行に配置され、行方向配線1013に電気的に接続されている。
【0069】
スペーサ1020としては、基板1011上の行方向配線1013及び列方向配線1014とフェースプレート1017内面のメタルバック1019との間に印加される高電圧に耐えるだけの絶縁性を有し、かつスペーサ1020の表面への帯電を防止する程度の導電性を有する必要がある。
【0070】
スペーサ1020の絶縁性部材1としては、例えば石英ガラス、Na等の不純物含有量を減少したガラス、ソーダライムガラス、アルミナ等のセラミックス部材等が挙げられる。なお、絶縁性部材1はその熱膨張率が気密容器及び基板1011を成す部材と近いものが好ましい。
【0071】
スペーサ1020を構成する高抵抗膜11には、高電位側のフェースプレート1017(メタルバック1019等)に印加される加速電圧Vaを高抵抗膜11の抵抗値Rsで除した電流が流される。そこで、スペーサの抵抗値Rsは帯電防止及び消費電力からその望ましい範囲に設定される。帯電防止の観点から表面抵抗R/□は1012Ω/□以下であることが好ましい。十分な帯電防止効果を得るためには1011Ω/□以下がさらに好ましい。表面抵抗の下限はスペーサ形状とスペーサ間に印加される電圧により左右されるが、105Ω/□以上であることが好ましい。
【0072】
絶縁性部材1に形成された高抵抗膜11の厚みtは10nm〜1μmの範囲が望ましい。材料の表面エネルギー及び基板との密着性や基板温度によっても異なるが、一般的に10nm以下の薄膜は島状に形成され、抵抗が不安定で再現性に乏しい。一方、膜厚tが1μm以上では膜応力が大きくなって膜はがれの危険性が高まり、かつ成膜時間が長くなるため生産性が悪い。従って、膜厚は50〜500nmであることが望ましい。表面抵抗R/□はρ/tであり、以上に述べたR/□とtの好ましい範囲から、高抵抗膜11の比抵抗ρは0.1[Ωcm]乃至10の8乗[Ωcm]が好ましい。さらに表面抵抗と膜厚のより好ましい範囲を実現するためには、ρは10の2乗乃至10の6乗Ωcmとするのが良い。
【0073】
スペーサは上述したようにその上に形成した高抵抗膜11を電流が流れることにより、あるいはディスプレイ全体が動作中に発熱することによりその温度が上昇する。高抵抗膜11の抵抗温度係数が大きな負の値であると温度が上昇した時に抵抗値が減少し、スペーサに流れる電流が増加し、さらに温度上昇をもたらす。そして電流は電源の限界を越えるまで増加しつづける。このような電流の暴走が発生する抵抗温度係数の値は経験的に負の値で絶対値が1%以上である。即ち、高抵抗膜11の抵抗温度係数は−1%未満であることが望ましい。
【0074】
帯電防止特性を有する高抵抗膜11の材料としては、例えば金属酸化物を用いることが出来る。金属酸化物の中でも、クロム、ニッケル、銅の酸化物が好ましい材料である。その理由はこれらの酸化物は二次電子放出効率が比較的小さく、冷陰極素子1012から放出された電子がスペーサ1020に当たった場合においても帯電しにくいためと考えられる。金属酸化物以外にも炭素は二次電子放出効率が小さく好ましい材料である。特に、非晶質カーボンは高抵抗であるため、スペーサ抵抗を所望の値に制御しやすい。
【0075】
帯電防止特性を有する高抵抗膜11の他の材料として、アルミと遷移金属合金の窒化物は遷移金属の組成を調整することにより、良伝導体から絶縁体まで広い範囲に抵抗値を制御できるので好適な材料である。さらには後述する表示装置の作製工程において抵抗値の変化が少なく安定な材料である。かつ、その抵抗温度係数が−1%未満であり、実用的に使いやすい材料である。遷移金属元素としてはTi,Cr,Ta等が挙げられる。
【0076】
合金窒化膜はスパッタ、窒素ガス雰囲気中での反応性スパッタ、電子ビーム蒸着、イオンプレーティング、イオンアシスト蒸着法等の薄膜形成手段により絶縁性部材上に形成される。金属酸化膜も同様の薄膜形成法で作製することができるが、この場合窒素ガスに代えて酸素ガスを使用する。その他、CVD法、アルコキシド塗布法でも金属酸化膜を形成できる。カーボン膜は蒸着法、スパッタ法、CVD法、プラズマCVD法で作製され、特に非晶質カーボンを作製する場合には、成膜中の雰囲気に水素が含まれるようにするか、成膜ガスに炭化水素ガスを使用する。
【0077】
スペーサ1020を構成する低抵抗膜21は、高抵抗膜11を高電位側のフェースプレート1017(メタルバック1019等)及び低電位側の基板1011(配線1013,1014等)と電気的に接続する為に設けられたものであり、以下では、中間電極層(中間層)という名称も用いる。中間電極層(中間層)は以下に列挙する複数の機能を有することが出来る。
【0078】
▲1▼高抵抗膜11をフェースプレート1017及び基板1011と電気的に接続する。
【0079】
既に記載したように、高抵抗膜11はスペーサ1020表面での帯電を防止する目的で設けられたものであるが、高抵抗膜11をフェースプレート1017(メタルバック1019等)及び基板1011(配線1013,1014等)と直接或いは当接材1041を介して接続した場合や、接続部界面に大きな接触抵抗が発生し、スペーサ表面に発生した電荷を速やかに除去できなくなる可能性がある。これを避ける為に、フェースプレート1017、基板1011及び当接材1041と接触するスペーサ1020の当接面3或いは側面部5に低抵抗の中間層を設けた。
【0080】
▲2▼高抵抗膜11の電位分布を均一化する。
【0081】
冷陰極素子1012より放出された電子は、フェースプレート1017と基板1011の間に形成された電位分布に従って電子軌道を成す。スペーサ1020の近傍で電子軌道に乱れが生じないようにする為には、高抵抗膜11の電位分布を全域にわたって制御する必要がある。高抵抗膜11をフェースプレート1017(メタルバック1019等)及び基板1011(配線1013,1014等)と直接或いは当接材1041を介して接続した場合、接続部界面の接触抵抗の為に、接続状態のむらが発生し、高抵抗膜11の電位分布が所望の値からずれてしまう可能性がある。これを避ける為に、スペーサ1020がフェースプレート1017及び基板1011と当接するスペーサ端部(当接面3或いは側面部5)の全長域に低抵抗の中間層を設け、この中間層部に所望の電位を印加することによって、高抵抗膜11全体の電位を制御可能とした。
【0082】
▲3▼放出電子の軌道を制御する。
【0083】
冷陰極素子1012より放出された電子は、フェースプレート1017と基板1011の間に形成された電位分布に従って電子軌道を成す。スペーサ近傍の冷陰極素子から放出された電子に関しては、スペーサを設置することに伴う制約(配線、素子位置の変更等)が生じる場合がある。このような場合、歪みやむらの無い画像を形成する為には、放出された電子の軌道を制御してフェースプレート1017上の所望の位置に電子を照射する必要がある。フェースプレート1017及び基板1011と当接する面の側面部5に低抵抗の中間層を設けることにより、スペーサ1020近傍の電位分布に所望の特性を持たせ、放出された電子の軌道を制御することが出来る。
【0084】
低抵抗膜21は、高抵抗膜11に比べ十分に低い抵抗値を有する材料を選択すればよく、Ni,Cr,Au,Mo,W,Pt,Ti,Al,Cu,Pd等の金属、あるいは合金、及びPd,Ag,Au,RuO2 ,Pd−Ag等の金属や金属酸化物とガラス等から構成される印刷導体、あるいはIn2 O3 −SnO2 等の透明導体及びポリシリコン等の半導体材料等より適宜選択される。
【0085】
接合材1041はスペーサ1020が行方向配線1013及びメタルバック1019と電気的に接続するように、導電性をもたせる必要がある。すなわち、導電性接着材や金属粒子や導電性フィラーを添加したフリットガラスが好適である。
【0086】
また、Dx1〜Dxm及びDy1〜Dyn及びHvは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Dx1〜Dxmはマルチ電子ビーム源の行方向配線1013と、Dy1〜Dynはマルチ電子ビーム源の列方向配線1014と、Hvはフェースプレートのメタルバック1019と電気的に接続している。
【0087】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を10−7Torr程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜(不図示)を形成する。ゲッター膜とは、例えばBaを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は1×10−5ないしは1×10−7Torrの真空度に維持される。
【0088】
以上説明した表示パネルを用いた画像形成装置は、容器外端子Dx1ないしDxm、Dy1ないしDynを通じて各冷陰極素子1012に電圧を印加すると、各冷陰極素子1012から電子が放出される。それと同時にメタルバック1019に容器外端子Hvを通じて数百[V]ないし数[kV]の高圧を印加して、上記放出された電子を加速し、フェースプレート1017の内面に衝突させる。これにより、蛍光膜1018をなす各色の蛍光体が励起されて発光し、画像が表示される。
【0089】
通常、冷陰極素子である本発明の表面伝導型電子放出素子への1012への印加電圧は12〜16[V]程度、メタルバック1019と冷陰極素子1012との距離dは0.1[mm]から8[mm]程度、メタルバック1019と冷陰極素子1012間の電圧0.1[kV]から10[kV]程度である。
【0090】
以上、本発明の実施例の表示パネルの基本構成と製法、及び画像形成装置の概要を説明した。続いて、前記実施形態の表示パネルに用いたマルチ電子ビーム源の製造方法について説明する。本発明の画像形成装置に用いるマルチ電子ビーム源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。従って、例えば表面伝導型電子放出素子やFE型、あるいはMIM型などの冷陰極素子を用いることができる。
【0091】
ただし、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、これらの冷陰極素子の中でも、表面伝導型電子放出素子が特に好ましい。すなわち、FE型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、MIM型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも大面積化や製造コストの低減を達成するには不利な要因となる。その点、表面伝導型電子放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。また、発明者らは、表面伝導型電子放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。従って、高輝度で大画面の画像形成装置のマルチ電子ビーム源に用いるには、最も好適であると言える。そこで、上記実施例の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型電子放出素子を用いた。
【0092】
そこで、まず好適な表面伝導型電子放出素子について基本的な構成と製法及び特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【0093】
(表面伝導型電子放出素子の好適な素子構成と製法)
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型電子放出素子の代表的な構成には、平面型と垂直型の2種類が挙げられる。
【0094】
(平面型の表面伝導型電子放出素子)
まず最初に、平面型の表面伝導型電子放出素子の素子構成と製法について説明する。図10に示すのは、平面型の表面伝導型電子放出素子の構成を説明するための平面図(a)及び断面図(b)である。図中、1101は基板、1102と1103は素子電極、1104は導電性薄膜、1105は通電フォーミング処理により形成した電子放出部、1113は通電活性化処理により形成した薄膜である。
【0095】
基板1101としては、例えば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミックス基板、あるいは上述の各種基板上に例えばSiO2 を材料とする絶縁層を積層した基板、などを用いることができる。
【0096】
また、基板1101上に基板面と平行に対向して設けられた素子電極1102と1103は、導電性を有する材料によって形成されている。例えば、Ni,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,Ag等をはじめとする金属、あるいはこれらの金属の合金、あるいはIn2 O3 −SnO2 をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、例えば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法(例えば印刷技術)を用いて形成してもさしつかえない。
【0097】
素子電極1102と1103の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Lは通常は数百オングストロームから数百マイクロメーターの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数マイクロメーターより数十マイクロメーターの範囲である。また、素子電極の厚さdについては、通常は数百オングストロームから数マイクロメーターの範囲から適当な数値が選ばれる。
【0098】
また、導電性薄膜1104の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜(島状の集合体も含む)のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【0099】
微粒子膜に用いた微粒子の粒径は、数オングストロームから数千オングストロームの範囲に含まれるものであるが、なかでも好ましいのは10オングストロームから200オングストロームの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極1102あるいは1103と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数オングストロームから数千オングストロームの範囲のなかで設定するが、なかでも好ましいのは10オングストロームから500オングストロームの間である。
【0100】
また、微粒子膜を形成するのに用いられうる材料としては、例えば、Pd,Pt,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,W,Pbなどをはじめとする金属や、PdO,SnO2 ,In2 O3 ,PbO,Sb2 O3 などをはじめとする酸化物や、HfB2 ,ZrB2 ,LaB6 ,CeB6 ,YB4 ,GdB4 などをはじめとする硼化物や、TiC,ZrC,HfC,TaC,SiC,WCなどをはじめとする炭化物や、TiN,ZrN,HfNなどをはじめとする窒化物や、Si,Geなどをはじめとする半導体や、カーボンなどが挙げられ、これらの中から適宜選択される。
【0101】
以上述べたように、導電性薄膜1104を微粒子膜で形成したが、そのシート抵抗値については、103Ω/□から107Ω/□の範囲に含まれるよう設定した。
【0102】
なお、導電性薄膜1104と素子電極1102及び1103とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図102の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層してもさしつかえない。
【0103】
また、電子放出部1105は、導電性薄膜1104の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。亀裂は、導電性薄膜1104に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数オングストロームから数百オングストロームの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図102においては模式的に示した。
【0104】
また、薄膜1113は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部1105及びその近傍を被覆している。薄膜1113は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【0105】
薄膜1113は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は500[オングストローム]以下とするが、300[オングストローム]以下とするのがさらに好ましい。なお、実際の薄膜1113の位置や形状を精密に図示するのは困難なため、図102においては模式的に示した。また、平面図(a)においては、薄膜1113の一部を除去した素子を図示した。
【0106】
以上、好ましい素子の基体構成を述べたが、実施例においては以下のような素子を用いた。
【0107】
すなわち、基板1101には青板ガラスを用い、素子電極1102と1103にはNi薄膜を用いた。素子電極の厚さdは1000[オングストローム]、電極間隔Lは2[マイクロメーター]とした。
【0108】
微粒子膜の主要材料としてPdもしくはPdOを用い、微粒子膜の厚さは約100[オングストローム]、幅Wは100[マイクロメーター]とした。
【0109】
次に、好適な平面型の表面伝導型電子放出素子の製造方法について説明する。
【0110】
図11(a)〜(d)は、表面伝導型電子放出素子の製造工程を説明するための断面図で、各部材の表記は前記図10と同一である。
【0111】
1)まず、図11(a)に示すように、基板1101上に素子電極1102及び1103を形成する。
【0112】
形成するにあたっては、あらかじめ基板1101を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる(堆積する方法としては、例えば、蒸着法やスパッタ法などの真空成膜技術を用いればよい。)。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、(a)に示した一対の素子電極(1102と1103)を形成する。
【0113】
2)次に、同図(b)に示すように、導電性薄膜1104を形成する。
【0114】
形成するにあたっては、まず前記(a)の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である(具体的には、本実施例では主要元素としてPdを用いた。また、実施例では塗布方法として、ディッピング法を用いたが、それ以外の例えばスピンナー法やスプレー法を用いてもよい。)。
【0115】
また、微粒子膜で作られる導電性薄膜の成膜方法としては、本実施例で用いた有機金属溶液の塗布による方法以外の、例えば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【0116】
3)次に、同図(c)に示すように、フォーミング用電源1110から素子電極1102と1103の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部1105を形成する。
【0117】
通電フォーミング処理とは、微粒子膜で作られた導電性薄膜1104に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分(すなわち電子放出部1105)においては、薄膜に適当な亀裂が形成されている。なお、電子放出部1105が形成される前と比較すると、形成された後は素子電極1102と1103の間で計測される電気抵抗は大幅に増加する。
【0118】
通電方法をより詳しく説明するために、図12に、フォーミング用電源1110から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施例の場合には同図に示したようにパルス幅T1の三角波パルスをパルス間隔T2で連続的に印加した。その際には、三角波パルスの波高値Vpfを、順次昇圧した。また、電子放出部1105の形成状況をモニターするためのモニターパルスPmを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計1111で計測した。
【0119】
実施例においては、例えば10−5Torr程度の真空雰囲気下において、例えばパルス幅T1を1[ミリ秒]、パルス間隔T2を10[ミリ秒]とし、波高値Vpfを1パルスごとに0.1[V]ずつ昇圧した。そして、三角波を5パルス印加するたびに1回の割りで、モニターパルスPmを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Vpmは0.1[V]に設定した。そして、素子電極1102と1103の間の電気抵抗が1×10の6乗[オーム]になった段階、すなわちモニターパルス印加時に電流計1111で計測される電流が1×10−7A以下になった段階で、フォーミング処理にかかわる通電を終了した。
【0120】
なお、上記の方法は、本実施例の表面伝導型電子放出素子に関する好ましい方法であり、例えば微粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面伝導型電子放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【0121】
4)次に、図11(d)に示すように、活性化用電源1112から素子電極1102と1103の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。
【0122】
通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部1105に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである(図においては、炭素もしくは炭素化合物よりなる堆積物を部材1113として模式的に示した。)。なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には100倍以上に増加させることができる。
【0123】
具体的には、10−4ないし10−5 Torrの範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起原とする炭素もしくは炭素化合物を堆積させる。堆積物1113は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は500[オングストローム]以下、より好ましくは300[オングストローム]以下である。
【0124】
通電方法をより詳しく説明するために、図13(a)に、活性化用電源1112から印加する適宜の電圧波形の一例を示す。本実施例においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には、矩形波の電圧Vacは14[V]、パルス幅T3は1[ミリ秒]、パルス間隔T4は10[ミリ秒]とした。なお、上述の通電条件は、本実施例の表面伝導型電子放出素子に関する好ましい条件であり、表面伝導型電子放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【0125】
図11(d)に示す1114は該表面伝導型電子放出素子から放出される放出電流Ieを捕捉するためのアノード電極で、直流高電圧電源1115及び電流計1116が接続されている(なお、基板1101を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極1114として用いる。)。活性化用電源1112から電圧を印加する間、電流計1116で放出電流Ieを計測して通電活性化処理の進行状況をモニターし、活性化用電源1112の動作を制御する。電流計1116で計測された放出電流Ieの一例を図13(b)に示すが、活性化用電源1112からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ieは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ieがほぼ飽和した時点で活性化用電源1112からの電圧印加を停止し、通電活性化処理を終了する。
【0126】
なお、上述の通電条件は、本実施例の表面伝導型電子放出素子に関する好ましい条件であり、表面伝導型電子放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【0127】
以上のようにして、図11(e)に示す平面型の表面伝導型電子放出素子を製造した。
【0128】
(垂直型の表面伝導型電子放出素子)
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型電子放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型電子放出素子の構成について説明する。
【0129】
図14は、垂直型の基本構成を説明するための模式的な断面図であり、図中の1201は基板、1202と1203は素子電極、1206は段差形成部材、1204は微粒子膜を用いた導電性薄膜、1205は通電フォーミング処理により形成した電子放出部、1213は通電活性化処理により形成した薄膜、である。
【0130】
垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方(1202)が段差形成部材1206上に設けられており、導電性薄膜1204が段差形成部材1206の側面を被覆している点にある。従って、図10の平面型における素子電極間隔Lは、垂直型においては段差形成部材1206の段差高Lsとして設定される。なお、基板1201、素子電極1202及び1203、微粒子膜を用いた導電性薄膜1204については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材1206には、例えばSiO2 のような電気的に絶縁性の材料を用いる。
【0131】
次に、垂直型の表面伝導型電子放出素子の製法について説明する。図15(a)〜(f)は、製造工程を説明するための断面図で、各部材の表記は前記図14と同一である。
【0132】
1)まず、図15(a)に示すように、基板1201上に素子電極1203を形成する。
【0133】
2)次に、同図(b)に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、例えばSiO2 をスパッタ法で積層すればよいが、例えば真空蒸着法や印刷法など他の成膜方法を用いてもよい。
【0134】
3)次に、同図(c)に示すように、絶縁層の上に素子電極1202を形成する。
【0135】
4)次に、同図(d)に示すように、絶縁層の一部を、例えばエッチング法を用いて除去し、素子電極1203を露出させる。
【0136】
5)次に、同図(e)に示すように、微粒子膜を用いた導電性薄膜1204を形成する。形成するには、前記平面型の場合と同じく、例えば塗布法などの成膜技術を用いればよい。
【0137】
6)次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する(図11(c)を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい。)。
【0138】
7)次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる(図11(d)を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい。)。
【0139】
以上のようにして、図15(f)に示す垂直型の表面伝導型電子放出素子を製造した。
【0140】
(表示装置に用いた表面伝導型電子放出素子の特性)
以上、平面型と垂直型の表面伝導型電子放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【0141】
図16に、表示装置に用いた素子の、(放出電流Ie)対(素子印加電圧Vf)特性、及び(素子電流If)対(素子印加電圧Vf)特性の典型的な例を示す。なお、放出電流Ieは素子電流Ifに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、2本のグラフは各々任意単位で図示した。
【0142】
表示装置に用いた素子は、放出電流Ieに関して以下に述べる3つの特性を有している。
【0143】
第一に、ある電圧(これを閾値電圧Vthと呼ぶ)以上の大きさの電圧を素子に印加すると急激に放出電流Ieが増加するが、一方、閾値電圧Vth未満の電圧では放出電流Ieはほとんど検出されない。
【0144】
すなわち、放出電流Ieに関しては、明確な閾値電圧Vthを持った非線形素子である。
【0145】
第二に、放出電流Ieは素子に印加する電圧Vfに依存して変化するため、電圧Vfで放出電流Ieの大きさを制御できる。
【0146】
第三に、素子に印加する電圧Vfに対して素子から放出される電流Ieの応答速度が速いため、電圧Vfを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【0147】
以上のような特性を有するため、表面伝導型電子放出素子を表示装置に好適に用いることができた。例えば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Vth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Vth未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【0148】
また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、階調表示を行うことが可能である。
【0149】
(多数素子を単純マトリクス配線したマルチ電子ビーム源の構造)
次に、上述の表面伝導型電子放出素子を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【0150】
図6に示すのは、図1の表示パネルに用いたマルチ電子ビーム源の平面図である。基板1011上には、図10で示すものと同様な表面伝導型電子放出素子が配列され、これらの素子は行方向配線1013と列方向配線1014により単純マトリクス状に配線されている。行方向配線1013と列方向配線1014の交差する部分には、電極間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。
【0151】
図6のB−B′に沿った断面図が、既に示した図7である。
【0152】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線1013、列方向配線1014、電極間絶縁層(不図示)、及び表面伝導型電子放出素子の素子電極と導電性薄膜を形成した後、行方向配線1013及び列方向配線1014を介して各素子に給電して通電フォーミング処理と通電活性化処理を行うことにより製造した。
【0153】
(駆動回路及び駆動方法)
図17は、NTSC方式のテレビ信号に基づいてテレビジョン表示を行う為の駆動回路の概略構成をブロック図で示したものである。同図中、表示パネル1701は前述した表示パネルに相当するもので、前述した様に製造され、動作する。また、走査回路1702は表示ラインを走査し、制御回路1703は走査回路へ入力する信号等を生成する。シフトレジスタ1704は1ライン毎のデータをシフトし、ラインメモリ1705は、シフトレジスタ1704からの1ライン分のデータを変調信号発生器1707に入力する。同期信号分離回路1706はNTSC信号から同期信号を分離する。
【0154】
以下、図17の装置各部の機能を詳しく説明する。
【0155】
まず表示パネル1701は、端子Dx1ないしDxm及び端子Dy1ないしDyn、及び高圧端子Hvを介して外部の電気回路と接続されている。このうち、端子Dx1ないしDxmには、表示パネル1701内に設けられているマルチ電子ビーム源、すなわちm行n列の行列状にマトリクス配線された冷陰極素子を1行(n素子)ずつ順次駆動してゆく為の走査信号が印加される。一方、端子Dy1ないしDynには、前記走査信号により選択された1行分のn個の各素子の出力電子ビームを制御する為の変調信号が印加される。また、高圧端子Hvには、直流電圧源Vaより、例えば5[kV]の直流電圧が供給されるが、これはマルチ電子ビーム源より出力される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【0156】
次に、走査回路1702について説明する。同回路は、内部にm個のスイッチング素子(図中、S1ないしSmで模式的に示されている)を備えるもので、各スイッチング素子は、直流電圧源Vxの出力電圧もしくは0[V](グランドレベル)のいずれか一方を選択し、表示パネル1701の端子Dx1ないしDxmと電気的に接続するものである。S1ないしSmの各スイッチング素子は、制御回路1703が出力する制御信号Tscanに基づいて動作するものだが、実際には例えばFETのようなスイッチング素子を組み合わせる事により容易に構成することが可能である。なお、前記直流電圧源Vxは、図108に例示した電子放出素子の特性に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧Vth電圧以下となるよう、一定電圧を出力するよう設定されている。
【0157】
また、制御回路1703は、外部より入力する画像信号に基づいて適切な表示が行われるように各部の動作を整合させる働きをもつものである。次に説明する同期信号分離回路1706より送られる同期信号Tsyncに基づいて、各部に対してTscan及びTsft及びTmryの各制御信号を発生する。同期信号分離回路1706は、外部から入力されるNTSC方式のテレビ信号から、同期信号成分と輝度信号成分とを分離する為の回路で、良く知られているように周波数分離(フィルタ)回路を用いれば容易に構成できるものである。同期信号分離回路1706により分離された同期信号は、良く知られるように垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上、Tsync信号として図示した。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上DATA信号と表すが、同信号はシフトレジスタ1704に入力される。
【0158】
シフトレジスタ1704は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、前記制御回路1703より送られる制御信号Tsftに基づいて動作する。すなわち、制御信号Tsftは、シフトレジスタ1704のシフトクロックであると言い換えることもできる。シリアル/パラレル変換された画像1ライン分(電子放出素子n素子分の駆動データに相当する)のデータは、Id1ないしIdnのn個の信号として前記シフトレジスタ1704より出力される。
【0159】
ラインメモリ1705は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路1703より送られる制御信号Tmryに従って適宜Id1ないしIdnの内容を記憶する。記憶された内容は、I′d1ないしI′dnとして出力され、変調信号発生器1707に入力される。
【0160】
変調信号発生器1707は、前記画像データI′d1ないしI′dnの各々に応じて、電子放出素子1015の各々を適切に駆動変調する為の信号源で、その出力信号は、端子Dy1ないしDynを通じて表示パネル1701内の電子放出素子1015に印加される。
【0161】
図16を用いて説明したように、本発明に関わる表面伝導型電子放出素子は放出電流Ieに対して以下の基本特性を有している。すなわち、電子放出には明確な閾値電圧Vth(後述する実施例の表面伝導型電子放出素子では8[V])があり、閾値Vth以上の電圧を印加された時のみ電子放出が生じる。また、電子放出閾値Vth以上の電圧に対しては、図16のグラフのように電圧の変化に応じて放出電流Ieも変化する。このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値Vth以下の電圧を印加しても電子放出は生じないが、電子放出閾値Vth以上の電圧を印加する場合には表面伝導型電子放出素子から電子ビームが出力される。その際、パルスの波高値Vmを変化させることにより出力電子ビームの強度を制御することが可能である。また、パルスの幅Pwを変化させることにより出力される電子ビームの電荷の総量を制御することが可能である。
【0162】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器1707として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。また、パルス幅変調方式を実施するに際しては、変調信号発生器1707として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【0163】
シフトレジスタ1704やラインメモリ1705は、デジタル信号式のものでもアナログ信号式のものでも採用できる。すなわち、画像信号のシリアル/パラレル変換や記憶が所定の速度で行われればよいからである。
【0164】
デジタル信号式を用いる場合には、同期信号分離回路1706の出力信号DATAをデジタル信号化する必要があるが、これには同期信号分離回路1706の出力部にA/D変換器を設ければよい。これに関連してラインメモリ115の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器に用いられる回路が若干異なったものとなる。すなわち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器1707には、例えばD/A変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器1707には、例えば高速の発振器及び発振器の出力する波数を計数する計数器(カウンタ)及び計数器の出力値と前記メモリの出力値を比較する比較器(コンパレータ)を組み合わせた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【0165】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器1707には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてシフトレベル回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路(VCO)を採用でき、必要に応じて電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【0166】
このような構成をとりうる本発明の適用可能な画像形成装置においては、各電子放出素子に、容器外端子Dx1乃至Dxm、Dy1乃至Dynを介して電圧を印加することにより、電子放出が生じる。高圧端子Hvを介してメタルバック1019あるいは透明電極(不図示)に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜1018に衝突し、発光が生じて画像が形成される。
【0167】
ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の思想に基づいて種々の変形が可能である。入力信号についてはNTSC方式を挙げたが、入力信号はこれに限るものではなく、PAL,SECAM方式など他、これらより多数の走査線からなるTV信号(MUSE方式をはじめとする高品位TV)方式をも採用できる。
【0168】
以上、本発明の実施形態について説明したが、本発明はこれに限らず、電子源は、並列に配置した複数の冷陰極素子の個々を両端で接続した冷陰極素子の行を複数配し(行方向と呼ぶ)、この配線と直交する方向(列方向と呼ぶ)に沿って、冷陰極素子の上方に配した制御電極(グリッドとも呼ぶ)により、冷陰極素子からの電子を制御するはしご状配置の電子源をなすものとしてもよい。
【0169】
また、本発明の思想によれば、表示用として好適な画像形成装置に限るものでなく、感光性ドラムと発光ダイオード等で構成された光プリンタの発光ダイオード等の代替の発光源として、上述の画像形成装置を用いることもできる。またこの際、上述のm本の行方向配線とn本の列方向配線を、適宜選択することで、ライン状発光源だけでなく、2次元状の発光源としても応用できる。この場合、画像形成部材としては、以下の実施例で用いる蛍光体のような直接発光する物質に限るものではなく、電子の帯電による潜像画像が形成されるような部材を用いることもできる。
【0170】
【発明の効果】
以上説明した本発明によれば、表面に高抵抗膜を有し、マルチ電子ビーム源及びフェースプレートとの接続部に低抵抗膜を有するスペーサを用いた画像形成装置において、前記高抵抗膜と低抵抗膜の境界部での不意の電界集中を抑制し、放電の発生を防止するスペーサを用いているので、信頼性の高い画像形成装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の画像形成装置が備える表示パネルの斜視図
【図2】図1の表示パネルのA−A’に沿った断面図
【図3】スペーサを平板面の方向からみた模式図
【図4】製造工程で低抵抗膜境界線に凸部が発生した場合を表す図
【図5】凸形状が発生した場合の電界集中の度合いを表す図
【図6】図1の表示パネルに用いたマルチ電子ビーム源の平面図
【図7】図6のマルチ電子ビーム源のB−B’に沿った断面図
【図8】蛍光体のレイアウト図
【図9】蛍光体の他のレイアウト図
【図10】平面型の表面伝導型電子放出素子の平面図及び断面図
【図11】平面型の表面伝導型電子放出素子の製造工程図
【図12】フォーミング電圧の波形図
【図13】活性化処理を説明するための波形図
【図14】垂直型の表面伝導型電子放出素子の断面図
【図15】垂直型の表面伝導型電子放出素子の製造工程図
【図16】電子放出素子の特性を示すグラフ
【図17】テレビジョン表示を行うための駆動回路のブロック図
【図18】従来の表面伝導型電子放出素子の平面図
【図19】電界放出型電子放出素子の断面図
【図20】MIM型電子放出素子の断面図
【図21】平面型の画像形成装置をなす表示パネル部の一例を示す斜視図
【符号の説明】
1 絶縁性部材
3 当接面
5 側面部
11 高抵抗膜
21 低抵抗膜
22 凸部
31 境界膜
1010 黒色の導電体
1011 基板
1012 冷陰極素子
1013 行方向配線
1014 列方向配線
1015 リアプレート
1016 側壁
1017 フェースプレート
1018 蛍光膜
1019 メタルバック
1020 スペーサ
1101 基板
1102,1103 素子電極
1104 導電性薄膜
1105 電子放出部
1110 フォーミング用電源
1111 電流計
1112 活性化用電源
1113 通電活性化処理により形成した薄膜
1114 アノード電極
1115 直流高電圧電源
1116 電流計
1201 基板
1202,1203 素子電極
1204 導電性薄膜
1205 電子放出部
1206 段差形成部材
1213 通電活性化処理により形成した薄膜
1701 表示パネル
1702 走査回路
1703 制御回路
1704 シフトレジスタ
1705 ラインメモリ
1706 同期信号分離回路
1707 変調信号発生器
3001 基板
3004 導電性薄膜
3005 電子放出部
3010 基板
3011 エミッタ配線
3012 エミッタコーン
3013 絶縁層
3014 ゲート電極
3020 基板
3021 下電極
3022 絶縁層
3023 上電極
3111 基板
3112 冷陰極素子
3113 行方向配線
3114 列方向配線
3115 リアプレート
3116 側壁
3117 フェースプレート
3118 蛍光膜
3119 メタルバック
3120 スペーサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image forming apparatus, and more particularly to a flat image forming apparatus that suppresses discharge of a spacer of a vacuum envelope in which a plurality of electron-emitting devices are arranged.
[0002]
[Prior art]
Since the flat display device is thin and lightweight, it has attracted attention as a replacement for a cathode ray tube display device. In particular, a display device using a combination of an electron-emitting device and a phosphor that emits light when irradiated with an electron beam is expected to have characteristics superior to those of other conventional display devices. For example, it can be said that it is superior in that it does not require a backlight and has a wide viewing angle as compared with a liquid crystal display device that has become widespread in recent years.
[0003]
Conventionally, two types of electron-emitting devices, a hot cathode device and a cold cathode device, are known. Among these, as the cold cathode device, for example, a surface conduction electron-emitting device, a field emission device (hereinafter referred to as FE type), a metal / insulating layer / metal type emitting device (hereinafter referred to as MIM type), and the like are known. ing.
[0004]
Examples of the surface conduction electron-emitting device include M.I. I. Elinson, Radio Eng. Electron Phys. , 10, 1290, (1965).
[0005]
The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in parallel to a film surface of a small-area thin film formed on a substrate. As the surface conduction electron-emitting device, in addition to the SnO2 thin film by Erinson et al. Dittmer: “Thin Solid Films”, 9, 317 (1972)], or an In 2 O 3 /
[0006]
As a typical example of the device configuration of these surface conduction electron-emitting devices, the above-described M.P. FIG. 3 shows a plan view of a device by Hartwell et al. In the figure,
[0007]
M.M. In the above-described surface conduction electron-emitting devices such as the device by Hartwell et al., It is common to form the electron-emitting
[0008]
An example of the FE type is W.W. P. Dyke & W. W. Dolan, "Field emission", Advance in Electron Physics, 8, 89 (1956), or C.I. A. Spindt, “Physical properties of thin-film field emissions with molecondens cones”, J. Am. Appl. Phys. 47, 5248 (1976).
[0009]
As a typical example of the element configuration of the FE type, the above-described C.I. A. A cross-sectional view of the element according to Spindt et al. Is shown. In this figure, 3010 is a substrate, 3011 is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This element causes field emission from the tip of the
[0010]
Further, as another element configuration of the FE type, there is an example in which an emitter and a gate electrode are arranged on the substrate substantially parallel to the substrate plane, instead of the laminated structure as shown in FIG.
[0011]
Examples of the MIM type include C.I. A. Mead, “Operation of tunnel-emission Devices, J. Appl. Phys., 32, 646 (1961), etc. A typical example of an MIM type device configuration is shown in FIG. In the figure, 3020 is a substrate, 3021 is a lower electrode made of metal, 3022 is a thin insulating layer having a thickness of about 100 angstroms, and 3023 is an upper electrode made of a metal having a thickness of about 80 to 300 angstroms.
[0012]
In the MIM type, an appropriate voltage is applied between the
[0013]
Since the above-described cold cathode device can obtain electron emission at a lower temperature than a hot cathode device, a heater for heating is not required. Therefore, the structure is simpler than that of the hot cathode device, and a fine device can be produced. Further, even if a large number of elements are arranged on the substrate at a high density, problems such as thermal melting of the substrate hardly occur. Further, unlike the case where the hot cathode element operates by heating of the heater, the response speed is slow. In the case of the cold cathode element, there is also an advantage that the response speed is fast.
[0014]
For this reason, research for applying cold cathode devices has been actively conducted.
[0015]
For example, the surface conduction electron-emitting device has an advantage that a large number of devices can be formed over a large area because the structure is particularly simple and easy to manufacture among the cold cathode devices. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.
[0016]
As for the application of surface conduction electron-emitting devices, for example, image forming apparatuses such as image forming apparatuses and image recording apparatuses, charged beam sources, and the like have been studied.
[0017]
In particular, as an application to an image forming apparatus, for example, as disclosed in US Pat. No. 5,066,883 and Japanese Patent Application Laid-Open No. 2-257551 and Japanese Patent Application Laid-Open No. 4-28137 by the present applicant, surface conduction electron emission. An image forming apparatus using a combination of an element and a phosphor that emits light when irradiated with an electron beam has been studied. An image forming apparatus using a combination of a surface conduction electron-emitting device and a phosphor is expected to have characteristics superior to those of other conventional image forming apparatuses. For example, it can be said that it is superior in that it does not require a backlight and has a wide viewing angle as compared with a liquid crystal display device that has become widespread in recent years.
[0018]
A method for driving a plurality of FE types in a row is disclosed in, for example, USP 4,904,895 by the present applicant. As an example of applying the FE type to an image forming apparatus, for example, R.I. A flat panel display device reported by Meyer et al. Is known. [R. Meyer: “Recent Development on Microtips Display at LETI”, Tech. Digest of 4th Int. Vacuum Microelectronics Conf. , Nagahama, pp. 6-9 (1991)]
An example in which a large number of MIM types are arranged and applied to an image forming apparatus is disclosed in, for example, Japanese Patent Laid-Open No. 3-55738 by the present applicant.
[0019]
FIG. 21 is a perspective view showing an example of a display panel unit constituting a flat type image forming apparatus, and a part of the panel is cut away to show the internal structure.
[0020]
In the figure,
[0021]
A
[0022]
A
[0023]
Dx1 to Dxm, Dy1 to Dyn, and Hv are electrical connection terminals having an airtight structure provided to electrically connect the display panel and an electric circuit (not shown). Dx1 to Dxm are electrically connected to the
[0024]
Further, the inside of the hermetic container is maintained at a vacuum of about 10 to the sixth power of Torr, and as the display area of the image forming apparatus increases, the
[0025]
On the other hand, in FIG. 21, a structural support (called a spacer or a rib) 3120 made of a relatively thin glass plate for supporting atmospheric pressure is provided. In this way, the space between the
[0026]
The image forming apparatus using the display panel described above emits electrons from each
[0027]
However, the display panel of the conventional image forming apparatus described above has the following problems.
[0028]
First, there is a possibility that spacer charging is caused by a part of electrons emitted from the vicinity of the
[0029]
Second, a high voltage of several hundred volts or higher (that is, a high electric field of 1 kV / mm or more) is applied between the multi-electron beam source and the
[0030]
In order to solve this problem, the present applicant has proposed to remove the charge so that a minute current flows through the spacer (Japanese Patent Laid-Open Nos. 8-180821 and 8-250032). In this case, a high resistance thin film is formed on the surface of the insulating spacer so that a minute current flows on the surface of the spacer. The high resistance film used here is tin oxide, or a mixed crystal thin film of tin oxide and indium oxide, an island-shaped metal film, or the like.
[0031]
Further, in the above proposal by the present applicant, there is also a configuration in which a low resistance film is formed at the connection portion in order to electrically connect the spacer coated with the high resistance film to the multi-electron beam source and the face plate. It is disclosed. Further, a configuration is disclosed in which the spacer coated with the high resistance film and the low resistance film is electrically connected and mechanically fixed to the multi electron beam source and the face plate by using conductive frit glass. Yes.
[0032]
[Problems to be solved by the invention]
However, when the spacer having the high resistance film and the low resistance film is used as in the prior art, the electric fields generated on the surface of the high resistance film portion and the low resistance film portion are different from each other. An electric field jump occurs. In such a transition region, when a unique shape such as a protrusion is generated due to a defect in the manufacturing process, electric field concentration is likely to occur, causing discharge.
[0033]
Therefore, the present invention provides an image forming apparatus using a spacer having a high resistance film on the surface and a low resistance film at a connection portion between the multi-electron beam source and the face plate. It is an object of the present invention to provide a spacer structure that suppresses unexpected electric field concentration at the boundary and prevents discharge. It is another object of the present invention to provide a highly reliable image forming apparatus using the above means.
[0034]
[Means for Solving the Problems]
The present invention for solving the above problems forms an image by collision of an electron source having a cold cathode element, an electrode for controlling electrons emitted from the electron source, and electrons emitted from the electron source. In the image forming apparatus having an image forming member, and a spacer disposed between the electron source and the electrode, the spacer has a high resistance film on a surface, and the spacer with respect to the electron source and the electrode The contact portion has a low resistance film, and the high resistance film is electrically connected to the electron source and the electrode through the low resistance film, and the spacer Between the low resistance film and the high resistance film Further, from the low resistance film to the high resistance film From low resistance to high resistance And the resistance value changes continuously boundary An area is provided.
[0035]
That is, in the present invention, by providing a region where the resistance value continuously changes at the boundary between the high resistance film and the low resistance film, the electric field concentration is caused by the convex portion of the low resistance film boundary line generated in the manufacturing process. Has eased.
[0036]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0037]
FIG. 1 is a perspective view of a display panel provided in the image forming apparatus of the present invention, and a part of the panel is cut away to show the internal structure. In the figure,
[0038]
A
[0039]
A
[0040]
FIG. 2 is a schematic diagram of the AA ′ cross section of FIG. FIG. 3 is a schematic view of the
[0041]
In FIG. 2, a
[0042]
In FIG. 3, a
[0043]
Suitable methods for forming the
[0044]
The sheet resistance value of the
[0045]
FIG. 4 is a diagram illustrating a case where a protrusion is generated on the low resistance film boundary line in the manufacturing process. In the figure,
[0046]
The degree of electric field concentration when such a convex shape occurs is shown in FIG. Here, the case where there is no
[0047]
Further, in the embodiment of the present invention shown in FIGS. 1 and 2, a
[0048]
The region width s of the
[0049]
On the other hand, as will be described later, a part of the
[0050]
Next, the configuration and manufacturing method of the display panel of the image forming apparatus to which the present invention is applied will be described with specific examples.
[0051]
FIG. 1 is a perspective view of a display panel used in the embodiment, and a part of the panel is cut away to show the internal structure.
[0052]
In the figure, 1015 is a rear plate, 1016 is a side wall, 1017 is a face plate, and 1015 to 1017 form an airtight container for maintaining the inside of the display panel in a vacuum. When assembling an airtight container, it is necessary to seal the joints of each member in order to maintain sufficient strength and airtightness. Sealing was achieved by baking at 400 to 500 degrees for 10 minutes or more. A method of evacuating the inside of the hermetic container will be described later. In addition, since the inside of the airtight container is maintained in a vacuum of about 10 to the sixth power [Torr], for the purpose of preventing destruction of the airtight container due to atmospheric pressure or unexpected impact, as an atmospheric pressure resistant structure, A
[0053]
A
[0054]
The multi-electron beam source used in the image forming apparatus of the present invention is not limited in the material, shape or manufacturing method of the cold cathode element as long as it is an electron source in which cold cathode elements are wired in a simple matrix. Therefore, for example, a cold cathode device such as a surface conduction electron-emitting device, FE type, or MIM type can be used.
[0055]
Next, the structure of a multi-electron beam source in which surface conduction electron-emitting devices (described later) are arranged as a cold cathode device on a substrate and wired in a simple matrix will be described.
[0056]
FIG. 6 is a plan view of the multi-electron beam source used in the display panel of FIG. On the
[0057]
FIG. 7 shows a cross section taken along the line BB ′ of FIG.
[0058]
Note that the multi-electron source having such a structure has a row-
[0059]
In the present embodiment, the multi-electron
[0060]
A
[0061]
For example, as shown in FIG. 8A, the phosphors of the respective colors are separately applied in stripes, and a
[0062]
In addition, the method of separately applying the phosphors of the three primary colors is not limited to the stripe arrangement shown in FIG. 8A, and for example, a delta arrangement as shown in FIG. It may be an array. For example, as shown in FIG. 9, the
[0063]
Note that when a monochrome display panel is formed, a monochromatic phosphor material may be used for the
[0064]
Further, a metal back 1019 known in the field of CRT is provided on the surface of the
[0065]
Although not used in this embodiment, a transparent electrode made of, for example, ITO is provided between the
[0066]
In the embodiment of the present invention, the
[0067]
Note that when performing the above-described sealing, each color phosphor disposed on the
[0068]
FIG. 2 is a schematic cross-sectional view taken along the line AA ′ of FIG. 1, and the numbers of the respective parts correspond to those of FIG. The
[0069]
The
[0070]
Examples of the insulating
[0071]
A current obtained by dividing the acceleration voltage Va applied to the face plate 1017 (metal back 1019 or the like) on the high potential side by the resistance value Rs of the
[0072]
The thickness t of the
[0073]
As described above, the temperature of the spacer rises when a current flows through the
[0074]
As a material of the
[0075]
As another material of the
[0076]
The alloy nitride film is formed on the insulating member by thin film forming means such as sputtering, reactive sputtering in a nitrogen gas atmosphere, electron beam vapor deposition, ion plating, or ion assist vapor deposition. The metal oxide film can also be produced by a similar thin film formation method, but in this case, oxygen gas is used instead of nitrogen gas. In addition, a metal oxide film can be formed by a CVD method or an alkoxide coating method. The carbon film is produced by vapor deposition, sputtering, CVD, or plasma CVD. In particular, when producing amorphous carbon, the atmosphere during film formation should contain hydrogen or be used as a film formation gas. Use hydrocarbon gas.
[0077]
The
[0078]
(1) The
[0079]
As already described, the
[0080]
(2) The potential distribution of the
[0081]
Electrons emitted from the
[0082]
(3) Control the orbit of emitted electrons.
[0083]
Electrons emitted from the
[0084]
The
[0085]
The bonding material 1041 needs to have conductivity so that the
[0086]
Dx1 to Dxm, Dy1 to Dyn, and Hv are electrical connection terminals having an airtight structure provided to electrically connect the display panel and an electric circuit (not shown). Dx1 to Dxm are electrically connected to the row-
[0087]
Further, in order to evacuate the inside of the hermetic container, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is -7 Exhaust to a vacuum level of about Torr. Thereafter, the exhaust pipe is sealed. In order to maintain the degree of vacuum in the hermetic container, a getter film (not shown) is formed at a predetermined position in the hermetic container immediately before or after sealing. A getter film is, for example, a film formed by heating and vapor-depositing a getter material mainly composed of Ba by a heater or high-frequency heating, and the inside of an airtight container is 1 × 10 6 by the adsorption action of the getter film. -5 Or 1 × 10 -7 The Torr vacuum is maintained.
[0088]
In the image forming apparatus using the display panel described above, when a voltage is applied to each
[0089]
Usually, the voltage applied to 1012 to the surface conduction electron-emitting device of the present invention, which is a cold cathode device, is about 12 to 16 [V], and the distance d between the metal back 1019 and the
[0090]
The basic configuration and manufacturing method of the display panel of the embodiment of the present invention and the outline of the image forming apparatus have been described above. Next, a method for manufacturing a multi-electron beam source used for the display panel of the embodiment will be described. The multi-electron beam source used in the image forming apparatus of the present invention is not limited in the material, shape or manufacturing method of the cold cathode element as long as it is an electron source in which cold cathode elements are wired in a simple matrix. Therefore, for example, a cold cathode device such as a surface conduction electron-emitting device, FE type, or MIM type can be used.
[0091]
However, a surface conduction electron-emitting device is particularly preferable among these cold cathode devices under a situation where a display device having a large display screen and a low price is required. That is, in the FE type, the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, and thus an extremely accurate manufacturing technique is required. This achieves a large area and a reduction in manufacturing cost. This is a disadvantageous factor. Further, in the MIM type, it is necessary to make the insulating layer and the upper electrode thin and uniform, but this is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. In that respect, since the surface conduction electron-emitting device is relatively simple to manufacture, it is easy to increase the area and reduce the manufacturing cost. The inventors have also found that among surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film are particularly excellent in electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of an image forming apparatus having a high luminance and a large screen. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron emitting portion or its peripheral portion is formed of a fine particle film is used.
[0092]
First, the basic structure, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described, and then the structure of a multi-electron beam source in which a number of devices are simply matrix-wired will be described.
[0093]
(Suitable device structure and manufacturing method of surface conduction electron-emitting device)
As a typical configuration of a surface conduction electron-emitting device in which an electron emitting portion or a peripheral portion thereof is formed from a fine particle film, there are two types, a planar type and a vertical type.
[0094]
(Plane type surface conduction electron-emitting device)
First, the device configuration and manufacturing method of a planar surface conduction electron-emitting device will be described. FIG. 10 shows a plan view (a) and a cross-sectional view (b) for explaining the configuration of a planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1103 are element electrodes, 1104 is a conductive thin film, 1105 is an electron emission portion formed by energization forming treatment, and 1113 is a thin film formed by energization activation treatment.
[0095]
As the
[0096]
In addition,
[0097]
The shapes of the
[0098]
A fine particle film is used for the conductive
[0099]
The particle diameter of the fine particles used for the fine particle film is in the range of several angstroms to several thousand angstroms, and the preferred one is in the range of 10 angstroms to 200 angstroms. The film thickness of the fine particle film is appropriately set in consideration of various conditions as described below. That is, the condition necessary for electrically connecting to the
[0100]
Examples of materials that can be used to form the fine particle film include Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, and Pb. Metals, oxides including PdO, SnO2, In2O3, PbO, Sb2O3, borides such as HfB2, ZrB2, LaB6, CeB6, YB4, GdB4, TiC, ZrC, HfC , TaC, SiC, WC, and other carbides, TiN, ZrN, HfN, and other nitrides, Si, Ge, and other semiconductors, carbon, etc. Selected.
[0101]
As described above, the conductive
[0102]
Note that it is desirable that the conductive
[0103]
In addition, the
[0104]
The
[0105]
The
[0106]
Although the preferred element substrate structure has been described above, the following elements were used in the examples.
[0107]
That is, blue plate glass was used for the
[0108]
Pd or PdO was used as the main material of the fine particle film, the thickness of the fine particle film was about 100 [angstrom], and the width W was 100 [micrometer].
[0109]
Next, a preferred method for manufacturing a planar surface conduction electron-emitting device will be described.
[0110]
11A to 11D are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device, and the notations of the respective members are the same as those in FIG.
[0111]
1) First,
[0112]
In the formation, the
[0113]
2) Next, a conductive
[0114]
In forming the film, first, an organic metal solution is applied to the substrate (a), dried, heated and fired to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organometallic solution is a solution of an organometallic compound whose main element is a fine particle material used for the conductive thin film (specifically, in this embodiment, Pd is used as the main element. In the example, the dipping method is used as the coating method, but other methods such as a spinner method and a spray method may be used.
[0115]
In addition, as a method for forming a conductive thin film made of a fine particle film, for example, a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, or the like other than the method by application of an organometallic solution used in this embodiment is used. Sometimes used.
[0116]
3) Next, as shown in FIG. 5C, an appropriate voltage is applied between the forming
[0117]
The energization forming process is a process in which a conductive
[0118]
In order to describe the energization method in more detail, FIG. 12 shows an example of an appropriate voltage waveform applied from the forming
[0119]
In the embodiment, for example, 10 -5 In a vacuum atmosphere of about Torr, for example, the pulse width T1 was set to 1 [millisecond], the pulse interval T2 was set to 10 [millisecond], and the peak value Vpf was increased by 0.1 [V] for each pulse. The monitor pulse Pm was inserted at a rate of once every time 5 pulses of the triangular wave were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electrical resistance between the
[0120]
The above method is a preferred method for the surface conduction electron-emitting device of the present embodiment. For example, when the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the device electrode interval L is changed. Therefore, it is desirable to change the energization conditions accordingly.
[0121]
4) Next, as shown in FIG. 11 (d), an appropriate voltage is applied between the
[0122]
The energization activation process is a process of energizing the
[0123]
Specifically, 10 -4 10 -5 By periodically applying a voltage pulse in a vacuum atmosphere within the range of Torr, carbon or a carbon compound originating from an organic compound present in the vacuum atmosphere is deposited. The
[0124]
In order to explain the energization method in more detail, FIG. 13A shows an example of an appropriate voltage waveform applied from the
[0125]
1114 shown in FIG. 11 (d) is an anode electrode for capturing the emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high
[0126]
The energization conditions described above are preferable conditions for the surface conduction electron-emitting device of this example. When the design of the surface conduction electron-emitting device is changed, it is desirable to change the conditions accordingly. .
[0127]
As described above, the planar surface conduction electron-emitting device shown in FIG.
[0128]
(Vertical surface conduction electron-emitting devices)
Next, another typical configuration of the surface conduction electron-emitting device in which the electron emission portion or its periphery is formed of a fine particle film, that is, the configuration of a vertical surface conduction electron-emitting device will be described.
[0129]
FIG. 14 is a schematic cross-sectional view for explaining the basic structure of a vertical type, in which 1201 is a substrate, 1202 and 1203 are element electrodes, 1206 is a step forming member, and 1204 is a conductive film using a fine particle film. 1205 is an electron emission portion formed by energization forming treatment, and 1213 is a thin film formed by energization activation treatment.
[0130]
The vertical type is different from the planar type described above in that one of the element electrodes (1202) is provided on the
[0131]
Next, a method for manufacturing a vertical surface conduction electron-emitting device will be described. 15A to 15F are cross-sectional views for explaining the manufacturing process, and the notation of each member is the same as in FIG.
[0132]
1) First, as shown in FIG. 15A, an
[0133]
2) Next, as shown in FIG. 2B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by, for example, laminating SiO2 by a sputtering method, but other film forming methods such as a vacuum deposition method and a printing method may be used.
[0134]
3) Next, as shown in FIG. 3C, the
[0135]
4) Next, as shown in FIG. 4D, a part of the insulating layer is removed by using, for example, an etching method to expose the
[0136]
5) Next, as shown in FIG. 5E, a conductive
[0137]
6) Next, as in the case of the planar type, an energization forming process is performed to form an electron emission portion (the same process as the planar energization forming process described with reference to FIG. 11C may be performed). .)
[0138]
7) Next, as in the case of the planar type, an energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion (the planar energization activation process described with reference to FIG. 11D). The same processing may be performed.)
[0139]
As described above, the vertical surface conduction electron-emitting device shown in FIG. 15F was manufactured.
[0140]
(Characteristics of surface conduction electron-emitting devices used in display devices)
The device configuration and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the devices used in the display device will be described.
[0141]
FIG. 16 shows typical examples of (emission current Ie) vs. (element applied voltage Vf) characteristics and (element current If) vs. (element applied voltage Vf) characteristics of the elements used in the display device. The emission current Ie is remarkably smaller than the device current If and is difficult to show on the same scale, and these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, the two graphs are shown in arbitrary units.
[0142]
The element used in the display device has the following three characteristics with respect to the emission current Ie.
[0143]
First, when a voltage greater than a certain voltage (referred to as a threshold voltage Vth) is applied to the device, the emission current Ie increases rapidly. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is almost not increased. Not detected.
[0144]
That is, the emission current Ie is a non-linear element having a clear threshold voltage Vth.
[0145]
Second, since the emission current Ie changes depending on the voltage Vf applied to the device, the magnitude of the emission current Ie can be controlled by the voltage Vf.
[0146]
Third, since the response speed of the current Ie emitted from the element is high with respect to the voltage Vf applied to the element, the amount of electrons emitted from the element can be controlled by the length of time for which the voltage Vf is applied.
[0147]
Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to the pixels of the display screen, if the first characteristic is used, it is possible to perform display by sequentially scanning the display screen. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the driven element according to the desired light emission luminance, and a voltage lower than the threshold voltage Vth is applied to the non-selected element. By sequentially switching the elements to be driven, it is possible to display by sequentially scanning the display screen.
[0148]
Further, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that gradation display can be performed.
[0149]
(Structure of multi-electron beam source with simple matrix wiring of many elements)
Next, the structure of a multi-electron beam source in which the above-described surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.
[0150]
FIG. 6 is a plan view of the multi-electron beam source used in the display panel of FIG. On the
[0151]
FIG. 7 is a cross-sectional view taken along the line BB ′ of FIG.
[0152]
The multi-electron source having such a structure has a
[0153]
(Drive circuit and drive method)
FIG. 17 is a block diagram showing a schematic configuration of a drive circuit for performing television display based on NTSC television signals. In the figure, a
[0154]
Hereinafter, functions of each part of the apparatus of FIG. 17 will be described in detail.
[0155]
First, the
[0156]
Next, the scanning circuit 1702 will be described. The circuit includes m switching elements (schematically shown by S1 to Sm in the drawing), and each switching element has an output voltage of a DC voltage source Vx or 0 [V] ( One of the ground levels is selected and electrically connected to the terminals Dx1 to Dxm of the
[0157]
The
[0158]
The
[0159]
The
[0160]
The modulation signal generator 1707 is a signal source for appropriately driving and modulating each of the electron-emitting
[0161]
As described with reference to FIG. 16, the surface conduction electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, there is a clear threshold voltage Vth for electron emission (8 [V] in the case of a surface conduction electron-emitting device of an embodiment described later), and electron emission occurs only when a voltage equal to or higher than the threshold Vth is applied. For a voltage equal to or higher than the electron emission threshold Vth, the emission current Ie also changes according to the voltage change as shown in the graph of FIG. Therefore, when a pulse voltage is applied to the device, for example, no electron emission occurs even when a voltage equal to or lower than the electron emission threshold Vth is applied. However, when a voltage equal to or higher than the electron emission threshold Vth is applied, the surface An electron beam is output from the conduction electron-emitting device. At that time, the intensity of the output electron beam can be controlled by changing the pulse peak value Vm. Further, it is possible to control the total amount of charges of the output electron beam by changing the pulse width Pw.
[0162]
Therefore, a voltage modulation method, a pulse width modulation method, or the like can be adopted as a method for modulating the electron-emitting device in accordance with the input signal. When implementing the voltage modulation method, a voltage modulation method circuit is used as the modulation signal generator 1707, which generates a voltage pulse of a certain length and appropriately modulates the peak value of the pulse according to the input data. be able to. Further, when implementing the pulse width modulation method, the modulation signal generator 1707 generates a pulse pulse having a constant peak value, and appropriately modulates the width of the voltage pulse according to the input data. A circuit of the type can be used.
[0163]
The
[0164]
When the digital signal system is used, it is necessary to convert the output signal DATA of the synchronization
[0165]
In the case of a voltage modulation method using an analog signal, for example, an amplifier circuit using an operational amplifier or the like can be adopted as the modulation signal generator 1707, and a shift level circuit or the like can be added if necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VCO) can be adopted, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device can be added if necessary.
[0166]
In the image forming apparatus to which the present invention can be applied, it is possible to emit electrons by applying a voltage to each electron-emitting device via the container external terminals Dx1 to Dxm and Dy1 to Dyn. A high voltage is applied to the metal back 1019 or transparent electrode (not shown) via the high voltage terminal Hv to accelerate the electron beam. The accelerated electrons collide with the
[0167]
The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the idea of the present invention. The NTSC system is used as the input signal. However, the input signal is not limited to this, and other than the PAL, SECAM system, etc., a TV signal composed of a larger number of scanning lines (high-definition TV including the MUSE system) system. Can also be adopted.
[0168]
As described above, the embodiments of the present invention have been described. However, the present invention is not limited to this, and the electron source has a plurality of cold cathode element rows in which a plurality of cold cathode elements arranged in parallel are connected at both ends ( A ladder that controls electrons from the cold cathode device by a control electrode (also called a grid) arranged above the cold cathode device along a direction (called a column direction) orthogonal to the wiring. It may be an electron source for the arrangement.
[0169]
In addition, according to the idea of the present invention, the image forming apparatus is not limited to an image forming apparatus suitable for display. An image forming apparatus can also be used. At this time, by appropriately selecting the above-mentioned m row-directional wirings and n column-directional wirings, the present invention can be applied not only to a linear light-emitting source but also to a two-dimensional light-emitting source. In this case, the image forming member is not limited to a material that directly emits light, such as a phosphor used in the following examples, and a member that forms a latent image by charging with electrons can also be used.
[0170]
【The invention's effect】
According to the present invention described above, in the image forming apparatus using the spacer having the high resistance film on the surface and having the low resistance film at the connection portion between the multi electron beam source and the face plate, the high resistance film and the low resistance film are provided. Since the spacer that suppresses unexpected electric field concentration at the boundary portion of the resistance film and prevents the occurrence of discharge is used, a highly reliable image forming apparatus can be provided.
[Brief description of the drawings]
FIG. 1 is a perspective view of a display panel provided in an image forming apparatus of the present invention.
2 is a cross-sectional view taken along line AA ′ of the display panel of FIG.
FIG. 3 is a schematic view of a spacer viewed from the direction of a flat plate surface.
FIG. 4 is a diagram showing a case where a convex portion is generated on the low resistance film boundary line in the manufacturing process.
FIG. 5 is a diagram showing the degree of electric field concentration when a convex shape occurs
6 is a plan view of a multi-electron beam source used in the display panel of FIG.
7 is a cross-sectional view of the multi-electron beam source of FIG. 6 along BB ′.
FIG. 8 is a layout diagram of a phosphor.
FIG. 9 is another layout diagram of the phosphor.
FIG. 10 is a plan view and a cross-sectional view of a planar surface conduction electron-emitting device.
FIG. 11 is a manufacturing process diagram of a planar surface conduction electron-emitting device.
FIG. 12 is a waveform diagram of the forming voltage.
FIG. 13 is a waveform diagram for explaining activation processing;
FIG. 14 is a sectional view of a vertical surface conduction electron-emitting device.
FIG. 15 is a manufacturing process diagram of a vertical surface conduction electron-emitting device;
FIG. 16 is a graph showing the characteristics of an electron-emitting device
FIG. 17 is a block diagram of a driving circuit for performing television display.
FIG. 18 is a plan view of a conventional surface conduction electron-emitting device.
FIG. 19 is a cross-sectional view of a field emission type electron-emitting device.
FIG. 20 is a cross-sectional view of an MIM type electron-emitting device.
FIG. 21 is a perspective view showing an example of a display panel unit constituting a flat type image forming apparatus.
[Explanation of symbols]
1 Insulating material
3 Contact surface
5 Sides
11 High resistance film
21 Low resistance film
22 Convex
31 Boundary membrane
1010 Black conductor
1011 substrate
1012 Cold cathode device
1013 Row direction wiring
1014 Wiring in column direction
1015 Rear plate
1016 side wall
1017 Face plate
1018 Fluorescent film
1019 Metal back
1020 Spacer
1101 substrate
1102, 1103 Device electrode
1104 Conductive thin film
1105 Electron emission unit
1110 Power supply for forming
1111 Ammeter
1112 Power supply for activation
1113 Thin film formed by energization activation process
1114 Anode electrode
1115 DC high voltage power supply
1116 Ammeter
1201 substrate
1202, 1203 Device electrode
1204 conductive thin film
1205 electron emission part
1206 Step forming member
1213 Thin film formed by energization activation treatment
1701 Display panel
1702 Scanning circuit
1703 Control circuit
1704 Shift register
1705 line memory
1706 Sync signal separation circuit
1707 Modulation signal generator
3001 Substrate
3004 Conductive thin film
3005 Electron emitter
3010 substrate
3011 Emitter wiring
3012 Emitter cone
3013 Insulating layer
3014 Gate electrode
3020 substrate
3021 Lower electrode
3022 Insulating layer
3023 Upper electrode
3111 substrate
3112 Cold cathode element
3113 Row direction wiring
3114 Column wiring
3115 Rear plate
3116 side wall
3117 face plate
3118 phosphor film
3119 metal back
3120 Spacer
Claims (7)
前記スペーサは表面に高抵抗膜を有し、前記電子源及び前記電極に対する前記スペーサの当接部に低抵抗膜を有し、前記高抵抗膜は前記低抵抗膜を介して前記電子源及び前記電極に電気的に接続され、
前記スペーサの前記低抵抗膜と前記高抵抗膜との間に、前記低抵抗膜から前記高抵抗膜へ、低抵抗から高抵抗へと抵抗値が連続的に変化する境界領域を有することを特徴とする画像形成装置。An electron source having a cold cathode element, an electrode for controlling electrons emitted from the electron source, an image forming member for forming an image by collision of electrons emitted from the electron source, and the electron source and the electrode In an image forming apparatus having a spacer disposed therebetween,
The spacer has a high resistance film on the surface, and has a low resistance film at a contact portion of the spacer with the electron source and the electrode, and the high resistance film passes through the low resistance film and the electron source and the electrode. Electrically connected to the electrode,
Characterized between the said high-resistance film and the low-resistance film of the spacer, said to the high resistance film of a low-resistance film, that resistance to the high resistance from a low resistance has a continuously changing boundary region An image forming apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04508899A JP3619043B2 (en) | 1999-02-23 | 1999-02-23 | Image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04508899A JP3619043B2 (en) | 1999-02-23 | 1999-02-23 | Image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000243330A JP2000243330A (en) | 2000-09-08 |
JP3619043B2 true JP3619043B2 (en) | 2005-02-09 |
Family
ID=12709576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04508899A Expired - Fee Related JP3619043B2 (en) | 1999-02-23 | 1999-02-23 | Image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3619043B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4773812B2 (en) * | 2003-06-06 | 2011-09-14 | キヤノン株式会社 | Manufacturing method of spacer |
JP3944211B2 (en) * | 2004-01-05 | 2007-07-11 | キヤノン株式会社 | Image display device |
-
1999
- 1999-02-23 JP JP04508899A patent/JP3619043B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000243330A (en) | 2000-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3234188B2 (en) | Image forming apparatus and manufacturing method thereof | |
JP4115050B2 (en) | Electron beam apparatus and spacer manufacturing method | |
JP3187367B2 (en) | Electronic device and image forming apparatus using the same | |
JP3305252B2 (en) | Image forming device | |
JP3195290B2 (en) | Image forming device | |
JPH1116521A (en) | Electron device and image forming device using it | |
JP3703287B2 (en) | Image forming apparatus | |
US6522064B2 (en) | Image forming apparatus and method of manufacture the same | |
JP3466870B2 (en) | Method of manufacturing image forming apparatus | |
JP3302293B2 (en) | Image forming device | |
JP4095195B2 (en) | Electron beam generator and image forming apparatus | |
JP3619043B2 (en) | Image forming apparatus | |
JP3639732B2 (en) | Spacer manufacturing method and image display device manufacturing method | |
JP3624111B2 (en) | Image forming apparatus | |
JP3478706B2 (en) | Electron beam apparatus and image forming apparatus | |
JP3768697B2 (en) | Image forming apparatus | |
JP3466868B2 (en) | Electron beam generator and image forming apparatus | |
JP3728099B2 (en) | Antistatic film and display device | |
JP3581586B2 (en) | Method of manufacturing spacer and method of manufacturing electron beam device | |
JP3230729B2 (en) | Electron beam apparatus, electron source and image forming apparatus using the same | |
JPH10284284A (en) | Antistatic film and display device | |
JP2000243319A (en) | Image forming device | |
JP2001332194A (en) | Electron beam generator and image forming device | |
JP2000133172A (en) | Panel device, electron source device and image forming device | |
JPH11339696A (en) | Image forming device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |