KR19980079361A - 전자 회로 장치 - Google Patents

전자 회로 장치 Download PDF

Info

Publication number
KR19980079361A
KR19980079361A KR1019970046983A KR19970046983A KR19980079361A KR 19980079361 A KR19980079361 A KR 19980079361A KR 1019970046983 A KR1019970046983 A KR 1019970046983A KR 19970046983 A KR19970046983 A KR 19970046983A KR 19980079361 A KR19980079361 A KR 19980079361A
Authority
KR
South Korea
Prior art keywords
electronic circuit
voltage
terminal
series
semiconductor elements
Prior art date
Application number
KR1019970046983A
Other languages
English (en)
Other versions
KR100275393B1 (ko
Inventor
마키노히로시
Original Assignee
키타오카타카시
미쓰비시덴키가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키타오카타카시, 미쓰비시덴키가부시끼가이샤 filed Critical 키타오카타카시
Publication of KR19980079361A publication Critical patent/KR19980079361A/ko
Application granted granted Critical
Publication of KR100275393B1 publication Critical patent/KR100275393B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)

Abstract

종래의 전자 회로 장치에 있어서는, 저(低) 소비 전력화를 실현하는 것이 곤란하였다.
본 발명에 따르면, 단자간의 소정의 전원 전압이 인가되는 제 1 단자 및 제 2 단자와, 상기 제 1 단자와 상기 제 2 단자 사이에 직렬로 접속된 복수의 전자 회로와, 소정의 임계값 전압을 초과하는 전압이 인가되면 온(on)하고, 임계값 전압의 합계가 전원 전압보다 높게 설정되며, 제 1 단자와 제 2 단자 사이에 직렬로 순방향을 따라 접속된 복수의 반도체 소자를 가지며, 복수의 전자 회로가 직렬 접속된 각각의 접속점은 복수의 전자 회로 각각에 복수의 반도체 소자 중 적어도 1개가 병렬로 접속되도록 복수의 반도체 소자가 직렬 접속된 접속점 중 어느 하나에 접속되는 전자 회로 장치를 제공할 수 있다.

Description

전자 회로 장치
본 발명은, 예를 들면, 반도체 집적 회로와 같은 전자 회로 장치의 전류값의 저감 및 저(低)소비 전력화에 관한 것이다.
최근, 휴대기기의 발전에 따라 LSI 등의 반도체 집적 회로에는 전지를 오래 사용할 수 있도록 하기 위해 저소비 전력화가 요청되고 있다. 저소비 전력화를 실현하기 위한 효과적인 수단으로서는 동작 전압을 강하시키는 방법을 들 수 있다. 소비 전력은 전압과 전류의 곱으로 인가되기 때문에 동작 전압을 저하시킴으로써 전압과 전류 양쪽을 저감할 수 있어, 일반적으로 저소비 전력화에 대하여 제곱의 효과가 있다고 알려져 있다.
또한, 전류값이 저감되면 전원 배선이 용이하게 되어 제조 비용도 저감된다. 그러나, 반도체 집적 회로를 이용한 시스템 전체의 전원 전압은 일정하며, 반도체 집적 회로에는 시스템 전체의 전원 전압이 공급되는 것이 일반적이다.
도 5는 전원 전압이 3.3V로 두 가지의 전자 회로 블럭이 동작하는 경우의 종래의 구성을 도시하는 회로도이다. 도면에 있어서, (1)은 전원 단자, (2)는 접지 (GND)단자, (3), (4)는 전원 단자(1)와 접지 단자(2) 사이에 병렬로 접속된 반도체 집적 회로 등의 전자 회로 블럭을 도시하고 있다. 2개의 전자 회로 블럭(3, 4)을 동작시키는 경우에는 각각의 전자 회로 블럭(3, 4)에서의 부하가 시계열적으로 변화하기 때문에 전원, 접지 사이에 단지 2개의 전자 회로 블럭(3, 4)을 직렬로 접속하여 사용하는 것은 불가능하다. 이 때문에 도 5에 도시하는 바와 같이, 2개의 전자 회로 블럭(3, 4)을 전원과 접지 사이에 병렬로 접속하여 사용하는 것이 일반적이다.
도 5에 도시하는 바와 같이, 전자 회로 블럭(3, 4)에 흐르는 전류의 값을 각각 I1, I2로 하면, 2개의 전자 회로 블럭(3, 4)의 전체에서의 소비 전력 W1은 다음 수학식으로 나타낸다.
W1= 3.3×(I1+I2)
따라서, 시스템의 전압이 일정한 경우에 저소비 전력화를 실현하기 위해서는 (I1+I2)를 저감시킬 필요가 있다.
또, 전자 회로 블럭(3, 4)을 저전압으로 동작시키기 위해서 각 회로마다 전압 변환기를 마련하여 전압을 저하시킴에 따라 각 전자 회로 블럭(3, 4)의 전류를 저감하는 것은 가능하지만, 이 경우에는 전압 변환기 그 자체에 의한 소비 전력이 가산될 뿐만 아니라, 전압 변환기가 큰 면적을 필요로 하기 때문에 반도체 집적 회로와 같은 작은 칩으로 조립하는 것은 대단히 곤란하다.
종래의 전자 회로 장치는 이상과 같이 구성되어 있기 때문에, 소형화, 저비용화를 유지하면서 저소비 전력화를 실현하는 것은 곤란하다고 하는 과제가 있었다.
본 발명의 목적은 상기와 같은 과제를 해결하기 위해 이루어진 것으로, 복수의 전자 회로 블럭을 갖는 경우에 있어서 소형화, 저비용화를 유지하면서 저소비 전력화를 실현할 수 있는 전자 회로 장치를 얻는 데 있다.
도 1은 본 발명의 실시예 1에 의한 전자 회로 장치의 구성을 도시하는 회로도.
도 2는 본 발명의 실시예 1에 의한 다이오드의 수를 각 전자 회로 블럭에 대하여 1개로 한 경우의 구성을 도시하는 회로도.
도 3은 본 발명의 실시예 2에 의한 전자 회로 장치의 구성을 도시하는 회로도.
도 4는 본 발명의 실시예 3에 의한 전자 회로 장치의 구성을 도시하는 회로도.
도 5는 종래의 전자 회로 장치의 구성을 도시하는 회로도.
도면의 주요부분에 대한 부호의 설명
11 : 전원 단자(제 1 단자)
12 : 접지 단자(제 2 단자)
13, 13a, 13b, 14, 14a, 14b : 전자 회로 블럭
15, 16, 17, 18, 21, 22 : 다이오드(반도체 소자)
25, 26, 27, 28 : MOSFET(반도체 소자, 전계 효과 트랜지스터)
청구항 1에 기재된 발명에 대한 전자 회로 장치는, 단자 사이에 소정의 전원 전압이 인가되는 제 1 단자 및 제 2 단자 사이에 직렬로 접속된 복수의 전자 회로 블럭과, 소정의 임계값 전압을 초과하는 전압이 인가되면 온(on)하고, 임계값 전압의 합계가 전원 전압보다 높게 설정되며, 제 1 단자와 제 2 단자 사이에 직렬로 순방향을 따라 접속된 복수의 반도체 소자를 가지며, 복수의 전자 회로가 직렬 접속된 각각의 접속점은, 복수의 전자 회로 각각에 복수의 반도체 소자 중 적어도 1개가 병렬로 접속되도록, 복수의 반도체 소자가 직렬 접속된 접속점 중 어느 하나에 전기적으로 접속되어 있는 것이다.
청구항 2에 기재된 발명에 대한 전자 회로 장치는, 복수의 전자 회로 블럭 중 각각의 전자 회로 블럭에 병렬로 접속되는 반도체 소자의 수를 각각의 전자 회로 블럭의 동작 전압에 근거한 수로 한 것이다.
이하, 본 발명의 일실시예를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 전자 회로 장치의 구성을 도시하는 회로도이다. 도면에 있어서, (11)은 3.3V의 전원 단자(제 1 단자), (12)는 접지(GND) 단자(제 2 단자), (13, 14)는 전자 회로 블럭, (15∼18)은 pn 접합형의 다이오드(반도체 소자)를 도시하고 있다. 전자 회로 블럭(13, 14)은 전원 단자(11)와 접지 단자(12) 사이에 직렬로 접속되어 있다. 또한, 다이오드(15∼18)는 전원 단자(11)와 접지 단자(12) 사이에 순방향을 따라 직렬로 접속되어 있다. 또, 전자 회로 블럭(13)과 전자 회로 블럭(14) 사이의 접속점(19)과, 다이오드(16)와 다이오드(17) 사이의 접속점(20)과는 전기적으로 단락(短絡)되어 있다. 또한, 2개의 전자 회로 블럭(13, 14)은 1개의 칩내에 마련되는 것이어도 좋고, 각각이 별도로 2개의 칩내에 마련되는 것이어도 좋다. 또한, 복수의 칩을 포함하는 보드(board) 등의 회로 블럭이어도 좋다.
그런데, pn 접합형의 다이오드(15∼18)는 모두 순방향으로 어느 값 이상의 전압이 인가되면 온상태로 되어 순방향으로 전류가 흐르고, 그 전압(온(on)전압이라 한다)에 의해 단자 사이가 클램프(clamp)된다. 이 실시예 1에서는 pn 접합형의 다이오드(15∼18)의 온 전압의 총합을 전원 전압인 3.3V보다도 높게 설정한다. 즉, pn 접합형의 다이오드에서는 온 전압은 pn 접합의 빌트인·포텐셜(builtin potential)에 의해 결정되고, 통상적으로는 제조시의 조건에 의해 0.8에서 1.0V 정도의 값으로 되는데, 이 실시예 1에서는, 0.85V의 것을 이용하고 있다. 그렇게 하면 4개의 pn 접합형의 다이오드(15∼18)의 온 전압의 합계는 3.4V(0.85×4)로 되어, 전원 전압3.3V보다도 높게 되기 때문에 4개의 pn 접합형의 다이오드(15∼18)가 동시에 온하는 일은 없다. 따라서, 4개의 pn 접합형의 다이오드(15∼18)를 관통하는 전류는 흐르지 않는다.
다음에 동작에 대하여 설명한다.
도 1에 도시하는 바와 같이 전자 회로 블럭(13)에 흐르는 전류를 i1, 전자 회로 블럭(14)에 흐르는 전류를 i2, 다이오드(15, 16)에 흐르는 전류를 i3, 다이오드(17, 18)에 흐르는 전류를 i4로 한다. 이상 설명한 구성의 전자 회로 장치에 있어서, 전자 회로 블럭(13, 14)이 모두 비동작 상태에서 i1= i2= 0일 경우에는 i3= i4= 0으로 된다. 전자 회로 블럭(13, 14)의 적어도 한쪽이 동작 상태일 때에는 접속점(19)의 전위는 1.6V에서 1.7V 사이의 값을 취한다. 이 이유는 이하와 같다. 접속점(19)의 전위가 1.7V보다 높게 되면 pn 접합형의 다이오드(17, 18)가 온하고, 그 결과 접속점(19)의 전위는 1.7V까지 되돌아간다. 또한, 접속점(19)의 전위가 1.6V보다 낮아지면 pn 접합형의 다이오드(15, 16)가 온하여 1.6V까지 되돌아간다. 이 때문에 접속점(19)의 전위는 항상 1.6V에서 1.7V 사이로 된다.
다음에 전자 회로 블럭(13)에 흐르는 전류 i1과 전자 회로 블럭(14)에 흐르는 전류 i2의 대소 관계에 대하여 살펴 보면 이하와 같이 된다. 즉, i1≥ i2일 경우 접속점(19)의 전위는 1.7V로 되고, 다이오드(15, 16)를 흐르는 전류 i3은 0, 다이오드(17, 18)에 흐르는 전류 i4는 전자 회로 블럭(13)에 흐르는 전류 i1과 전자 회로 블럭(14)을 흐르는 전류 i2의 차(差)로 된다. 한편, i2＜ i1일 경우에는 접속점(19)의 전위는 1.6V로 되고, 다이오드(17, 18)를 흐르는 전류 i4는 0, 다이오드(15, 16)를 흐르는 전류 i3은 전자 회로 블럭(14)을 흐르는 전류 i2와 전자 회로 블럭(13)을 흐르는 전류 i1과의 차로 된다. 이상을 정리하면 아래와 같다.
i1≥ i2일 때에는, i3= 0, i4= i1- i2
i1＜ i2일 때에는, i3= i2- i1, i4= 0
따라서, 본 실시예 1의 전자 회로 장치에 있어서, 전원 단자(11)로부터 접지 단자(12)에 흐르는 전류는 i1과 i2의 대소 관계에 관계 없이 항상 i1과 i2중 작지 않은 쪽이 된다. i1과 i2중 작지 않은 쪽을 max(i1, i2)로 나타내면 소비 전력 W2는 다음 수학식으로 제공된다.
W2= 3.3×max(i1, i2)
또한, 전자 회로 블럭(13, 14)이 도 5에 도시하는 전자 회로 블럭(3, 4)과 각각 등가인 것으로 하면 일반적으로 이하의 관계가 성립한다.
I1＞ i1, I2＞ i2
따라서, W2＜ W1이 도출되어, 이 실시예의 전자 회로 장치쪽이 소비 전력이 적어지는 것을 알 수 있다.
또, 이 실시예 1에서는, 전자 회로 블럭(13) 및 전자 회로 블럭(14)이 1.6V에서 1.7V로 동작하는 것이 요망되지만, 반도체 집적 회로의 동작 전압은 미세화(miniaturization)의 진보와 함께 저하하고 있으며, 0.5㎛ 이하의 미세화 레벨에서는 1.6V에서 1.7V 사이에서의 동작을 용이하게 실현할 수 있다.
또한, 수학식 4로 나타내는 바와 같이 각 전자 회로 블럭(13, 14)에 흐르는 전류 자체를 작게 할 수 있기 때문에, 저소비 전력화의 효과가 현저하게 될 뿐 아니라, 전원 배선이 용이하게 되어, 제조 비용을 저감하는 것도 가능하다.
또한, 이 실시예 1에서는, pn 접합형의 다이오드를 이용한 경우에 대하여 설명하였지만, 쇼트키 다이오드(schottky diode) 등과 같은 전기적 특성을 갖는 다른 다이오드이어도 좋으며, 동일한 효과를 얻을 수 있다.
또는, 이 실시예 1에서는, 2개의 회로를 동작시키는 경우에 대하여 설명하였지만, 3가지 이상의 회로의 경우에도 전압 조건을 적절히 설정하는 것에 따라 마찬가지의 구성을 실현할 수 있으며, 동일한 효과를 얻을 수 있다.
또한, 도 1에 도시하는 구성에서는, 각각의 전자 회로 블럭(13, 14)에 대하여 2개의 다이오드를 병렬로 접속하였지만, 전원 전압과 각 회로의 동작 전압에 따라 다이오드의 수를 결정한다. 예컨대, 도 2에 도시하는 바와 같이 전원 전압이 1.8V로 저전압에서 동작하는 전자 회로 블럭(13a, 14a)에 각각 1개씩 온 전압이 0.95V의 다이오드(반도체 소자)(21, 22)를 병렬로 접속하도록 구성하면, 접속점(19a)의 전위는 0.85V에서 0.95V의 범위로 되기 때문에 전자 회로 블럭(13a), 전자 회로 블럭(14a)에는 0.85V에서 0.95V의 일정한 범위의 전압이 인가된다.
(실시예 2)
도 3은 본 발명의 실시예 2에 의한 전자 회로 장치의 구성을 도시하는 블럭도이다. 도면에 있어서, (25, 26, 27, 28)은 MOSFET(반도체 소자, 전계 효과 트랜지스터)를 도시하고 있다. 즉, n채널 MOSFET(25∼28)을 도 1에 도시하는 pn 접합형의 다이오드(15∼18) 대신에 이용한 것이다. 또, 도 1에 도시하는 것과 동일한 부분에는 동일 부호를 붙이고, 중복 설명은 생략한다.
n채널 MOSFET(25∼28)의 드레인과 게이트를 공통으로 하여 고(高)전위측에 접속하고, 소스를 저(低)전위측에 접속한 구성으로 되어 있다. n채널 M0SFET의 드레인과 게이트를 공통으로 하면 2단자의 소자로 간주할 수 있다. 일반적으로 MOSFET는 게이트와 소스 사이의 전압이 임계값 전압이라고 불리우는 일정한 전압 이상으로 되면 온하고, 그 이하의 전압에서는 오프로 되기 때문에, n채널 M0SFET(25∼28)은 모두 2단자간의 전압이 임계값 전압을 초과하면 온(on)하는 다이오드와 마찬가지의 동작을 하게 된다. 이 때문에, 실시예 1의 경우와 마찬가지의 동작이 실현되어, 동일한 효과를 얻을 수 있다. 또한, MOSFET의 임계값 전압은, 다이오드의 온 전압과 달리, 필요에 따라 자유롭게 설정할 수 있으므로, 보다 효율적으로 회로의 동작 전압을 설정함으로써 효과적으로 전류값을 저감할 수 있다.
또, 이 실시예 2에서는, n채널 MOSFET(25∼28)을 이용한 경우를 나타냈지만, p채널 MOSFET의 게이트와 드레인을 공통으로 하여 저전압측에 접속하고, 소스를 고전압측에 접속하는 것에 따라서도 완전히 동일한 효과가 있다.
또, 도 2에 도시하는 회로에 있어서, 다이오드(21, 22) 대신에 MOSFET를 이용하는 것도 가능하다.
(실시예 3)
도 4는 본 발명의 실시예 3에 의한 전자 회로 장치의 구성을 도시하는 회로도이다. 도면에 있어서 도 1에 도시하는 것과 동일한 부분에는 동일 부호를 붙이고 중복된 설명은 생략한다.
(13b, 14b)는 전자 회로 블럭, (19b)는 전자 회로 블럭(13b)와 전자 회로 블럭(14b) 사이의 접속점, (20b)는 다이오드(17)와 다이오드(18) 사이의 접속점을 각각 도시하고 있다. 또, 전자 회로 블럭(13b)은 전자 회로 블럭(14b)보다 높은 전압을 필요로 하는 것이다.
다음에 동작에 대하여 설명한다.
우선, 실시예 1에서 설명한 바와 같이, 다이오드(15∼18)의 온 전압은 0.85V이므로 전원 전압 3.3V는 다이오드(15∼18)의 전체를 온할 수 있는 전압 3.4V에 도달하지 않기 때문에 모든 다이오드가 온하는 경우는 없다. 또한, 접속점(19b)의 전위가 0.85V보다 높게 되면 다이오드(18)가 온하여 온 전압이 0.85V까지 되돌아가고, 접속점(19b)의 전위가 0.75V보다 낮게 되면 다이오드(15∼17)가 온하기 때문에, 전원 전압 3.3V로부터 다이오드(15∼17)의 온 전압의 합계 2.55(0.85×3)을 뺀 전압인 0.75V까지 되돌아간다. 이 때문에, 접속점(19b)의 전위는 0.75∼0.85V의 범위가 유지되게 된다. 따라서, 전자 회로 블럭(13b)에는 2.45V에서 2.55V의 전압이 인가되고, 전자 회로 블럭(14b)에는 0.75V에서 0.85V의 전압이 인가되게 된다.
이 때문에, 전체적으로 소비 전력을 저감할 수 있음과 동시에 전자 회로 블럭(13b, 14b)이 적절히 동작하는 전압을 공급할 수 있다.
또, 이 실시예 3에서는, 각 전자 회로 블럭(13b, 14b)에 병렬로 접속되는 다이오드의 수를 각각 3개, 1개로 하고 있지만, 전자 회로 블럭의 동작 전압이나 전원 전압에 따라 다이오드의 수를 여러가지 선택하여 구성할 수 있다.
또한, 이 실시예 3에 있어서도, 다이오드 대신에 p채널 또는 n채널의 MOSFET를 이용할 수 있다.
이상과 같이, 청구항 1에 기재된 발명에 의하면, 단자 사이에 소정의 전원 전압이 인가되는 제 1 단자 및 제 2 단자 사이에 직렬로 접속된 복수의 전자 회로 블럭과, 소정의 임계값 전압을 초과하는 전압이 인가되면 온하며, 임계값 전압의 합계가 전원 전압보다 높게 설정되고, 제 1 단자와 제 2 단자 사이에 직렬로 순방향을 따라 접속된 복수의 반도체 소자를 가지며, 복수의 전자 회로 블럭의 직렬 접속된 각각의 접속점은, 복수의 전자 회로 블럭 각각에 복수의 반도체 소자 중 적어도 1개가 병렬로 접속되도록, 복수의 반도체 소자의 직렬 접속의 접속점 중 어느 하나에 전기적으로 접속되어 있도록 구성하였기 때문에, 복수의 직렬로 접속된 복수의 반도체 소자의 모두를 관통하는 전류는 흐르지 않고, 각각의 전자 회로 블럭 양 단부에 인가되는 전압이 일정한 범위에서 저전압으로 되기 때문에 각 전자 회로 블럭의 소비 전력을 저감할 수 있는 효과가 있다.
청구항 2에 기재된 발명에 의하면, 복수의 전자 회로 블럭 중 각각의 전자 회로 블럭에 병렬로 접속되는 반도체 소자의 수는 각각의 전자 회로 블럭의 동작 전압에 근거한 수로 되도록 구성하였기 때문에, 소비 전력을 저감할 수 있음과 동시에 전자 회로 블럭마다 최적의 전압을 공급할 수 있는 효과가 있다.

Claims (2)

  1. 단자 사이에 소정의 전원 전압이 인가되는 제 1 단자 및 제 2 단자와, 상기제 1 단자와 상기 제 2 단자 사이에 직렬로 접속된 복수의 전자 회로 블럭과, 소정의 임계값 전압을 초과하는 전압이 인가되면 온하며, 상기 임계값 전압의 합계가 상기 전원 전압보다 높게 설정되고, 상기 제 1 단자와 상기 제 2 단자 사이에 직렬로 순방향으로 접속된 복수의 반도체 소자를 가지며, 상기 복수의 전자 회로 블럭의 직렬 접속된 각각의 접속점은, 상기 복수의 전자 회로 블럭 각각에 상기 복수의 반도체 소자 중 적어도 1개가 병렬로 접속되도록, 상기 복수의 반도체 소자의 직렬 접속된 접속점 중 어느 하나에 전기적으로 접속되어 있는 전자 회로 장치.
  2. 제 1 항에 있어서,
    복수의 전자 회로 블럭 중 각각의 전자 회로 블럭에 병렬로 접속되는 반도체 소자의 수는 각각의 전자 회로 블럭의 동작 전압에 근거한 수인 것을 특징으로 하는 전자 회로 장치.
KR1019970046983A 1997-03-14 1997-09-12 전자 회로 장치 KR100275393B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6152497A JP3703595B2 (ja) 1997-03-14 1997-03-14 電子回路装置
JP97-061524 1997-03-14

Publications (2)

Publication Number Publication Date
KR19980079361A true KR19980079361A (ko) 1998-11-25
KR100275393B1 KR100275393B1 (ko) 2000-12-15

Family

ID=13173582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046983A KR100275393B1 (ko) 1997-03-14 1997-09-12 전자 회로 장치

Country Status (4)

Country Link
US (1) US5877928A (ko)
JP (1) JP3703595B2 (ko)
KR (1) KR100275393B1 (ko)
TW (1) TW338833B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463362B (en) * 1999-01-19 2001-11-11 Seiko Epson Corp Electrostatic protection circuit and semiconductor integrated circuit using the same
JP2002015839A (ja) 2000-06-29 2002-01-18 Canon Inc 加熱体、加熱装置および画像形成装置
JP2002270345A (ja) 2001-03-12 2002-09-20 Canon Inc 加熱体及び加熱装置
GB2376819A (en) * 2001-06-21 2002-12-24 Ericsson Telefon Ab L M Electronic circuit having series connected circuit blocks
FR2847715B1 (fr) * 2002-11-25 2005-03-11 Commissariat Energie Atomique Circuit integre comportant des sous-ensembles connectes en serie
TWI309101B (en) * 2005-08-16 2009-04-21 Realtek Semiconductor Corp Voltage converting circuit, voltage converting apparatus, and related circuit systems
JP6409682B2 (ja) * 2015-06-02 2018-10-24 株式会社デンソー 電子制御装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173421A (ja) * 1984-09-19 1986-04-15 Hitachi Ltd 論理回路
JPH02100502A (ja) * 1988-10-07 1990-04-12 Murata Mfg Co Ltd 電圧制御発振器
US5703790A (en) * 1996-02-27 1997-12-30 Hughes Electronics Series connection of multiple digital devices to a single power source

Also Published As

Publication number Publication date
JP3703595B2 (ja) 2005-10-05
JPH10257671A (ja) 1998-09-25
KR100275393B1 (ko) 2000-12-15
US5877928A (en) 1999-03-02
TW338833B (en) 1998-08-21

Similar Documents

Publication Publication Date Title
US10014851B2 (en) Current sensing and control for a transistor power switch
EP0042305B1 (en) Mos transistor circuit with breakdown protection
US8593211B2 (en) System and apparatus for driver circuit for protection of gates of GaN FETs
KR101099384B1 (ko) 파워 스위치 구조 및 방법
US7345521B2 (en) High frequency switch circuit
EP1673844A1 (en) Electrostatic discharge protection circuit and method of operation
EP2066032A2 (en) Power supply control circuit including overvoltage protection circuit
KR20000057070A (ko) 아날로그 스위치용 백 게이트 전압제어기를 가지는 반도체장치
DE59308352D1 (de) Integrierte Halbleiterschaltung mit einem Schutzmittel
US6465999B2 (en) Current-limited switch with fast transient response
US5218235A (en) Power stealing circuit
US20040070901A1 (en) Electrostatic discharge protection circuit
CN111800115A (zh) 硅ic-氮化镓混合驱动系统
KR100275393B1 (ko) 전자 회로 장치
US6414533B1 (en) Over-voltage tolerant, active pull-up clamp circuit for a CMOS crossbar switch
EP0425035A2 (en) Overload protection drive circuit for a power transistor
US20090207539A1 (en) I/o circuit
US10879691B2 (en) Unlockable switch inhibitor
KR20070026612A (ko) 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단
KR0142001B1 (ko) 반도체 집적회로 장치
US6269042B1 (en) I/O circuit of semiconductor integrated device
KR101783273B1 (ko) 부족전압 보호 시스템
KR101775733B1 (ko) 내부 회로와 정전 보호 회로를 구비하는 반도체 집적회로
KR100593070B1 (ko) 지능형 전력 반도체 집적회로의 레벨 쉬프트 회로
CN118174260B (zh) 接地系统及其控制方法、芯片与芯片封装件

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee