KR19980077887A - Bare Wafer Analysis Method for Semiconductor Device Manufacturing - Google Patents
Bare Wafer Analysis Method for Semiconductor Device Manufacturing Download PDFInfo
- Publication number
- KR19980077887A KR19980077887A KR1019970015212A KR19970015212A KR19980077887A KR 19980077887 A KR19980077887 A KR 19980077887A KR 1019970015212 A KR1019970015212 A KR 1019970015212A KR 19970015212 A KR19970015212 A KR 19970015212A KR 19980077887 A KR19980077887 A KR 19980077887A
- Authority
- KR
- South Korea
- Prior art keywords
- bare wafer
- semiconductor device
- manufacturing
- bare
- measuring
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
Abstract
본 발명은 반도체장치 제조용 베어 웨이퍼 분석방법에 관한 것이다.The present invention relates to a bare wafer analysis method for manufacturing a semiconductor device.
본 발명은, 단결정성장법에 의해서 형성된 실리콘봉을 절단하여 형성된 다수의 반도체장치 제조용 베어 웨이퍼 분석방법에 있어서, (1) 상기 실리콘봉을 절단하여 형성된 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석하는 S2 단계; (2) 상기 (1)의 베어 웨이퍼 상에 열산화막을 형성한 후, 다시 상기 열산화막을 제거하여 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석하는 S4 단계를 구비하여 이루어진다.In the bare wafer analysis method for manufacturing a plurality of semiconductor devices formed by cutting silicon rods formed by a single crystal growth method, (1) analyzing defects present on the bare wafer formed by cutting the silicon rods. S2 step; (2) forming a thermal oxide film on the bare wafer of (1), and then removing the thermal oxide film and analyzing the defect present on the bare wafer.
따라서, 베어 웨이퍼 상에 존재하는 디펙트를 용이하게 분석할 수 있는 효과가 있다.Therefore, there is an effect that the defect present on the bare wafer can be easily analyzed.
Description
본 발명은 반도체장치 제조용 베어 웨이퍼 분석방법에 관한 것으로서, 보다 상세하게는 단결정성장에 의해서 제작된 베어 웨이퍼(Bare wafer) 상에 존재하는 디펙트(Defect)를 용이하게 분석할 수 있는 반도체장치 제조용 베어 웨이퍼 분석방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of analyzing a bare wafer for manufacturing a semiconductor device, and more particularly, a bare device for manufacturing a semiconductor device capable of easily analyzing defects existing on a bare wafer manufactured by single crystal growth. It relates to a wafer analysis method.
통상, 베어 웨이퍼를 제조하기 위하여서는 규사 및 규석을 주원료로 사용하고 코크스, 나무 등을 보조원료로 사용하여 대용량 전기로 내부에서 환원작용을 이용하여 다결정 실리콘(Poly - crystalline silicon)을 제조하고, 다시 이를 정제한다.In general, in order to manufacture a bare wafer, silica and silica are used as main raw materials, and coke and wood are used as auxiliary raw materials, and poly-crystalline silicon is manufactured by using a reduction effect in a large-scale electric furnace. Purify it.
이어서, 쵸크랄스키(Czochralski) 결정성장법 또는 플로트 존(Float zone) 결정성장법을 사용하여 일단은 시드(Seed)부위라 칭하고, 타단은 테일(Tail)부위라 칭하는 단결정 실리콘봉(Ingot)을 형성한 후, 후속공정에 의해서 형성되는 베어 웨이퍼의 플랫존(Flat zone)부위가 형성될 수 있도록 상기 단결정 실리콘봉의 일면을 그라인딩(Grinding)한 후, 절단하고 절단된 금속원판의 표면을 거울면 연마하는 등의 공정이 진행됨에 따라 반도체장치 제조공정에 사용할 수 있는 베어 웨이퍼로 준비한다.Subsequently, using a Czochralski crystal growth method or a float zone crystal growth method, a single crystal silicon rod (Ingot), one end of which is referred to as a seed region and the other end thereof, is called a tail region, is used. After forming, after grinding one surface of the single crystal silicon rod to form a flat zone of a bare wafer formed by a subsequent process, the surface of the cut metal disc is mirror-polished. As the process proceeds, such as to prepare a bare wafer that can be used in the semiconductor device manufacturing process.
상기 쵸크랄스키 결정성장법에서는, 먼저 다결정실리콘을 약 1415 ℃ 정도의 결정성장기속에서 녹인 후, 상기 결정성장기를 회전시키며 실리콘 씨결정(Crystal seed)이 부착된 아암을 결정성장기 내부로 천천히 하강시켜 실리콘 씨결정이 용융실리콘의 표면에 닿게 한다.In the Czochralski crystal growth method, first, polycrystalline silicon is melted in a crystal growth phase of about 1415 ° C., and then the crystal growth phase is rotated, and the silicon seed crystal attached arm is slowly lowered into the crystal growth phase. Silicon seed crystals make contact with the surface of the molten silicon.
이에 따라, 상기 용융실리콘과 씨결정의 접촉에 의하여 상기 씨결정의 하부가 용해되기 시작하면, 상기 아암을 상방으로 천천히 이동시킨다. 상기 아암이 상방으로 이동됨에 따라 상기 씨결정과 그에 접촉하는 용융실리콘의 일부가 인상되게 되고, 이 과정에서 상기 씨결정의 접촉면 부근에서 용융실리콘의 냉각에 따른 결정화에 의하여 상기 씨결정이 점차 성장되고, 그 결과 씨결정과 동일한 결정구조를 가지는 단결정의 실리콘봉(Ingot)이 형성된다.Accordingly, when the lower portion of the seed crystal starts to dissolve due to the contact between the molten silicon and the seed crystal, the arm is slowly moved upward. As the arm moves upwards, the seed crystal and a part of the molten silicon in contact with the seed are pulled up, and in the process, the seed crystal is gradually grown by crystallization due to cooling of the molten silicon near the contact surface of the seed crystal. As a result, a single crystal silicon rod (Ingot) having the same crystal structure as the seed crystal is formed.
또한, 상기 플로트 존 결정성장법에서는, 다결정 실리콘봉을 주변부에 유동가능한 유도가열 코일이 감겨있고, 내부에 상부척 및 씨결정이 고정된 하부척이 형성된 결정성장기 내부의 상기 상부척과 씨결정이 고정된 하부척 사이에 삽입하여 상기 다결정 실리콘봉과 씨결정이 접촉하도록 한다.In addition, in the float zone crystal growth method, the upper chuck and the seed crystal inside the crystal growth machine having the induction heating coil which is capable of flowing the polycrystalline silicon rod around the periphery, and the lower chuck having the upper chuck and the seed crystal fixed therein are fixed. It is inserted between the lower chuck so that the polycrystalline silicon rod and the seed crystal contact each other.
이후, 유도가열 코일에 특정전압을 인가하면, 상기 유도가열 코일에서 발생된 열이 다결정 실리콘봉과 씨결정의 접촉부위에 전달되어 상기 다결정 실리콘봉은 용융되기 시작한다.Thereafter, when a specific voltage is applied to the induction heating coil, heat generated in the induction heating coil is transferred to the contact portion of the polycrystalline silicon rod and the seed crystal so that the polycrystalline silicon rod starts to melt.
그리고, 상기 유도가열 코일을 상방으로 이동하면, 먼저 용융된 다결정 실리콘봉은 씨결정과 접촉된 부위부터 냉각되기 시작하여 냉각에 따른 재결정화에 의해서 씨결정이 점차 성장되고, 그 결과 씨결정과 동일한 결정구조를 가지는 단결정 실리콘봉이 형성된다.Then, when the induction heating coil is moved upward, the first molten polycrystalline silicon rod starts to cool from the site in contact with the seed crystal, and the seed crystal grows gradually by recrystallization by cooling, and as a result, the same crystal as the seed crystal A single crystal silicon rod having a structure is formed.
그런데, 전술한 쵸크랄스키 결정성장법 또는 플로트 존 결정성장법에 의해서 제작된 베어 웨이퍼 내부에는, 결정성장기 내부의 온도차이 등의 여러가지 원인에 의해서 8면체형상의 빈공간을 이루는 D-디펙트가 형성될 수 있으며, 상기 베어 웨이퍼의 상부를 폴리싱(Polishing)하면서 상기 D-디펙트의 상부 일부가 절단 및 노출되어 상기 베어 웨이퍼 표면에 홈으로 존재하는 COP(Crystal Originated Particles)가 형성된다. 상기 D-디펙트 및 COP는 후속공정에 의해서 베어 웨이퍼 상에 형성되는 산화막의 브레이크 다운(Break down) 전압의 저하를 가져온다.By the way, inside the bare wafer produced by the above-mentioned Czochralski crystal growth method or the float zone crystal growth method, D-defects forming an octahedral void space due to various reasons such as temperature difference in the crystal growth phase are A portion of the upper portion of the D-defect may be cut and exposed while polishing the upper portion of the bare wafer, thereby forming Crystal Originated Particles (COPs) that exist as grooves on the bare wafer surface. The D-defect and COP lead to a decrease in the break down voltage of the oxide film formed on the bare wafer by a subsequent process.
특히, 쵸크랄스키 결정성장법에 있어서는, 상기 결정성장기 내부에 녹은 다결정 실리콘 내부에 산소(O2)성분이 포함됨에 따라 베어 웨이퍼 내부에는 OP(Oxygen Precipitates)가 발생할 수 있고, 상기 결정성장기 내부에 녹은 다결정실리콘 내부에 중금속물질이 포함됨으로 인해서 상기 베어 웨이퍼 내부에는 금속성 불순물(Metallic Contamination)이 존재할 수 있다. 상기 OP 및 금속성 불순물은 상기 베어 웨이퍼 상에 형성되는 반도체소자를 통전시킬 때, 누설전류(Leakage current)를 발생시키는 원인이 된다.Particularly, in the Czochralski crystal growth method, as the oxygen (O 2 ) component is included in the polycrystalline silicon dissolved in the crystal growth group, OP (Oxygen Precipitates) may occur in the bare wafer, and Due to the heavy metal material contained in the molten polysilicon, metallic contamination may exist in the bare wafer. The OP and the metallic impurities cause leakage current when the semiconductor element formed on the bare wafer is energized.
따라서, 반도체장치의 제조를 위한 공정전에 베어 웨이퍼 상에 디펙트가 존재하는 정도를 평가하는 분석공정을 선행시키는 것이 일반적이다.Therefore, it is common to precede the analytical process for evaluating the degree of the presence of defects on the bare wafer before the process for manufacturing the semiconductor device.
먼저, COP의 갯수는 파티클 카운터(Particle counter)를 사용하여 분석용 베어 웨이퍼 상에 레이저(Laser)를 주사하고, 산란된 광을 검출함으로써 측정되고, COP의 분포는 원자현미경(Atomic Focus Microscope)을 이용하여 베어 웨이퍼의 표면을 스캐닝(Scanning)함으로서 파악된다.First, the number of COPs is measured by scanning a laser onto an analytical bare wafer using a particle counter and detecting scattered light, and the distribution of the COPs is determined by using an atomic focus microscope. By scanning the surface of the bare wafer.
그리고, D-디펙트의 분석공정은 다음과 같다. 먼저 플루오르화수소(HF), 중크롬산칼륨(K2Cr2O3) 및 탈이온수로 이루어진 세코에칭액(SECCO Etching Solution)이 담겨 일정온도로 유지되는 저장조 내부에 분석용 베어 웨이퍼를 투입하여 상기 분석용 베어 웨이퍼를 세코에칭(SECCO Etching)한다. 이때, 상기 분석용 베어 웨이퍼의 내부에 존재하는 D-디펙트는 에칭되어 플로우 패턴(Flow pattern)을 형성하게 된다. 이어서, 마이크로스코프(Microscope) 등을 이용하여 상기 플로우 패턴을 스캐닝(Scanning)함으로서 베어 웨이퍼 상에 존재하는 D-디펙트의 갯수가 측정되고, D-디펙트의 분포가 파악된다.The D-defect analysis process is as follows. First, an analytical bare wafer is placed in a reservoir maintained at a constant temperature by containing a SECCO Etching Solution composed of hydrogen fluoride (HF), potassium dichromate (K 2 Cr 2 O 3 ), and deionized water. SECCO Etching the wafer. At this time, the D-defect present in the analysis bare wafer is etched to form a flow pattern. Next, by scanning the flow pattern using a microscope or the like, the number of D-defects present on the bare wafer is measured, and the distribution of the D-defects is determined.
또한, OP의 갯수는, 산란되는 레이저를 이용하여 디펙트를 단층사진촬영하는 LST(Laser Scattering Tomography) 방법에 의해서 측정된다.In addition, the number of OP is measured by the laser scattering tomography (LST) method which takes a tomography of the defect using a scattered laser.
또한, 베어 웨이퍼 상에 포함된 금속성 불순물은, 베어 웨이퍼 상에 특정전류를 인가하여 과도전류를 측정하는 DLTS(Deep Level Transient Spectrometer)를 사용하여 분석된다.In addition, metallic impurities contained on the bare wafer are analyzed by using a deep level transient spectrometer (DLTS) for measuring a transient current by applying a specific current on the bare wafer.
도1은 쵸크랄스키 결정성장법에 의해서 형성된 실리콘봉의 시드부위에서 테일부위까지 OP의 분포를 나타내는 그래프이고, 도2는 쵸크랄스키 결정성장법에 의해서 형성된 실리콘봉의 시드부위에서 테일부위까지 COP의 분포를 나타내는 그래프이고, 도3은 쵸크랄스키 결정성장법에 의해서 형성된 실리콘봉을 절단하여 형성된 베어 웨이퍼의 가장자리부위에서 마주보는 다른 가장자리부위까지 D-디펙트의 분포를 나타내는 그래프이다.1 is a graph showing the distribution of OP from the seed region to the tail region of the silicon rod formed by the Czochralski crystal growth method, and FIG. 2 is the graph of the COP from the seed region to the tail region of the silicon rod formed by the Czochralski crystal growth method. 3 is a graph showing the distribution of D-defect from the edge portion of the bare wafer formed by cutting the silicon rod formed by the Czochralski crystal growth method to the other edge portion thereof.
도1을 참조하면, 쵸크랄스키 결정성장법에 의해서 성장된 실리콘봉의 시드 부위에서 테일부위까지 얇게 절단하여 다수의 베어 웨이퍼를 형성한 후, 전술한 LST 방법을 이용하여 각각 상기 OP의 갯수를 측정하고, OP의 분포를 파악하는 분석공정을 진행하면, 도1에 도시된 바와 같이 실리콘봉에서의 위치별로 OP의 분포 및 갯수가 다르게 나타남을 알 수 있다.Referring to FIG. 1, after cutting a thin portion from a seed region of a silicon rod grown by a Czochralski crystal growth method to a tail region to form a plurality of bare wafers, the number of the OPs was measured using the LST method described above. In addition, when the analysis process for determining the distribution of the OP proceeds, it can be seen that the distribution and the number of OPs are different for each position in the silicon rod as shown in FIG. 1.
도2를 참조하면, 쵸크랄스키 결정성장법에 의해서 성장된 실리콘봉의 시드부위에서 테일부위까지 얇게 절단하여 다수의 베어 웨이퍼를 형성한 후, 파티클 카운터 및 원자현미경을 사용하여 전술한 상기 COP의 분포를 파악하고, COP의 갯수를 측정하는 분석공정을 진행하면, 도2에 도시된 바와 같이 실리콘봉의 시드부위에서 테일부위로 갈수록 COP의 갯수가 감소함을 알 수 있다.Referring to FIG. 2, after cutting a thin portion from a seed region to a tail region of a silicon rod grown by Czochralski crystal growth method to form a plurality of bare wafers, the above-described distribution of the COP using a particle counter and an atomic force microscope As shown in FIG. 2, it can be seen that the number of COP decreases from the seed region of the silicon rod to the tail region as shown in FIG. 2.
도3을 참조하면, 쵸크랄스키 결정성장법에 의해서 성장된 실리콘봉을 얇게 절단하여 형성된 임의의 베어 웨이퍼에 대해서 상기 D-디펙트의 분포를 파악하고, D-디펙트의 갯수를 측정하는 분석공정을 진행하면, 도3에 도시된 바와 같이 베어 웨이퍼의 가장자리부위에 존재하는 D-디펙트의 갯수가 상대적으로 베어 웨이퍼의 중앙부에 존재하는 D-디펙트와 비교하여 낮음을 알 수 있다.Referring to FIG. 3, an analysis is performed to determine the distribution of the D-defects and to measure the number of D-defects for any bare wafer formed by thinly cutting a silicon rod grown by the Czochralski crystal growth method. As shown in FIG. 3, it can be seen that the number of D-defects present at the edge of the bare wafer is relatively lower than that of the D-defect present at the center of the bare wafer, as shown in FIG. 3.
따라서, 실리콘봉에서 절단되어 형성된 다수의 베어 웨이퍼는 실리콘봉에서의 위치에 따라서 OP, COP의 갯수가 다르고, 베어 웨이퍼 내부의 위치에 따라서 D-디펙트의 분포가 다름에 따라 상기 베어 웨이퍼 상에 형성된 반도체장치는 동작불량을 야기할 수 있는 확률이 서로 상이하여 동일한 조건하에서 반도체장치 제조공정을 진행하여도 어떤 베어 웨이퍼 상에 형성된 반도체장치는 동작되고, 다른 어떤 베어 웨이퍼 상에 형성된 반도체장치는 동작불량을 야기하였다.Therefore, the number of bare wafers formed by cutting the silicon rods is different on the bare wafers as the number of OP and COPs differs depending on the position of the silicon rods, and the distribution of D-defect varies depending on the position inside the bare wafer. The semiconductor devices formed are different from each other in probability that they may cause a malfunction, and even though the semiconductor device manufacturing process is performed under the same conditions, the semiconductor device formed on any bare wafer is operated, and the semiconductor device formed on any other bare wafer is operated. Caused a failure.
그러나, 전술한 바와 같이 반도체장치의 수율에 영향을 미치는 베어 웨이퍼 상에 존재하는 디펙트에 대해서 정밀하게 분석할 수 있는 분석방법이 없었다.However, as described above, there was no analysis method capable of precisely analyzing defects existing on bare wafers that affect the yield of semiconductor devices.
본 발명의 목적은, 여러가지 분석공정을 다수의 베어 웨이퍼에 대해서 진행하여 베어 웨이퍼 상에 존재하는 디펙트를 정밀하게 분석할 수 있는 반도체장치 제조용 베어 웨이퍼 분석방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a bare wafer analysis method for manufacturing a semiconductor device capable of precisely analyzing defects present on a bare wafer by performing various analysis processes on a plurality of bare wafers.
도1은 단결결정성장법에 의해서 형성된 실리콘봉의 시드부위에서 테일부위까지 OP 갯수의 분포를 나타내는 그래프이다.1 is a graph showing the distribution of the OP number from the seed region to the tail region of the silicon rod formed by the single crystal growth method.
도2는 단결정성장법에 의해서 형성된 실리콘봉의 시드부위에서 테일부위까지 COP 갯수의 분포를 나타내는 그래프이다.2 is a graph showing the distribution of the number of COPs from the seed region to the tail region of the silicon rod formed by the single crystal growth method.
도3은 단결정성장법에 의해서 형성된 실리콘봉을 절단하여 형성된 베어 웨이퍼의 일측 가장자리부위에서 마주보는 다른 일측 가장자리부위까지 D-디펙트의 갯수의 분포를 나타내는 그래프이다.FIG. 3 is a graph showing the distribution of the number of D-defects from one edge portion of the bare wafer to the other edge portion of the bare wafer formed by cutting the silicon rod formed by the single crystal growth method.
도4는 본 발명에 따라 베어 웨이퍼 상에 형성된 반도체장치의 수율 및 베어 웨이퍼 상에 존재하는 디펙트를 분석하기 위한 흐름도이다.4 is a flowchart for analyzing the yield of semiconductor devices formed on the bare wafer and the defects present on the bare wafer according to the present invention.
도5는 본 발명에 따라 DRAM 열처리 공정이 진행된 베어 웨이퍼 상에 존재하는 디펙트를 분석하기 위한 흐름도이다.5 is a flowchart for analyzing defects present on a bare wafer subjected to a DRAM heat treatment process according to the present invention.
도6은 본 발명에 따라 가속 열처리공정이 진행된 베어 웨이퍼 상에 존재하는 디펙트를 분석하기 위한 흐름도이다.6 is a flowchart for analyzing defects present on a bare wafer subjected to an accelerated heat treatment process according to the present invention.
도7은 본 발명에 따른 도4에 도시된 흐름도에 따라 실리콘봉의 시드부위에서 테일부위까지 존재하는 COP 갯수의 분포를 나타내는 그래프이다.FIG. 7 is a graph showing the distribution of the number of COPs existing from the seed region to the tail region of the silicon rod according to the flowchart shown in FIG. 4 according to the present invention.
도8은 본 발명에 따른 도4에 도시된 흐름도에 따라 실리콘봉의 시드부위에서 테일부위까지 존재하는 초기 산소농도의 분포를 나타내는 그래프이다.Figure 8 is a graph showing the distribution of the initial oxygen concentration present from the seed region to the tail region of the silicon rod in accordance with the flow chart shown in Figure 4 according to the present invention.
도9는 본 발명에 따른 도5에 도시된 흐름도에 따라 실리콘봉의 시드부위에서 테일부위까지 절단하여 형성된 베어 웨이퍼 상에서 측정된 누설전류를 나타내는 그래프이다.9 is a graph showing leakage current measured on a bare wafer formed by cutting from a seed region to a tail region of a silicon rod according to the flowchart shown in FIG. 5 according to the present invention.
도10은 본 발명에 따른 도5에 도시된 흐름도에 따라 실리콘봉의 시드부위에서 테일부위까지 절단하여 형성된 각 베어 웨이퍼 상에 존재하는 후기 산소농도와 베어 웨이퍼 상에서 측정된 누설전류를 대응시킨 그래프이다.FIG. 10 is a graph in which late oxygen concentrations present on each bare wafer formed by cutting from a seed region to a tail region of a silicon rod according to the flowchart illustrated in FIG. 5 correspond to the leakage current measured on the bare wafer.
도11은 본 발명에 따른 도6에 도시된 흐름도에 따라 실리콘봉의 시드부위에서 테일부위까지 절단하여 형성된 베어 웨이퍼 상에 존재하는 초기 산소농도에서 후기 산소농도를 감한 축적 산소농도를 나타내는 그래프이다.FIG. 11 is a graph showing accumulated oxygen concentration subtracted from the late oxygen concentration on the bare wafer formed by cutting from the seed region to the tail region of the silicon rod according to the flowchart shown in FIG. 6 according to the present invention.
도12는 본 발명에 따른 도6에 도시된 흐름도에 따라 실리콘봉의 시드부위에서 테일부위까지 절단하여 형성된 베어 웨이퍼 상에 존재하는 OP의 갯수를 나타내는 그래프이다.FIG. 12 is a graph showing the number of OPs present on a bare wafer formed by cutting from a seed region to a tail region of a silicon rod according to the flowchart shown in FIG. 6 according to the present invention.
도13은 본 발명에 따른 도6에 도시된 흐름도에 따라 실리콘봉의 시드부위에서 테일부위까지 절단하여 형성된 베어 웨이퍼 상에 존재하는 초기 산소농도에서 후기 산소농도를 감한 축적 산소농도와 OP의 갯수를 대응시킨 그래프이다.FIG. 13 corresponds to the accumulated oxygen concentration and the number of OP subtracted from the initial oxygen concentration present on the bare wafer formed by cutting from the seed region to the tail region of the silicon rod according to the flowchart shown in FIG. 6 according to the present invention. This is a graph.
도14는 단결정성장법에 의해서 형성된 실리콘봉을 절단하여 형성된 베어 웨이퍼 상에 제작된 반도체장치의 수율을 나타내는 그래프이다.Fig. 14 is a graph showing the yield of a semiconductor device fabricated on a bare wafer formed by cutting a silicon rod formed by the single crystal growth method.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치 제조용 베어 웨이퍼 분석방법은, 단결정성장법에 의해서 형성된 실리콘봉을 절단하여 형성된 다수의 반도체장치 제조용 베어 웨이퍼 분석방법에 있어서, (1) 상기 실리콘봉을 절단하여 형성된 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석하는 S2 단계와 (2) 상기 (1)의 베어 웨이퍼 상에 열산화막을 형성한 후, 다시 상기 열산화막을 제거하여 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석하는 S4 단계로 이루어진다.In the bare wafer analysis method for manufacturing a semiconductor device according to the present invention for achieving the above object, in the bare wafer analysis method for manufacturing a plurality of semiconductor devices formed by cutting a silicon rod formed by a single crystal growth method, (1) the silicon rod S2 step of analyzing the defects present on the bare wafer formed by cutting and (2) forming a thermal oxide film on the bare wafer of (1), and then removing the thermal oxide film again and then present on the bare wafer S4 step of analyzing the defects.
상기 (1)의 S2 단계가 진행되기 이전에 상기 베어 웨이퍼 상에 존재하는 산소의 농도를 측정하는 초기 산소농도 측정공정이 FT-IR(Fourier Transfer Infrared) 방법에 의해서 더 수행됨이 바람직하다.Prior to the step S2 of (1), it is preferable that the initial oxygen concentration measuring step of measuring the concentration of oxygen existing on the bare wafer is further performed by the Fourier Transfer Infrared (FT-IR) method.
또한, 상기 (1)의 S2 단계에서 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석하기 이전에 상기 베어 웨이퍼 상에 흡착된 불순물을 제거하는 세정공정이 진행될 수 있으며, 상기 세정공정 후, 진행되는 상기 디펙트 분석공정은, COP와 D-디펙트를 측정하는 공정으로 이루어질 수 있다.In addition, a cleaning process may be performed to remove impurities adsorbed on the bare wafer before analyzing defects present on the bare wafer in step S2 of (1), and after the cleaning process, The defect analysis process may include a process of measuring COP and D-defect.
그리고, 상기 COP는 파티클 카운터 및 원자현미경을 사용하여 이루어지며, 상기 D-디펙트는 상기 베어 웨이퍼를 세코에칭한 후, 상기 베어 웨이퍼를 마이크로스코프를 사용하여 스캐닝함으로써 측정될 수 있다.In addition, the COP is made using a particle counter and an atomic force microscope, and the D-defect may be measured by semi-etching the bare wafer, and then scanning the bare wafer using a microscope.
또한, 상기 S4 단계에서 상기 산화막 제거 후, 상기 디펙트 측정공정이 진행되기 이전에 상기 베어 웨이퍼 상에 존재하는 불순물을 제거하는 세정공정이 진행될 수 있으며, 상기 세정공정 후, 진행되는 디펙트 분석공정은, 상기 베어 웨이퍼 상에 존재하는 COP와 OP 그리고 중금속의 양을 측정하는 공정으로 이루어질 수 있다.In addition, after the oxide film is removed in step S4, a cleaning process may be performed to remove impurities present on the bare wafer before the defect measuring process is performed. After the cleaning process, a defect analysis process may be performed. Silver may be formed by measuring the amount of COP, OP and heavy metal present on the bare wafer.
그리고, 상기 COP는 파티클카운터 및 원자현미경을 사용하여 측정되고, 상기 OP는 LST(Laser Scattering Tomography) 방법을 이용하여 측정될 수 있고, 상기 중금속의 양은 DLTS(Deep Level Transient Spectrometer) 방법을 이용하여 측정될 수 있다.In addition, the COP may be measured using a particle counter and an atomic force microscope, the OP may be measured using a laser scattering tomography (LST) method, and the amount of the heavy metal is measured using a deep level transient spectrometer (DLTS) method. Can be.
그리고, 다른 본 발명에 따른 반도체장치 제조용 베어 웨이퍼 분석방법은, 단결정성장법에 의해서 형성된 실리콘봉을 절단하여 형성된 다수의 반도체장치 제조용 베어 웨이퍼 분석방법에 있어서, (1) 상기 실리콘봉을 절단하여 형성된 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석하는 S2 단계; (2) 상기 (1)의 베어 웨이퍼 상에 열산화막을 형성한 후, 다시 상기 열산화막을 제거하여 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석하는 S4 단계; 및 (3) 상기 (2)의 베어 웨이퍼 상에 반도체장치 제조공정과 동일한 반도체장치 열처리 공정을 수행한 후, 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석하는 S6 단계를 구비하여 이루어진다.In another bare wafer analysis method for manufacturing a semiconductor device according to the present invention, in the bare wafer analysis method for manufacturing a plurality of semiconductor devices formed by cutting a silicon rod formed by a single crystal growth method, (1) the silicon rod is formed by cutting the rod. Analyzing an defect present on the bare wafer; (2) forming a thermal oxide film on the bare wafer of (1), and then removing the thermal oxide film to analyze defects present on the bare wafer; And (3) performing a same semiconductor device heat treatment process as that of the semiconductor device manufacturing process on the bare wafer of (2), and then analyzing the defect present on the bare wafer.
상기 S6 단계에서 상기 반도체장치 열처리공정이 진행되기 이전에 상기 (2)의 베어 웨이퍼 상에 존재하는 산소의 농도를 측정하는 초기 산소농도 측정공정이 FT-IR 방법에 의해서 이루어질 수 있다.Before the semiconductor device heat treatment process is performed in step S6, an initial oxygen concentration measurement process for measuring the concentration of oxygen present on the bare wafer of (2) may be performed by the FT-IR method.
또한, 상기 반도체장치 열처리공정을 진행한 후, 상기 베어 웨이퍼 상에 라이프 타임(Life time)을 측정하는 공정이 이루어지고, 상기 라이프 타임 측정공정을 진행한 후, 상기 반도체장치 열처리 공정을 수행하여 형성된 산화막을 제거하고 다시 상기 베어 웨이퍼 상에 존재하는 산소의 농도를 측정하는 후기 산소농도 측정공정이 FT-IR 방법에 의해서 이루어질 수 있다.In addition, after the semiconductor device heat treatment process is performed, a process of measuring a life time is performed on the bare wafer, and after performing the life time measurement process, the semiconductor device heat treatment process is formed. The late oxygen concentration measurement process of removing the oxide film and measuring the concentration of oxygen present on the bare wafer may be performed by the FT-IR method.
또한, 상기 디펙트 측정공정은, OP측정, 누설전류 측정, 산화막 브레이크다운 측정공정으로 이루어질 수 있고, 상기 디펙트 측정공정이 진행되기 이전에 세정공정이 진행될 수 있다.In addition, the defect measurement process may include an OP measurement, a leakage current measurement, an oxide film breakdown measurement process, and a cleaning process may be performed before the defect measurement process is performed.
그리고, 상기 OP는 LST 방법을 이용하여 측정됨이 바람직하다.In addition, the OP is preferably measured using the LST method.
그리고, 또 다른 본 발명에 따른 반도체장치 제조용 베어 웨이퍼 분석방법은, 단결정성장법에 의해서 형성된 실리콘봉을 절단하여 형성된 다수의 반도체장치 제조용 베어 웨이퍼 분석방법에 있어서, (1) 상기 실리콘봉을 절단하여 형성된 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석하는 S2 단계; (2) 상기 (1)의 베어 웨이퍼 상에 열산화막을 형성한 후, 다시 상기 열산화막을 제거하여 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석하는 S4 단계; 및 (3) 상기 (2)의 베어 웨이퍼 상에 존재하는 디펙트가 최대로 성장할 수 있는 가속 열처리공정을 진행한 후, 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석하는 S6 단계를 구비하여 이루어진다.Further, a bare wafer analysis method for manufacturing a semiconductor device according to another embodiment of the present invention is a bare wafer analysis method for manufacturing a plurality of semiconductor devices formed by cutting a silicon rod formed by a single crystal growth method. Analyzing an defect present on the formed bare wafer; (2) forming a thermal oxide film on the bare wafer of (1), and then removing the thermal oxide film to analyze defects present on the bare wafer; And (3) an S6 step of analyzing an defect present on the bare wafer after performing an accelerated heat treatment process in which defects existing on the bare wafer of (2) can grow to the maximum.
상기 S6 단계에서 상기 가속 열처리공정을 진행하기 이전에 상기 (2)의 베어 웨이퍼 상에 존재하는 산소의 농도를 측정하는 초기 산소농도 측정공정이 FT-IR 방법에 의해서 이루어질 수 있다.Before proceeding the accelerated heat treatment in step S6, an initial oxygen concentration measuring process for measuring the concentration of oxygen present on the bare wafer of (2) may be performed by the FT-IR method.
그리고, 상기 가속 열처리공정이 진행된 이후에 상기 베어 웨이퍼 상에서 라이프 타임을 측정하는 공정이 이루어질 수 있고, 상기 라이프 타임 측정공정이 진행된 이후에 상기 가속 열처리 공정 진행과정에 베어 웨이퍼 상에 형성된 산화막을 제거하는 산화막 제거공정이 진행됨이 바람직하다.After the accelerated heat treatment process is performed, a process of measuring a life time on the bare wafer may be performed. After the life time measurement process is performed, an oxide film formed on the bare wafer is removed during the accelerated heat treatment process. It is preferable that the oxide film removing process is performed.
또한, 상기 산화막 제거공정이 진행된 이후에 상기 베어 웨이퍼 상에 존재하는 산소의 농도를 측정하는 후기 산소농도 측정공정이 이루어짐이 바람직하다.In addition, after the oxide film removing step is performed, it is preferable that a late oxygen concentration measuring step of measuring the concentration of oxygen present on the bare wafer is performed.
그리고, 상기 디펙트 측정공정은 OP 측정 공정으로 이루어질 수 있으며, 상기 OP는 LST 방법을 이용하여 측정됨이 바람직하다.The defect measuring process may be performed by an OP measuring process, and the OP may be measured using an LST method.
또한, 상기 분석공정에 사용된 베어 웨이퍼들과 동일한 웨이퍼 제조 내력을 갖는 베어 웨이퍼들에 대해서 반도체장치 제조공정을 진행하여 수율을 측정하는 공정이 더 수행될 수 있다.In addition, a process of measuring a yield by performing a semiconductor device manufacturing process may be further performed on bare wafers having the same wafer manufacturing history as the bare wafers used in the analysis process.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도4는 베어 웨이퍼 상에 형성된 반도체장치의 수율 및 베어 웨이퍼 상에 형성된 디펙트를 분석하기 위한 흐름도이다.4 is a flowchart for analyzing the yield of semiconductor devices formed on the bare wafer and the defects formed on the bare wafer.
도4를 참조하면, 2개의 단결정성장로에서 반복적으로 3번의 단결정성장공정을 수행하여 형성된 6개의 단결정 실리콘봉의 4개의 부위 즉, 시드부위, 센타 1 부위, 센타 2 부위, 테일부위에서 각각 2장의 베어 웨이퍼를 샘플링한다. 즉 48장의 베어 웨이퍼를 샘플링한다.Referring to Figure 4, two single crystal growth furnaces in each of the four sites of six single crystal silicon rods formed by repeatedly performing three single crystal growth processes, that is, seed, center 1, center 2, and tail, respectively, Sample the bare wafer. That is, 48 bare wafers are sampled.
이어서, 샘플링된 48장의 각 베어 웨이퍼 가운데 임의로 한장의 베어 웨이퍼를 선택한 후, 반도체장치 제조과정에 베어 웨이퍼 내부에서 산소석출물로 형성되어 반도체장치의 불량요인으로 작용할 수 있는 베어 웨이퍼 내부에 존재하는 산소의 농도를 측정하는 초기 산소농도 측정공정을 진행한다. 초기 산소농도 측정공정은 적외선을 베어 웨이퍼 상에 투과한 후, 베어 웨이퍼에서 반사되는 광의 반사정도에 따라 산소의 농도를 추측하는 FT-IR(Fourier Transfer Infrared) 방법에 의해서 이루어진다.Subsequently, one bare wafer is randomly selected from the 48 sampled bare wafers, and oxygen is deposited inside the bare wafer during the manufacturing process of the semiconductor device. Proceed with the initial oxygen concentration measurement process to measure the concentration. The initial oxygen concentration measurement process is performed by the Fourier Transfer Infrared (FT-IR) method, which transmits infrared rays onto a bare wafer and then estimates the oxygen concentration according to the degree of reflection of light reflected from the bare wafer.
다음으로, 초기 산소농도가 측정된 상기 베어 웨이퍼를 과산화수소, 탈이온수, 수산화암모늄 등이 혼합된 세정액을 이용하여 2시간 동안 1차 세정한다.Next, the bare wafer, measured at the initial oxygen concentration, is first cleaned for 2 hours using a cleaning solution mixed with hydrogen peroxide, deionized water, ammonium hydroxide, and the like.
이어서, 상기 1차 세정공정 진행과정에 상기 베어 웨이퍼 상에 흡착된 실리콘 물질을 제거하는 2차 세정공정을 진행한다.Subsequently, a secondary cleaning process of removing the silicon material adsorbed on the bare wafer is performed in the first cleaning process.
다음으로, 상기 2차 세정공정이 진행된 상기 베어 웨이퍼 상에 존재하는 COP의 갯수를 원자현미경 등을 이용하여 측정한다.Next, the number of COPs present on the bare wafer subjected to the secondary cleaning step is measured using an atomic force microscope or the like.
계속해서, 상기 베어 웨이퍼를 세코에칭한 후, 마이크로스코프 등을 이용하여 상기 베어 웨이퍼 상에 존재하는 D-디펙트의 갯수를 측정한다.Subsequently, after bare etching the bare wafer, the number of D-defects present on the bare wafer is measured using a microscope or the like.
이어서, 상기 베어 웨이퍼 상에 열산화법을 이용하여 얇은 산화막을 형성한 후, 상기 산화막을 제거한다. 상기 베어 웨이퍼 상에 얇은 산화막을 형성하는 이유는 산화막 형성을 통해서 상기 베어 웨이퍼 상에 존재하는 디펙트를 분석공정 진행을 위한 특정 크기까지 성장시키기 위함이다.Subsequently, a thin oxide film is formed on the bare wafer by thermal oxidation, and then the oxide film is removed. The reason for forming a thin oxide film on the bare wafer is to grow defects existing on the bare wafer to a specific size for the analysis process through the oxide film formation.
이어서, 상기 얇은 산화막이 제거된 베어 웨이퍼를 과산화수소, 탈이온수, 수산화암모늄 등이 적당한 비율로 혼합된 세정액을 이용하여 세정한다.Subsequently, the bare wafer from which the thin oxide film has been removed is cleaned using a cleaning solution in which hydrogen peroxide, deionized water, ammonium hydroxide, and the like are mixed in an appropriate ratio.
다음으로, 파티클 카운터를 이용하여 베어 웨이퍼 상에 존재하는 COP의 갯수를 구하고, 팁의 이동에 의해서 베어 웨이퍼 상에 존재하는 디펙트를 스캐닝하는 원자현미경을 이용하여 베어 웨이퍼 상에 존재하는 COP의 분포를 파악하는 파티클 측정공정을 진행한다.Next, the number of COPs present on the bare wafer is obtained by using a particle counter, and the distribution of the COPs present on the bare wafer by using an atomic force microscope scanning the defects present on the bare wafer by the movement of the tip. Proceed with the particle measurement process to identify the.
계속해서, 상기 파티클 측정공정이 진행된 상기 베어 웨이퍼를 LST 방법을 이용하여 분석공정을 진행하여 베어 웨이퍼 상에 존재하는 OP의 갯수를 파악한다. 이어서, 상기 파티클 측정공정이 진행된 상기 베어 웨이퍼 상에 존재하는 중금속의 양을 DLTS 방법을 이용하여 파악한다.Subsequently, the bare wafer subjected to the particle measurement process is analyzed using the LST method to determine the number of OPs present on the bare wafer. Subsequently, the amount of heavy metal present on the bare wafer subjected to the particle measurement process is determined using the DLTS method.
이에 따라서, 단결정성장에 의해서 형성된 베어 웨이퍼 상에 존재하는 초기 산소의 농도에 대응하는 베어 웨이퍼 상에 존재하는 COP 와 D-디펙트의 갯수를 알 수 있고, 단결정성장에 의해서 형성된 베어 웨이퍼 상에 존재하는 초기 산소농도에 대응하는 필드산화막이 형성된 베어 웨이퍼 상에 존재하는 COP 와 OP 의 갯수 및 중금속의 양을 알 수 있다.Accordingly, the number of COP and D-defects present on the bare wafer corresponding to the initial concentration of oxygen present on the bare wafer formed by the single crystal growth can be known, and the number exists on the bare wafer formed by the single crystal growth. It is possible to know the number of COP and OP and the amount of heavy metal present on the bare wafer on which the field oxide film corresponding to the initial oxygen concentration.
또한, 도8에 도시된 바와 같이 실리콘봉에서의 위치별로 다른 베어 웨이퍼 상에 존재하는 산소의 초기 산소농도 분포를 얻을 수 있고, 도7에 도시된 바와 같이 실리콘봉에서의 위치별로 다른 베어 웨이퍼 상에 존재하는 산소의 초기 산소농도 분포를 얻을 수 있다.In addition, as shown in FIG. 8, an initial oxygen concentration distribution of oxygen existing on different bare wafers by positions in the silicon rods can be obtained, and as shown in FIG. The initial oxygen concentration distribution of the oxygen present in can be obtained.
도5는 16 MDRAM 열처리 공정이 진행된 베어 웨이퍼 상에 형성된 디펙트를 분석하기 위한 흐름도이다.5 is a flowchart for analyzing defects formed on a bare wafer subjected to a 16 MDRAM heat treatment process.
도5를 참조하면, 먼저, 도4에 도시된 흐름순서에 따라 분석공정이 진행된 베어 웨이퍼를 선택한 후, 반도체장치 제조공정 과정에 베어 웨이퍼 내부에 산소석출물로 형성되어 베어 웨이퍼 상에 형성되는 반도체장치의 불량요인으로 작용하는 각 베어 웨이퍼 상에 존재하는 산소의 초기 산소농도를 측정한다. 상기 초기 산소농도는 적외선을 웨이퍼 상에 투과한 후, 베어 웨이퍼에서 반사되는 적외선의 반사정도에 따라 산소의 농도를 추측하는 FT-IR 방법에 의해서 구해진다.Referring to FIG. 5, first, a bare wafer in which an analytical process is performed according to the flow sequence shown in FIG. 4 is selected, and then a semiconductor device is formed on the bare wafer by forming oxygen precipitates inside the bare wafer during the semiconductor device manufacturing process. The initial oxygen concentration of oxygen present on each bare wafer acting as a bad factor of is measured. The initial oxygen concentration is determined by the FT-IR method that estimates the oxygen concentration according to the degree of reflection of the infrared rays reflected from the bare wafer after transmitting the infrared rays on the wafer.
다음으로, 16 MDRAM 제작을 위해서 반복적으로 수행되는 열처리 공정과 동일한 DRAM 열처리공정을 초기 산소농도가 측정된 상기 베어 웨이퍼 상에 진행한다. 이에 따라 상기 베어 웨이퍼 상에 존재하는 디펙트는 크게 성장하고, 베어 웨이퍼 상에는 얇은 산화막이 형성된다.Next, a DRAM heat treatment process, which is the same as a heat treatment process repeatedly performed for fabrication of 16 MDRAMs, is performed on the bare wafer on which the initial oxygen concentration is measured. As a result, defects present on the bare wafer grow large, and a thin oxide film is formed on the bare wafer.
계속해서, 상기 베어 웨이퍼 상에 불순물 즉, 캐리어(Carrier)를 주입한 후, 이상적인 완전결정에서는 약간 길게 나타나며, 실제의 결정에서는 결정 내의 불순물, 이온 격자결함, 표면의 찌그러짐 등의 결정의 불완전성 요인에 의해서 캐리어가 재결합하여 소멸되기 때문에 짧게 나타나는 라이프 타임(Life Time)을 측정함으로서 상기 베어 웨이퍼의 결정결함의 다수를 추측한다.Subsequently, after implanting an impurity, that is, a carrier, onto the bare wafer, it appears slightly longer in an ideal perfect crystal, and in actual crystals, impurity factors such as impurities in the crystal, ion lattice defects, surface distortions, etc. By measuring the life time that appears short because the carrier is recombined and disappears by a number of times, a large number of crystal defects of the bare wafer are estimated.
다음으로, 상기 DRAM 열처리공정 진행과정에 상기 베어 웨이퍼 상에 형성된 얇은 산화막을 제거한 후, 상기 베어 웨이퍼 상에 존재하는 후기 산소농도를 측정한다. 이에 따라서 초기 산소농도에서 후기 산소농도를 감하여 상기 베어 웨이퍼 상에 축적된 축적 산소농도를 구함에 따라 상기 16 MDRAM 열처리공정 진행과정에 베어 웨이퍼 상에서 응고된 산소석출물의 양을 추측할 수 있다.Next, after removing the thin oxide film formed on the bare wafer during the DRAM heat treatment process, the late oxygen concentration present on the bare wafer is measured. Accordingly, as the accumulated oxygen concentration accumulated on the bare wafer is obtained by subtracting the late oxygen concentration from the initial oxygen concentration, the amount of oxygen precipitate solidified on the bare wafer during the 16 MDRAM heat treatment process can be estimated.
이어서, 상기 후기 산소농도가 측정된 상기 베어 웨이퍼 상에 존재하는 OP의 갯수를 LST방법을 이용하여 파악한다.Subsequently, the number of OPs present on the bare wafer on which the late oxygen concentration is measured is determined using the LST method.
계속해서, 상기 후기 산소농도가 측정된 상기 베어 웨이퍼 상에 얇은 산화막을 형성한 후, 누설전류를 측정하는 공정을 진행한다.Subsequently, after forming a thin oxide film on the bare wafer on which the late oxygen concentration is measured, a process of measuring a leakage current is performed.
마지막으로, 상기 후기 산소농도가 측정된 상기 베어 웨이퍼를 세정액을 이용하여 세정한 후, 상기 베어 웨이퍼 상에 얇은 산화막을 형성하고, 산화막 브레이크 다운전압을 측정한다.Finally, after cleaning the bare wafer with the late oxygen concentration measured using a cleaning liquid, a thin oxide film is formed on the bare wafer, and the oxide film breakdown voltage is measured.
이에 따라, 16 MDRAM 형성과정에 디펙트의 변화추이를 확인할 수 있으며, 도9에 도시된 바와 같이 실리콘봉에서의 위치별로 다른 베어 웨이퍼 상에 측정된 누설전류를 얻을 수 있고, 도10에 도시된 바와 같이 베어 웨이퍼 상에 측정된 후기 산소농도에 대응하는 OP의 갯수를 얻을 수 있다.Accordingly, it is possible to confirm the change trend of defects during the formation of the 16 MDRAM, and as shown in FIG. 9, the leakage current measured on the bare wafers different for each position in the silicon rod may be obtained. As described above, the number of OPs corresponding to the late oxygen concentration measured on the bare wafer can be obtained.
도6은 가속 열처리공정이 진행된 베어 웨이퍼 상에 형성된 디펙트를 분석하기 위한 흐름도이다.6 is a flowchart for analyzing defects formed on a bare wafer subjected to an accelerated heat treatment process.
도6을 참조하면, 먼저, 도4에 도시된 흐름순서에 따라 분석공정이 진행된 임의의 베어 웨이퍼를 샘플링한다.Referring to FIG. 6, first, any bare wafer subjected to the analysis process according to the flow sequence shown in FIG. 4 is sampled.
이어서, FT-IR 방법을 이용하여 상기 베어 웨이퍼 상에 존재하는 산소의 초기 산소농도를 측정한다.Subsequently, an initial oxygen concentration of oxygen present on the bare wafer is measured using the FT-IR method.
다음으로, 단결정성장 과정에 형성된 디펙트와 산소석출물이 최대로 성장할 수 있도록 열을 가하는 가속 열처리공정을 진행한다. 이때, 상기 베어 웨이퍼 상에는 얇은 산화막이 형성된다.Next, an accelerated heat treatment process is performed in which heat is applied so that defects and oxygen precipitates formed in the single crystal growth process can be grown to the maximum. In this case, a thin oxide film is formed on the bare wafer.
이어서, 베어 웨이퍼 상에 캐리어를 주입하여 상기 캐리어가 소멸할 때까자의 평균시간 즉 라이프 타임을 측정한다.Subsequently, a carrier is injected onto the bare wafer to measure an average time, i.e., life time, until the carrier disappears.
계속해서, 상기 가속 열처리공정 진행과정에 상기 베어 웨이퍼 상에 형성된 산화막을 제거한다.Subsequently, the oxide film formed on the bare wafer is removed during the accelerated heat treatment process.
다음으로, 상기 산화막이 제거된 베어 웨이퍼 상에 존재하는 후기 산소농도를 측정하는 공정을 진행한다. 이후 상기 초기 산소농도에서 후기 산소농도를 감하여 축적 산소농도를 구함으로써 베어 웨이퍼 상에 축적된 산소석출물의 양을 추측할 수 있다.Next, the process of measuring the late oxygen concentration which exists on the bare wafer from which the said oxide film was removed is performed. Subsequently, the amount of oxygen precipitates accumulated on the bare wafer can be estimated by subtracting the late oxygen concentration from the initial oxygen concentration to obtain the accumulated oxygen concentration.
마지막으로, LST 방법을 이용하여 상기 베어 웨이퍼 상에 존재하는 OP의 갯수를 파악하는 분석공정을 진행한다.Finally, the LST method is used to analyze the number of OPs present on the bare wafer.
이에 따라, 가속 열처리공정 진행과정에 디펙트의 변화추이를 분석할 수 있으며, 도11에 도시된 바와 같이 실리콘봉에서의 위치별로 다른 베어 웨이퍼 상에 존재하는 축적 산소농도의 분포를 얻을 수 있고, 도12에 도시된 바와 같이 실리콘봉에서의 위치별로 다른 베어 웨이퍼 상에 존재하는 OP의 갯수를 얻을 수 있다. 또한, 축적 산소농도에 대응하는 OP의 갯수를 구할 수 있다.Accordingly, it is possible to analyze the change trend of defects during the accelerated heat treatment process, and as shown in FIG. 11, the distribution of accumulated oxygen concentrations present on different bare wafers for each position in the silicon rod may be obtained. As shown in Fig. 12, the number of OPs present on different bare wafers can be obtained for each position in the silicon rod. In addition, the number of OPs corresponding to the accumulated oxygen concentration can be obtained.
그리고, 전술한 분석공정이 진행되지 않은 베어 웨이퍼 상에 16 MDRAM를 제작한 후, 수율을 분석하면, 전술한 분석공정에 의해서 디펙트가 많이 존재하는 부위일수록 수율이 낮음을 나타내는 도14에 나타난 결과를 얻을 수 있다.In addition, when 16 MDRAMs are fabricated on a bare wafer on which the above-described analytical process is not performed, the yield is analyzed, and the result shown in FIG. 14 indicates that the yield is lower in a portion where many defects are present by the above-described analytical process. Can be obtained.
따라서, 본 발명에 의하면 여러가지 분석공정을 다수의 베어 웨이퍼에 대해서 진행하여 베어 웨이퍼 상에 존재하는 디펙트를 정밀하게 분석하여 수율을 향상시킬 수 있는 효과가 있다.Accordingly, according to the present invention, various analytical processes may be performed on a plurality of bare wafers, thereby accurately analyzing defects on the bare wafers, thereby improving yield.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.
Claims (31)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970015212A KR100252214B1 (en) | 1997-04-23 | 1997-04-23 | Analysing method of bare wafer |
| GB9801252A GB2324652B (en) | 1997-04-23 | 1998-01-22 | Method of analyzing a semiconductor ingot |
| CN98104115A CN1197212A (en) | 1997-04-23 | 1998-01-23 | Method of analyzing semiconductor ingot |
| DE19802446A DE19802446A1 (en) | 1997-04-23 | 1998-01-23 | Methods for analyzing semiconductor blanks |
| JP10019321A JPH10297995A (en) | 1997-04-23 | 1998-01-30 | Analysis of semiconductor ingot |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970015212A KR100252214B1 (en) | 1997-04-23 | 1997-04-23 | Analysing method of bare wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980077887A true KR19980077887A (en) | 1998-11-16 |
| KR100252214B1 KR100252214B1 (en) | 2000-04-15 |
Family
ID=19503707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970015212A KR100252214B1 (en) | 1997-04-23 | 1997-04-23 | Analysing method of bare wafer |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH10297995A (en) |
| KR (1) | KR100252214B1 (en) |
| CN (1) | CN1197212A (en) |
| DE (1) | DE19802446A1 (en) |
| GB (1) | GB2324652B (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722089B1 (en) * | 2002-10-18 | 2007-05-25 | 가부시키가이샤 섬코 | Method for measuring point defect distribution of silicon single crystal ingot |
| KR101540039B1 (en) * | 2010-04-23 | 2015-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4792903B2 (en) * | 2005-10-04 | 2011-10-12 | 信越半導体株式会社 | Semiconductor wafer manufacturing method and semiconductor ingot cutting position determination system |
| JP5729098B2 (en) * | 2011-04-07 | 2015-06-03 | 信越半導体株式会社 | Evaluation method of silicon single crystal wafer |
| CN102721697B (en) * | 2012-05-29 | 2014-04-30 | 江西赛维Ldk太阳能高科技有限公司 | Crystal silicon dislocation detection method and system |
| JP6402703B2 (en) | 2015-11-17 | 2018-10-10 | 信越半導体株式会社 | Defect area determination method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2460479A1 (en) * | 1979-06-29 | 1981-01-23 | Ibm France | PROCESS FOR CHARACTERIZING THE OXYGEN CONTENT OF SILICON BARS DRAWN ACCORDING TO THE CZOCHRALSKI METHOD |
| US4342616A (en) * | 1981-02-17 | 1982-08-03 | International Business Machines Corporation | Technique for predicting oxygen precipitation in semiconductor wafers |
| DE3473971D1 (en) * | 1984-06-20 | 1988-10-13 | Ibm | Method of standardization and stabilization of semiconductor wafers |
-
1997
- 1997-04-23 KR KR1019970015212A patent/KR100252214B1/en not_active IP Right Cessation
-
1998
- 1998-01-22 GB GB9801252A patent/GB2324652B/en not_active Expired - Fee Related
- 1998-01-23 CN CN98104115A patent/CN1197212A/en active Pending
- 1998-01-23 DE DE19802446A patent/DE19802446A1/en not_active Withdrawn
- 1998-01-30 JP JP10019321A patent/JPH10297995A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722089B1 (en) * | 2002-10-18 | 2007-05-25 | 가부시키가이샤 섬코 | Method for measuring point defect distribution of silicon single crystal ingot |
| KR101540039B1 (en) * | 2010-04-23 | 2015-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing semiconductor device |
| US9202877B2 (en) | 2010-04-23 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9812533B2 (en) | 2010-04-23 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19802446A1 (en) | 1998-10-29 |
| GB2324652A (en) | 1998-10-28 |
| CN1197212A (en) | 1998-10-28 |
| GB2324652B (en) | 2002-06-26 |
| GB9801252D0 (en) | 1998-03-18 |
| JPH10297995A (en) | 1998-11-10 |
| KR100252214B1 (en) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7413964B2 (en) | Method of revealing crystalline defects in a bulk substrate | |
| KR100237829B1 (en) | Defect analysing method for wafer | |
| JP5268314B2 (en) | Classification method of crystal defect region of single crystal silicon using metal contamination and heat treatment | |
| JP4942606B2 (en) | Silicon wafer and manufacturing method thereof | |
| US8771415B2 (en) | Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer | |
| KR101997561B1 (en) | Method for manufacturing silicon monocrystal rod | |
| JP2011151317A (en) | Method of detecting defect of silicon carbide single crystal | |
| KR101759876B1 (en) | Wafer and method for analyzing defect of the wafer | |
| EP2077346B1 (en) | Method for measuring point defect distribution of silicon single crystal lingot | |
| KR100252214B1 (en) | Analysing method of bare wafer | |
| JPH0633236B2 (en) | Method and apparatus for heat treating silicon single crystal and manufacturing apparatus | |
| KR20100137492A (en) | Silicon single crystal wafer, method for fabricating silicon single crystal or method for fabricating silicon single crystal wafer, and semiconductor device | |
| JP4380141B2 (en) | Silicon wafer evaluation method | |
| TWI338058B (en) | ||
| CN111624460A (en) | Method for detecting defect distribution area of monocrystalline silicon | |
| JP3933010B2 (en) | Method for measuring point defect distribution of silicon single crystal ingot | |
| KR100384680B1 (en) | A Method for detecting micro defects | |
| KR100531954B1 (en) | Crystal defect monitoring method after epitaxial deposition in semiconductor manufacturing | |
| JP3896919B2 (en) | Method for evaluating Ni contamination of silicon wafer | |
| KR100901823B1 (en) | Method of testing defect of silicon wafer | |
| KR100251644B1 (en) | Defect analysing method of bare wafer | |
| KR20000037745A (en) | Method for measuring a vacancy fault of a silicon wafer by using cu decoration technique | |
| JP2004189584A (en) | Method of measuring point defect distribution in silicon single crystal ingot | |
| JP4370571B2 (en) | Annealing wafer evaluation method and quality assurance method | |
| KR19980068627A (en) | Wafer defect analysis method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |