KR19980077596A

KR19980077596A - 박막 트랜지스터 액정 소자의 게이트 구동 장치

Info

Publication number: KR19980077596A
Application number: KR1019970014767A
Authority: KR
Inventors: 변재일
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-04-21
Filing date: 1997-04-21
Publication date: 1998-11-16

Abstract

박막 트랜지스터 액정 소자의 게이트 구동 장치가 개시된다. 박막 트랜지스터의 액정 소자에 사용되며, 판넬의 스위칭용 트랜지스터를 온/오프하는 구동전압을 입력전압에 따라 발생하는 이 장치는, 입력전압을 입력하여 버퍼링하기 위해, 직렬로 연결되는 짝수개의 인버터들과, 인버터들에서 버퍼링된 전압과 입력전압을 반전 논리곱하여 출력하는 반전 논리곱과, 인버터들에서 버퍼링된 전압과 입력전압을 반전 논리합하여 출력하는 반전 논리합과, 반전 논리곱의 출력에 응답하여 액정 온 전압을 구동 전압으로서 출력하는 제1트랜지스터 및 반전 논리합의 출력에 응답하여 액정 오프 전압을 구동 전압으로서 출력하는 제2트랜지스터를 구비하는 것을 특징으로 하고,

Description

박막 트랜지스터 액정 소자의 게이트 구동 장치

본 발명은 박막 트랜지스터(TFT:Thin Film Transistor) 액정소자(LCD:Liquid Crystal Display) 판넬을 구동하는 구동 집적회로에 관한 것으로서, 특히 구동 집적회로에서 판넬의 스위칭용 트랜지스터 온/오프하는 박막 트랜지스터 액정 소자의 게이트 구동 장치에 관한 것이다.

구동 집적회로에는 디스플레이 데이타를 공급하는 소스 구동 장치와 판넬의 스위칭용 트랜지스터를 온/오프하는 게이타 구동 장치가 있다.

여기서, 게이트 구동장치는 디스플레이 신호의 손실을 줄이기 위해 고전압 구동을 하게 되는데, 이러한 고전압 동작으로 말미암아 전류 소비도 늘어나고, 고전압 동작에 기인한 전력단의 리플(ripple)은 드라이버 회로의 파괴를 야기시킬 수 도 있는 문제점이 있다.

게이트 구동 장치의 온전압과 오프 전압을 출력하는 드라이버 버퍼의 트랜지스터들이 온/오프 동작을 반복하면서 동시에 온되는 순간이 존재하게 되면, 액정 소자 구동용 고 레벨의 온 전압과 오프전압이 순간적으로 단락되어 전류소모도 늘어나고, 이 단락되는 시간에 따라서는 게이트 구동 장치가 온/오프 전력 전압 레벨을 변화시켜 래치 업(latch-up)과 같이 집적회로를 파괴하는 결과를 낳기도 한다.

이하, 종래의 게이트 구동 장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.

도 1은 종래의 게이트 구동 장치의 회로도로서, 두개의 인버터들(10 및 12), PMOS트랜지스터(MP) 및 NMOS트랜지스터(MN)으로 구성된다.

도 1에 도시된 바와 같이, 일반적인 상보형 MOS(CMOS) 구조는 PMOS트랜지스터와 NMOS트랜지스터의 소스 전압인 V1과 V2의 순간적인 관통전류가 발생할 수 있는데, VI과 V2의 차가 클수록 전류 소비도 늘어나고 일시적 래치 업에 의한 집적회로 손상의 가능성도 늘어난다.

게이트 구동 장치가 이 관통 전류에 의한 피해를 최소화하기 위해서는 V1전압을 공급하는 트랜지스터(MP)와 V2전압을 공급하는 트랜지스터(MN)의 각 게이트에 시간차를 주는 것인데, 트랜지스터(MP)와 트랜지스터(MN)중에서 오프되어야 할 트랜지스터의 게이트를 먼저 동작시키고 온되는 트랜지스터의 동작을 지연시켜 주어야 할 필요성이 생긴다.

본 발명이 이루고자 하는 기술적 과제는, 전류 소모가 적고, 파괴 방지 기능을 갖는 박막 트랜지스터 액정 소자의 게이트 구동 장치를 제공하는데 있다.

도 1은 종래의 게이트 구동 장치의 회로도이다.

도 2는 본 발명에 의한 게이트 구동 장치의 바람직한 일실시예의 회로도이다.

도 3의 (a) 및 도 3의 (b)는 반전 논리곱 및 반전 논리합의 각 출력을 나타내는 파형도들이다.

상기 과제를 이루기 위해, 박막 트랜지스터의 액정 소자에 사용되며, 판넬의 스위칭용 트랜지스터를 온/오프하는 구동전압을 입력전압에 따라 발생하는 본 발명에 의한 게이트 구동 장치는, 상기 입력전압을 입력하여 버퍼링하기 위해, 직렬로 연결되는 짝수개의 인버터들과, 상기 인버터들에서 버퍼링된 전압과 상기 입력전압을 반전 논리곱하여 출력하는 반전 논리곱과, 상기 인버터들에서 버퍼링된 전압과 상기 입력전압을 반전 논리합하여 출력하는 반전 논리합과, 상기 반전 논리곱의 출력에 응답하여 액정 온 전압을 상기 구동 전압으로서 출력하는 제1트랜지스터 및 상기 반전 논리합의 출력에 응답하여 액정 오프 전압을 상기 구동 전압으로서 출력하는 제2트랜지스터로 구성되는 것이 바람직하다.

이하, 본 발명에 의한 박막 트랜지스터 액정 소자의 게이트 구동 장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.

도 2는 본 발명에 의한 게이트 구동 장치의 바람직한 일실시예의 회로도로서, 버퍼(20)를 구성하는 인버터들, 반전 논리곱(22), 반전 논리합(24), 제1 및 제2트랜지스터들(Q1 및 Q2)로 구성된다.

도 2에 도시된 버퍼(20)는 짝수개의 인버터들로 구성되며, 입력단자 IN을 통해 입력한 전압을 버퍼링하여 출력한다. 반전 논리곱(22)은 버퍼(20)의 출력과 입력단자 IN을 통해 입력한 전압을 반전 논리합하여 출력하고, 반전 논리합(24)은 버퍼(20)의 출력과 입력단자 IN을 통해 입력한 전압을 반전 논리합하여 출력한다.

제1트랜지스터(Q1)는 반전 논리곱(22)의 출력과 연결되는 게이트, 액정 온 전압(V1)과 출력단자 OUT 사이에 연결되는 소스 및 드레인을 갖는다. 제2트랜지스터(Q2)는 반전 논리합(24)의 출력과 연결되는 게이트, 출력단자 OUT와 액정 오프 전압(V2) 사이에 연결되는 드레인 및 소스를 갖는다.

도 3의 (a) 및 도 3의 (b)는 반전 논리곱(22) 및 반전 논리합(24)의 각 출력을 나타내는 파형도들이다

도 2에 도시된 바와 같이, 먼저, 제1트랜지스터(Q1)과 제2트랜지스터(Q2)의 게이트 신호선을 분리하고, 다음에, 제1트랜지스터(Q1)의 게이트는 반전 논리곱을 거친 신호를 공급하고, 제2트랜지스터(Q2)의 게이트는 반전 논리합을 거치도록 설계한다. 이 경우, 반전 논리곱은 출력시 고레벨 출력이 지연이 적고, 반전 논리합(24)은 저레벨 출력시 지연이 적으므로, 이 반전 논리곱(22)과 반전 논리합(24)은 제1트랜지스터(Q1)이 온되고, 제2트랜지스터(Q2)가 오프되야 할 때는 반전 논리합(24)의 저레벨 출력이 반전 논리곱(22)의 저레벨 출력보다 지연이 작으므로, 반전 논리합(24)의 출력이 공급되는 제2트랜지스터(Q2)가 먼저 오픈된 뒤에 반전 논리곱(22)의 출력을 공급받는 제1트랜지스터(Q1)가 온된다.

반대로, 제1트랜지스터(Q1)가 오프되고, 제2트랜지스터(Q2)가 온되야 할 경우, 앞단의 반전 논리곱(22)의 고레벨 출력이 반전 논리합(24)의 고레벨 출력보다 먼저 공급되므로, 제1트랜지스터(Q1)가 먼저 오프되고, 제2트랜지스터(Q2)는 반전 논리합(24)의 고레벨 출력에 의해서 나중에 온된다.

이상의 구조에 의해서, 본 발명에 의한 게이트 장치의 구동단에서 V1과 V2 고전압 공급트랜지스터간의 관통전류를 줄일 수 있다.

그리고, 이 지연을 확실히 설정하기 위해, 도 2에 도시된 버퍼(20)와 같이, 각 반전 논리곱(22)과 반전 논리합(24)의 나머지 한 단자는 P/N 율을 이용한 버퍼로 구성된다.

버퍼를 구성하는 인버터의 크기비를 3:1 정도가 아니라 1:10 같이 극단적으로 설정하면, 즉, 도 2에 도시된 버퍼의 크기를 예를 들면, 모두 제1트랜지스터(Q1)는 폭대 길이의 비율을 10:50으로 하고, 제2트랜지스터(Q2)는 100:10 정도로 하면, 버퍼 출력과 입력은 심한 지연을 갖게 된다.

이와 같이 심하게 지연된 신호를 전술한 반전 논리곱(22)과 반전 논리합(24)의 나머지 한 단자에 공급하면, 구동용 제1 및 제2트랜지스터들(Q1 및 Q2)의 온 동작을 위한 게이트 신호는 이 지연 버퍼의 타이밍에 좌우된다.

이상에서 설명한 바와 같이, 본 발명에 의한 박막 트랜지스터 액정 소자의 게이트 구동 장치는 V1과 V2가 순간적이나마 단락되어 일시적으로 전류 소비가 늘어나는 것을 미연에 방지하는 효과가 있다.

Claims

박막 트랜지스터의 액정 소자에 사용되며, 판넬의 스위칭용 트랜지스터를 온/오프하는 구동전압을 입력전압에 따라 발생하는 게이트 구동 장치에 있어서,

상기 입력전압을 입력하여 버퍼링하기 위해, 직렬로 연결되는 짝수개의 인버터들;

상기 인버터들에서 버퍼링된 전압과 상기 입력전압을 반전 논리곱하여 출력하는 반전 논리곱;

상기 인버터들에서 버퍼링된 전압과 상기 입력전압을 반전 논리합하여 출력하는 반전 논리합;

상기 반전 논리곱의 출력에 응답하여 액정 온 전압을 상기 구동 전압으로서 출력하는 제1트랜지스터; 및

상기 반전 논리합의 출력에 응답하여 액정 오프 전압을 상기 구동 전압으로서 출력하는 제2트랜지스터를 구비하는 것을 특징으로 하는 박막 트랜지스터 액정 소자의 게이트 구동 장치.