KR19980070143A - 듀얼 모듈러스 프레스칼러 - Google Patents

듀얼 모듈러스 프레스칼러 Download PDF

Info

Publication number
KR19980070143A
KR19980070143A KR1019970067375A KR19970067375A KR19980070143A KR 19980070143 A KR19980070143 A KR 19980070143A KR 1019970067375 A KR1019970067375 A KR 1019970067375A KR 19970067375 A KR19970067375 A KR 19970067375A KR 19980070143 A KR19980070143 A KR 19980070143A
Authority
KR
South Korea
Prior art keywords
flip
signal
output
flop circuit
multiplexer
Prior art date
Application number
KR1019970067375A
Other languages
English (en)
Other versions
KR100252445B1 (ko
Inventor
서버프칼엘.
마티마쯔오마이클
Original Assignee
롤랜드핵버트
모토롤라,인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤랜드핵버트, 모토롤라,인크 filed Critical 롤랜드핵버트
Publication of KR19980070143A publication Critical patent/KR19980070143A/ko
Application granted granted Critical
Publication of KR100252445B1 publication Critical patent/KR100252445B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle

Landscapes

  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Logic Circuits (AREA)

Abstract

듀얼 모듈러스 프레스칼러(100)가 고속 동작과 관련한 성능을 개선했다. 타이밍 신호는 프레스칼러의 최종단이 클럭되기 전 2½ 클럭 사이클 동안 플립플롭 회로(106)으로부터 발생된다. 이 타이밍 신호는 셀렉트 신호를 발생하여 멀티플렉서(112)를 게이트하는데 사용된다. 초기에 타이밍 신호가 발생되므로 멀티플렉서 선택 처리는 크리티컬 패스(critical path)로부터 제거된다. 멀티플렉서를 통한 나머지 지연은 프레스칼러의 크리티컬 패스를 최소로하도록 최소화된다.

Description

듀얼 모듈러스 프레스칼러
본 발명은 일반적으로 분주 혹은 커운팅 회로에 관한 것이다. 보다 구체적으로 본 발명은 위상 동기 루프 주파수 신서사이저(synthesizers)와 같은 응용 분야에 사용될 수 있는 저 전력 고속 프레스칼러(prescaler)에 관한 것이다.
고속 분주기, 주파수 신서사이저 등에의 사용을 위한 프레스칼러 회로는 본 기술분야에 잘 알려져 있다. 듀얼 모듈러스 프레스칼러는 분주비 혹은 모듈러스가 하나의 값에서 다른 값으로 외부 제어 신호에 의해서 스위치될 수 있는 카운터이다. 프레스칼러의 구성은 클럭 신호로부터 단편적인 출력 신호를 얻는데에 사용되는 직렬 결합된 플립플롭 회로로 구성된 카운터 회로를 사용하는 것으로 통상 알려져 있다. 따라서, 프레스칼러는 외부 제어 신호가 제1 상태를 갖고 있을 때에는 제1 인수(factor)만큼, 혹은 외부 제어 신호가 제2 상태를 갖고 있을 때에는 제2 인수만큼 분주될 수 있다.
미래의 원거리 통신 장치에는 고속 프레스칼러 회로가 필요하다. 예를 들면, 800-900MHz 밴드에서 동작되는 셀룰라 무선 전화가 1800-2000MHz에서 동작하는 퍼스널 통신 시스템(PCS) 및 위성 무선 전화에 의해서 시장에 합류되고 있다. 이러한 무선 전화에의 사용을 위한 프레스칼러는 조악한 환경에서도 고 주파수에서 작동되어야 한다.
게다가, 현대의 원거리통신 장치들은 이들 장치들에서의 프레스칼러의 성능과 관련하여 추가의 동작적 요구사항을 두고있다. 휴대용 무선 전화에서는 휴대성 향상과 아울러 배터리 재충전을 겸한 장기간의 사용을 위해서 저 전력 소비가 요구된다. 따라서, 휴대용 장치에 사용되는 프레스칼러는 저 전력 소비량을 가져야 한다. 게다가, 전력 소비량을 한층더 감소시키기 위해서 휴대용 장치내의 전자 회로와 관련한 공급 전압 레벨이 낮아지고 있다. 향후 작동 전압의 일반적인 값은 2.0(V) 한편으로 최악의 값으로서는 1.7(V)이다. 적합한 프레스칼러는 거의 전력을 소모하지 않으면서 고 주파수에서 그리고 저 전압에서 동작되어야 한다.
따라서, 본 기술 분야에는 저 전력 레벨 및 저 동작 전압에서 고속 동작을 제공하는 프레스칼러 회로의 필요성이 있다.
본 발명의 신규한 특징은 첨부한 특허청구의 범위에 상세히 제시되어 있다. 본 발명은 본 발명의 추가의 특징 및 장점과 함께 첨부하는 도면과 연계한 다음의 상세한 설명을 참조함으로써 보다 잘 이해될 수 있을 것이며, 첨부한 도면들중에서 동일한 도면 참조 번호는 동일한 엘리먼트를 나타낸다.
도 1은 본 발명에 따른 프레스칼러의 블럭도.
도 2는 도 1의 프레스칼러에 관련된 타이밍도.
도 3은 도 1의 프레스칼러에 관련된 상태 반전도.
도 4는 도 1의 멀티플렉서의 회로도.
도면의 주요 부분에 대한 부호의 설명
100 : 프레스칼러
102 : 다수개의 플립플롭 회로
104 : 제1 플립플롭 회로
106 : 제2 플립플롭 회로
108 : 제3 플립플롭 회로
110 : 제4 플립플롭 회로
112 : 멀티플렉서
114 : 논리 회로
116 : 마스터 래치
118 : 슬레이브 래치
122 : 클럭 입력
124 : 출력
이제부터 도 1을 참조하여 설명하면, 프레스칼러(100)는 제1 플립플롭 회로(104), 제2 플립플롭 회로(106), 제3 플립플롭 회로(108) 및 제4 플립플롭 회로(110)을 포함하는 순차 결합된 다수개의 플립플롭 회로(102)를 포함한다. 프레스칼러(100)는 멀티플렉서(112) 및 논리 회로(114)와 같은 스위치 회로를 더 포함한다. 프레스칼러(100)는 클럭 신호를 수신하도록 구성된 클럭 입력(122) 및 출력(124)을 갖는다. 바람직하게는 프레스칼러(100)는 에미터 결합 논리 기술 등의 고속, 저 전력 기술을 사용하는 모노리딕 집적 회로로 제조된다. 고속 동작과 관련하여 도면에 예시된 다수의 상호 접속부는 실제로는 서로 다른 신호 접속부를 나타내고 있다는 점을 사실로서 받아들일 수 있다.
다수개의 플립플롭 회로(102)의 각 플립플롭 회로는 구성 및 동작에 있어서 실질적으로 동일하다. 각 플립플롭 회로는 마스터-슬레이브 구성으로 결합된 마스터 래치(116) 및 슬레이브 래치(118)를 포함한다. 슬레이브 래치(118)는 마스터 래치(116)로부터의 출력 신호에 의해서 구동된다. 마스터 래치(116)는 이전의 플립플롭 회로에 의해서 구동된다. 다수개의 플립플롭 회로(102)은 멀티플렉서(112)로부터의 궤환 신호에 의해서 구동되는 입력(126)을 갖는다. 각 플립플롭 회로는 클럭 신호를 수신하기 위한 클럭 입력(120)을 갖는다. 다수개의 플립플롭 회로(102)는 클럭 신호에 응답하여 다수개의 플립플롭 회로를 통해서 데이타를 클럭킹하기 위해서 순차 결합된 것이다. 본 발명에 따르면, 각 플립플롭 회로는 플립플롭 회로의 초기 신호를 제공하기 위한 출력(128)을 갖는다.
멀티플렉서(112)는 제1 입력(130) 및 제2 입력(132), 출력(134) 및 셀렉터 입력(136)을 갖는다. 예시된 실시예에서, 제1 입력(130)은 최종 플립플롭 회로, 즉 제4 플립플롭 회로(110)의 출력(138)에 결합되고, 제2 입력(132)은 최종 플립플롭 회로에서 두번째, 즉 제3 플립플립 회로(108)의 출력(140)에 결합되어 있다. 출력(134)은 다수개의 플립플롭 회로(102)의 입력(126)에 결합되어 있다. 셀렉터 입력(136)은 논리 회로(114)의 출력(142)에 결합되어 있다.
멀티플렉서(112)는 셀렉터 입력(136)에 인가된 셀렉터 신호에 응답하여 제1 입력(130) 혹은 제2 입력(132)중의 어느 하나를 출력에 결합시키는 동작을 한다. 따라서, 멀티플렉서는 셀렉터 신호에 응답하여, 최종 플립플롭 회로, 즉 다수개의 플립플롭 회로(102)중의 제4 플립플롭 회로의 출력 및 최종 플립플롭 회로에서 두번째, 즉 제3 플립플롭 회로의 출력중의 하나를 멀티플렉서(112)의 출력(134)에 선택적으로 결합시키기 위한 것이다. 멀티플렉서(112)는 최종 플립플롭 회로의 출력(138)로부터 출력신호를 수신하여 셀렉터 신호에 응답하여 입력(126)으로 궤환 신호를 제공한다. 상기한 멀티플렉서(112)의 구조에 대하여 도 4와 연계하여 이하 설명한다.
논리 회로(114)는 제1 입력(144) 및 제2 입력(146)을 갖는다. 제1 입력(144)은 모듈러스 제어 신호를 수신하도록 구성된다. 제2 입력(146)은 제2 플립플롭 회로(106)의 출력(128)에 결합되어 타이밍 신호를 검출하고 수신하기 위한 것이다. 예시된 실시예에서, 타이밍 신호는 제2 플립플롭 회로(106)의 출력(128)에 제공된 제2 플립플롭 회로(106)의 내부 신호이다. 보다 구체적으로, 예시된 실시예에서, 타이밍 신호는 제2 플립플롭 회로(106)의 마스터 래치(116)에 의해서 발생된다. 타이밍 신호는 회로내의 적절한 위치라면 어느곳에서나 논리 회로(114)에 의해서 검출될 수 있다. 따라서, 논리 회로(114)는 스위치 회로 혹은 멀티플렉서(112)에 결합되어 제2 플립플롭 회로(106)과 같은 플립플롭 회로로부터의 타이밍 신호에 응답하여 셀렉터 신호를 제공하기 위한 것이다.
논리 회로(114)는 예시된 실시예에서는 NAND게이트이다. 그러나, 신호 레벨, 신호 타이밍 및 다른 고려사항이 필요할 때에는 다른 논리 회로 구성이 사용될 수 있다.
예시된 실시예는 7분주, 8분주 프레스칼러이다. 분주비 혹은 모듈러스는 모듈러스 제어 입력(144)에서 수신된 모듈러스 제어 신호에 의해서 제어된다. 프레스칼러는 모듈러스 제어 신호의 상태에 응답하여 7 혹은 8 등의 소정의 모듈러스로 클럭 입력(122)에서 수신된 클럭 신호의 소정의 클럭 주파수를 분주해서 분주된 주파수로 궤환 신호를 발생시킨다. 프레스칼러의 모듈러스는 플립플롭 회로의 수 및 논리 회로(114)의 제2 입력(146)이 회로내의 다른 접속부 뿐만아니라 다수개의 플립플롭 회로(102)에 결합된 점을 변경함으로써 적절한 값이면 어떤 값으로도 변경될 수 있다.
본 발명에 따르면, 논리 회로(114)는 최종 플립플롭 회로, 즉 제4 플립플롭 회로(110)가 출력 신호를 멀티플렉서(112)에 제공하기 전에 셀렉터 신호를 멀티플렉서(112)에 제공한다. 통상적인 실시예에서는 모듈러스 제어 입력(144)에서의 모듈러스 제어 신호는 일단 모듈러스가 선택되고 난 후에는 일정하거나 DC레벨로 유지된다. 이러한 구성에서는 논리 회로(114)는 타이밍 신호를 전제로한 버퍼로서 동작한다. 그로 인해서, 타이밍 신호(도 1의 )상의 반전으로부터 셀렉터 신호(도 1의 Sel)상의 반전까지의 지연은 단지 단일의 게이트 지연이다. 반대로, 타이밍 신호로부터 멀티플렉서(112)의 제1 입력(130)까지의 지연은 제2 플립플롭(106)의 슬레이브 래치(118)를 통해서 제3 플립플롭 회로(108) 및 제4 플립플롭 회로(110)를 통한 클럭된 지연이다. 본 발명에 따르면, 논리 회로(114)는 스위치 회로(112)가 제4 플립플롭 회로(110)으로부터의 출력 신호 혹은 제3 플립플롭 회로(108)으로부터의 출력 신호를 수신하기전 충분한 클럭 사이클수 동안 플립플롭 회로로부터 타이밍 신호를 수신한 후에 셀렉터 신호를 제공하여 스위치 회로 혹은 멀티플렉서(112)가 출력 신호를 수신하는 스위치 회로에 응답하여 즉시 궤환 신호를 제공할 수 있도록 한다.
이와 같이, 논리 회로(114)는 프레스칼러(100)의 크리티컬 패스로부터 셀렉터 신호를 제거하기 위해서 타이밍 신호에 응답하여 셀렉터 입력(136)에 셀렉터 신호를 제공한다. 크리티컬 패스는 온도 및 공급 전압의 최악의 조건을 포함하여 프레스칼러의 최대 동작 주파수를 포함하는 동작을 제한하는 프레스칼러(100)을 통한 패스이다. 예시된 실시예에서, 크리티컬 패스는 최종 혹은 제4 플립플롭 회로(110)의 출력(138)으로부터 멀티플렉서(112)를 거쳐 입력(126)에 이르는 것이다. 나머지 프레스칼러(100)에 의해서 형성된 루프에서의 지연은 클럭이며 크리티컬 패스의 부분은 아니다.
도 2는 7분주 모드에서 동작되는 도 1의 프레스칼러(100)를 전제로한 타이밍 도를 나타낸 것이다. 신호 식별부는 도 1의 식별부에 대응한다. 소정의 클럭 주파수를 가진 클럭 신호ClK가 클럭 입력(122)에 인가된다. 출력 신호Q4는 상기 소정의 클럭 주파수의 1/7분주된 주파수로 출력(124)에서 생성된다.
도 2는 도 1의 프레스칼러의 몇몇의 동작적 특성을 나타낸 것이다. 클럭 신호ClK의 제1 네가티브 반전(202)는 Q2M 상에 포지티브 반전(204)를 생성시키는 도 2에서 Q2M으로 표시한 제2 플립플롭 회로(106)의 마스터 래치(116)을 통해 데이타를 클럭한다. 이어서 타이밍 신호Q2M 상의 포지티브 반전은 셀렉터 신호Sel 상에 반전(206)을 발생시킨다. 이에 따라서, 셀렉터 신호는 2½만큼 나중에 프레스칼러(100)의 크리티컬 패스로부터 제거되고 클럭 신호ClK 상의 네가티브 반전(208)은 최종 플립플롭 회로, 즉 제4 플립플롭 회로(110)으로부터의 데이타를 Q4로 표시한 출력 신호 상의 포지티브 반전(210)과 같이 클럭시킨다. 셀렉터 신호는 이미 멀티플렉서(112)에 설정되어 있으므로 출력 신호(Q4)로부터 궤환 신호(A)상의 포지티브 반전(212)까지의 크리티컬 패스를 따르는 지연은 멀티플렉서(112)를 통한 지연뿐이다.
유사하게, 클럭 신호ClK상의 네가티브 반전(214)은 데이타가 제2 플립플롭 회로(106)의 마스터 래치(116)을 통해서 클럭되므로 Q2M상에 포지티브 반전(216)을 생성한다. 이어서, 네가티브 반전(218)이 멀티플렉서(112)를 구성하도록 셀렉터 신호(Sel)상에 생성된다. 1½클럭 사이클 후에 클럭 신호ClK상의 포지티브 반전(220)이 제3 플립플롭 회로(108)의 출력 신호(도 2에 Q3로 표시)상의 네가티브 반전(222)을 감소시킨다. 이 네가티브 반전(222)은 궤환 신호A상의 네가티브 반전(224)와 같이 입력(126)으로 궤환된다. 한편, 출력 신호(Q4)의 위상이 Q4상의 네가티브 반전(226)으로서 완료된다.
도 3은 7분주 모드로 동작되는 도 1의 프레스칼러(100)를 전제로한 상태도이다. 각 상태는 4개의 플립플롭 회로의 출력 신호Q1, Q2, Q3, 및 Q4의 출력 신호와 궤환 신호A의 논리 상태를 나타내고 있다. 이 상태도는 이 도면 아래의 8개의 돈 케어 (don't care) 상태(302)를 포함한다. 이들 상태들은 타이밍 신호(Q2M)이 제2 플립플롭의 마스터 래치(116)으로부터 제공되므로 불가능하다. 타이밍 신호는 클럭 신호ClK의 위상에 따른 제1 혹은 제2 단의 값이어야 한다. 이 상태도는 7개의 유효 혹은 반복 상태(304)를 포함한다. 이 상태도는 또한 17개의 무효 상태(306)을 포함한다. 이들 모든 무효 상태는 직·간접적으로 7분주 모드의 유효상태로 제공된다. 이것은 전원 투입시 혹은 리세트후에 플립플롭 회로의 상태가 알려지지 않으므로 중요하다. 프레스칼러(100)는 수 클럭 사이클내에 무효상태를 벗어나서 유효한 반복 상태로 들어간다.
도 4는 도 1의 프레스칼러(100)와 함께 사용되는 멀티플렉서(400)의 회로도이다. 멀티플렉서(400)는 고속 성능을 전제로한 에미터 결합 로직(ELC)을 사용하여 형성되며 저 공급 전압에의 응용에 적합하다. 예를 들면, 멀티플렉서(400)는 1.8V정도의 낮은 공급 전압에서 작동될수 있다.
멀티플렉서(400)는 제1 전류 스위치(402), 제2 전류 스위치(404), 제3 전류 스위치(406), 전류원(408), 제1 부하 저항기(410) 및 제2 부하 저항기(412)를 포함한다. 제1 전류 스위치(402)는 에미터 결합된 제1 트랜지스터(414) 및 제2 트랜지스터(416)을 포함한다. 제1 트랜지스터(414)의 베이스는 셀렉터 신호, Sel를 수신하도록 구성된다. 제2 트랜지스터(416)의 베이스는 셀렉터 신호의 논리적 상보 신호 을 수신하도록 구성된다. 제2 전류 스위치(404)는 제1 트랜지스터(418) 및 제2 트랜지스터(420)을 포함한다. 제1 트랜지스터(418) 및 제2 트랜지스터(420)의 에미터들은 함께 결합되어 있으며 제1 트랜지스터(414)의 콜렉터에 결합되어 있다. 제1 트랜지스터(418)의 베이스는 제4 플립플롭 회로(110)(도 1)의 출력 신호(Q4)와 같은 제1 입력 신호를 수신하도록 구성되며, 제2 트랜지스터(420)의 베이스는 제1 입력 신호의 상보 신호를 수신하도록 구성된다. 제3 전류 스위치(406)은 제1 트랜지스터(422) 및 제2 트랜지스터(424)를 포함한다. 제1 트랜지스터(422) 및 제2 트랜지스터(424)의 에미터들은 함께 결합되어 제2 트랜지스터(416)의 콜렉터에 결합된다. 제1 트랜지스터(422)의 베이스는 제3 플립플롭 회로(108)(도 1)의 출력 신호Q3와 같은 제2 입력 신호를 수신하도록 구성되며, 제2 트랜지스터(424)의 베이스는 제2 입력 신호의 상보 신호를 수신하도록 구성된다. 제1 트랜지스터(418) 및 제1 트랜지스터(422)의 콜렉터들은 함께 결합되어 부하 저항기(410)를 통해서 포지티브 공급 전압(426)에 결합된다. 제2 트랜지스터(420) 및 제2 트랜지스터(424)의 콜랙터들은 함께 결합되어 부하 저항기(412)를 통해서 포지티브 공급 전압(426)에 결합된다. 도 1안에 궤환 신호 A와 같은 멀티플렉서(400)의 출력 신호는 출력(434)에 제공되며, 상보형 출력 신호는 출력(436)에 제공된다.
전류원(408)은 트랜지스터(428) 및 저항기(430)를 포함한다. 트랜지스터(428)의 베이스는 기준 전위를 수신하도록 구성된다. 트랜지스터(428)의 콜랙터는 제1 트랜지스터(414) 및 제2 트랜지스터(416)의 에미터들에 결합된다. 저항기(430)는 트랜지스터(420)의 에미터와 네가티브 공급 전압(432)사이에 결합된다. 전류원은 기준 전압에 응답하여 트랜지스터(428)의 콜랙터에 온도 및 공급 전압의 변동에 대해서 보상된 잘 조정된 기준 전류를 제공한다.
멀티플렉서(400)는 프레스칼러(100)(도 1)와 결합하여 동작될때에 프레스칼러(100)의 크리티컬 패스에 최소의 지연을 제공한다. 셀렉터 신호 Sel 및 그의 상보 신호 는 제1 전류 스위치(402)에 인가된다. 멀티플렉서(400)는 Q3 혹은 Q4를 수신한 직후에 출력 신호로서 궤환 신호A를 제공하도록 구성된다. 멀티플렉서(400)에 의해서 프레스칼러(100)의 크리티컬 패스에 삽입되는 지연은 에미터 결합 전류 스위치, 제2 전류 스위치(404) 및 제3 전류 스위치(406)의 스위칭 시간이다.
상술한 바에 의해서 알수 있는 바와 같이, 본 발명은 고속 동작을 전제로한 성능을 개선시킨 듀얼 모듈러스 프레스칼러를 제공한다. 타이밍 신호는 프레스칼러의 최종 단이 클럭되기 전의 2½클럭 사이클동안 플립플롭 회로에서 발생된다.
타이밍 신호는 멀티플렉서를 게이트하도록 셀렉터 신호를 발생시키는데 사용된다. 초기 타이밍 신호의 발생으로 인하여, 선택 프로세스가 크리티컬 패스로부터 제거된다. 멀티플렉서를 통한 나머지 지연은 프레스칼러의 크리티컬 패스를 최소화 하도록 최소화된다.
이제까지 본 발명의 특정한 실시예가 제공되어 기술되었지만 다수의 변형 실시예가 이루어 질수 있다. 예를 들면, 프레스칼러의 단들(stages)이 마스터-슬레이브 플립플롭으로 형성되는 것으로 예시되어 있으나 적적할 논리 엘리먼트라면 어떤것이나 사용될 수 있다. 유사하게, 프레스칼러를 형성하는 단의 수를 변경하여 프레스칼러의 모듈러스를 변경할 수 있다. 따라서, 첨부된 특허 청구의 범위에는 본 발명의 사상 및 영역내에 속하는 모든 변화 및 변경사항을 포함할려고 한다.

Claims (5)

  1. 소정의 모듈러스만큼 클럭 신호를 분주하여 출력 신호를 발생시키기 위한 프레스칼러(100)에 있어서,
    상기 클럭 신호를 수신하기 위한 클럭 입력(120)를 각각 갖고 있는 다수의 플립플롭 회로(102)를 구비하는데, 상기 다수의 플립플롭 회로는 상기 클럭 신호에 응답하여 상기 다수의 플립플롭 회로를 통해서 데이타를 클럭킹하기 위해서 순차적으로 결합되어 있고,
    상기 다수의 플립플롭 회로의 최종 플립플롭 회로(110)의 출력(138)로부터의 제1 출력 신호와 상기 최종 플립플롭 회로에서 두번째의 플립플롭 회로(108)의 출력(140)으로부터의 제2 출력 신호중의 하나를 선택적으로 멀티플렉서의 출력에 결합시키기 위해서 셀렉터 신호에 응답하는 멀티플렉서(112)를 구비하는데, 상기 멀티플렉서의 출력은 제1 플립플롭 회로(104)의 입력(126)에 결합되어 있고,
    상기 다수의 플립플롭 회로중 하나의 플립플롭 회로(106)에 결합되어 타이밍 신호를 수신하고 상기 타이밍 신호에 응답하여 셀렉터 신호를 제공하여 상기 프레스칼러의 크리티컬 패스(critical path)로부터 상기 셀렉터 신호를 제거하는 논리 회로(114)
    를 구비하는 것을 특징으로 하는 프레스칼러.
  2. 제1항에 있어서, 상기 하나의 플립플롭 회로(106)는 마스터 래치(116) 및 상기 마스터 래치의 출력 신호에 의해서 구동되는 슬레이브 래치(118)를 더 포함하며, 상기 타이밍 신호는 마스터 래치의 출력신호를 포함하는 것을 특징으로 하는 프레스칼러.
  3. 제1항에 있어서, 상기 하나의 플립플롭 회로(106)는 제1 플립플롭 회로와 상기 최종 플립플롭 회로에서 두번째의 플립플롭 회로사이에 순차 결합되어 있는 것을 특징으로 하는 프레스칼러.
  4. 제1항에 있어서, 상기 논리 회로는 모듈러스 제어 입력을 수신하기 위한 모듈러스 제어 입력(144)을 더 포함하고, 상기 논리 회로는 상기 모듈러스 제어 신호에 응답하여 셀렉터 신호를 제공하며, 상기 모듈러스 제어 신호는 소정의 모듈러스를 설정하는 것을 특징으로 하는 프레스칼러.
  5. 제1항에 있어서, 상기 논리 회로는 멀티플렉서가 상기 제1 출력 신호 및 제2 출력 신호중의 하나를 수신하기 전에 충분한 클럭 사이클 수 동안 타이밍 신호를 수신하여 셀렉터 신호를 제공해서 상기 멀티플렉서가 상기 제1 출력 신호 및 제2 출력 신호중 하나를 수신하는 스위치 회로에 응답하여 궤환 신호를 즉시 제공하도록 한 것을 특징으로 하는 프레스칼러.
KR1019970067375A 1997-02-26 1997-12-10 듀얼 모듈러스 프레스칼러 KR100252445B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/806,811 US5859890A (en) 1997-02-26 1997-02-26 Dual modulus prescaler
US8/806811 1997-02-26
US8/806,811 1997-02-26

Publications (2)

Publication Number Publication Date
KR19980070143A true KR19980070143A (ko) 1998-10-26
KR100252445B1 KR100252445B1 (ko) 2000-04-15

Family

ID=25194899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067375A KR100252445B1 (ko) 1997-02-26 1997-12-10 듀얼 모듈러스 프레스칼러

Country Status (6)

Country Link
US (1) US5859890A (ko)
JP (1) JP3601961B2 (ko)
KR (1) KR100252445B1 (ko)
CN (1) CN1138343C (ko)
FR (1) FR2760152B1 (ko)
GB (1) GB2322721B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020077306A1 (en) * 1994-07-14 2002-06-20 Ludger Dinkelborg Conjugates made of metal complexes and oligonucleotides, agents containing the conjugates, their use in radiodiagnosis as well as process for their production
JP3572908B2 (ja) * 1997-11-19 2004-10-06 日本プレシジョン・サーキッツ株式会社 分周回路
US6157693A (en) * 1998-09-30 2000-12-05 Conexant Systems, Inc. Low voltage dual-modulus prescaler circuit using merged pseudo-differential logic
US6707326B1 (en) 1999-08-06 2004-03-16 Skyworks Solutions, Inc. Programmable frequency divider
TW527763B (en) * 2000-05-01 2003-04-11 Koninkl Philips Electronics Nv Power adaptive frequency divider
US6518805B2 (en) * 2000-10-04 2003-02-11 Broadcom Corporation Programmable divider with built-in programmable delay chain for high-speed/low power application
US7003049B2 (en) * 2001-06-12 2006-02-21 Rf Micro Devices, Inc. Fractional-N digital modulation with analog IQ interface
US6693468B2 (en) 2001-06-12 2004-02-17 Rf Micro Devices, Inc. Fractional-N synthesizer with improved noise performance
US6779010B2 (en) 2001-06-12 2004-08-17 Rf Micro Devices, Inc. Accumulator with programmable full-scale range
US6448831B1 (en) 2001-06-12 2002-09-10 Rf Micro Devices, Inc. True single-phase flip-flop
US6385276B1 (en) 2001-06-12 2002-05-07 Rf Micro Devices, Inc. Dual-modulus prescaler
US6760398B2 (en) * 2001-10-05 2004-07-06 Asulab S.A. Switched phase dual-modulus prescaler circuit having means for reducing power consumption
US7010714B1 (en) * 2001-10-17 2006-03-07 Lsi Logic Corporation Prescaler architecture capable of non integer division
US6760397B2 (en) * 2001-11-16 2004-07-06 Koninklijke Philips Electronics N.V. High-speed programmable frequency-divider with synchronous reload
US6614274B1 (en) * 2002-05-17 2003-09-02 Winbond Electronics Corp. 2/3 full-speed divider using phase-switching technique
US6696857B1 (en) * 2003-01-07 2004-02-24 Institute Of Microelectronics High speed CMOS dual modulus prescaler using pull down transistor
KR100518226B1 (ko) * 2003-04-23 2005-10-04 주식회사 하이닉스반도체 Ｄｄｌ 장치의 클락 분주기 및 그 클락 분주 방법
US6952121B1 (en) * 2003-11-20 2005-10-04 National Semiconductor Corporation Prescaling for dividing fast pulsed signal
US20050253630A1 (en) * 2004-05-11 2005-11-17 Hong-Yi Huang Dual-modulus prescaler using double edge triggered D-flip-flops
TWI317211B (en) * 2005-12-27 2009-11-11 Memetics Technology Co Ltd Configuration and controlling method of fractional-n pll having fractional frequency divider
US10177773B2 (en) 2016-10-19 2019-01-08 Stmicroelectronics International N.V. Programmable clock divider

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970941A (en) * 1975-02-18 1976-07-20 Texas Instruments Incorporated Fast programmable divider with a new 5-gate flip-flop
GB2041591B (en) * 1979-01-31 1983-05-05 Philips Electronic Associated Frequency divider
US4394769A (en) * 1981-06-15 1983-07-19 Hughes Aircraft Company Dual modulus counter having non-inverting feedback
US4516251A (en) * 1983-06-06 1985-05-07 Motorola, Inc. Programmable prescaler
US4953187A (en) * 1989-01-23 1990-08-28 Motorola, Inc. High speed prescaler
US4991187A (en) * 1989-07-21 1991-02-05 Motorola, Inc. High speed prescaler
FR2677515A1 (fr) * 1991-06-07 1992-12-11 Philips Composants Circuit diviseur de frequence.
JP2984429B2 (ja) * 1991-09-11 1999-11-29 三菱電機エンジニアリング株式会社 半導体集積回路
US5425074A (en) * 1993-12-17 1995-06-13 Intel Corporation Fast programmable/resettable CMOS Johnson counters
JP3388527B2 (ja) * 1995-03-06 2003-03-24 日本電信電話株式会社 分数ｎ分周器およびこれを用いた分数ｎ周波数シンセサイザ
FR2734966B1 (fr) * 1995-05-31 1997-08-14 Sgs Thomson Microelectronics Diviseur programmable rapide

Also Published As

Publication number Publication date
KR100252445B1 (ko) 2000-04-15
GB2322721A (en) 1998-09-02
JP3601961B2 (ja) 2004-12-15
CN1138343C (zh) 2004-02-11
GB2322721B (en) 2001-01-03
CN1196610A (zh) 1998-10-21
FR2760152A1 (fr) 1998-08-28
JPH10242843A (ja) 1998-09-11
FR2760152B1 (fr) 2001-02-02
GB9800646D0 (en) 1998-03-11
US5859890A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
KR100252445B1 (ko) 듀얼 모듈러스 프레스칼러
CA2425654C (en) Frequency divider system
US7353441B2 (en) Flip flop circuit and apparatus using a flip flop circuit
US6707326B1 (en) Programmable frequency divider
US20060280278A1 (en) Frequency divider circuit with a feedback shift register
US7602877B2 (en) Frequency divider and method for controlling the same
US7313212B2 (en) Shift register having low power consumption and method of operation thereof
US6522711B2 (en) Variable frequency divider circuit
US5818293A (en) High speed analog flip-flop with embedded logic and phase-locked-loop circuit employing the same
US6459310B1 (en) Divide by 15 clock circuit
EP0403047B1 (en) A frequency divider circuit
US6020770A (en) Transparent latch-based sequencer and sequence controlling method
KR20010006836A (ko) 리셋트 회로 및 ｐｌｌ 주파수 신시사이저
US20020097101A1 (en) Frequency-variable RC oscillator and microcomputer
JP2002271188A (ja) 半導体集積回路装置
KR100595316B1 (ko) 위상 동기 루프의 프리스케일러
US20020003443A1 (en) Toggle flip-flop circuit, prescaler, and PLL circuit
EP0899878B1 (en) A toggle flip-flop with a reduced integration area
CN116915183A (zh) 振荡器以及时钟产生方法
US20080309373A1 (en) Integrated circuit device and electronic instrument
KR20000000262A (ko) 새로운 구조의 프로그램어블 주파수 분주기
JPS611022A (ja) 半導体集積回路装置
JPH1117527A (ja) 可変分周器
JP2000252424A (ja) 集積回路
JPH0821592B2 (ja) 集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 18

EXPY Expiration of term