KR19980068189A - Semiconductor package inspection assembly - Google Patents

Semiconductor package inspection assembly Download PDF

Info

Publication number
KR19980068189A
KR19980068189A KR1019970004679A KR19970004679A KR19980068189A KR 19980068189 A KR19980068189 A KR 19980068189A KR 1019970004679 A KR1019970004679 A KR 1019970004679A KR 19970004679 A KR19970004679 A KR 19970004679A KR 19980068189 A KR19980068189 A KR 19980068189A
Authority
KR
South Korea
Prior art keywords
semiconductor package
substrate
printed circuit
circuit board
inspection
Prior art date
Application number
KR1019970004679A
Other languages
Korean (ko)
Other versions
KR100226572B1 (en
Inventor
추제근
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970004679A priority Critical patent/KR100226572B1/en
Publication of KR19980068189A publication Critical patent/KR19980068189A/en
Application granted granted Critical
Publication of KR100226572B1 publication Critical patent/KR100226572B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 패키지 검사용 어셈블리에 관한 것으로, ⒜-1 기판 몸체, ⒜-2 그 기판 몸체의 상부 면에 각기 이격ㆍ형성된 복수 개의 기판 단자, 및 ⒜-3 그 기판 단자와 각기 대응되어 전기적으로 연결된 커넥터를 갖는 검사용 인쇄회로기판; ⒝-1 베이스 몸체 및 ⒝-2 그 베이스 몸체의 상 하부 면에 대하여 돌출ㆍ설치된 복수 개의 포고 핀을 갖는 베이스 기판; 및 ⒞ 상기 각 복수 개의 기판 단자의 하부 면과 각기 대응된 복수 개의 포고 핀의 하부 면이 기계적 접촉에 의하여 전기적으로 연결된 상태에서 상기 검사용 인쇄회로기판과 베이스 기판을 체결하는 수단;을 포함하는 것을 특징으로 하는 반도체 패키지 검사용 어셈블리를 제공함으로써,The present invention relates to an assembly for testing a semiconductor package, comprising: (a) a substrate body; (a) a plurality of substrate terminals spaced apart from each other on the upper surface of the substrate body; and A printed circuit board for inspection having a connector connected thereto; (B) a base body having a base body; and (b) a base substrate having a plurality of pogo pins protruded from upper and lower surfaces of the base body; And means for fastening the inspection printed circuit board and the base substrate with the lower surface of each of the plurality of substrate terminals and the lower surface of the plurality of pogo pins corresponding to each other electrically connected by mechanical contact By providing an assembly for inspecting a semiconductor package,

것을 특징으로 한다..

Description

반도체 패키지 검사용 어셈블리Semiconductor package inspection assembly

본 발명은 반도체 패키지를 검사하기 위한 어셈블리에 관한 것으로, 더욱 상세하게는 포고 핀을 갖는 베이스 기판을 이용하여 소켓과 검사용 인쇄회로기판간을 기계적으로 체결함으로써 소켓과 검사용 인쇄회로기판을 전기적으로 연결하는 반도체 패키지 검사용 어셈블리에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an assembly for inspecting a semiconductor package, and more particularly, to a socket assembly for electrically inspecting a socket and a printed circuit board for inspection by mechanically fastening a socket and a printed circuit board for inspection using a base board having a pogo pin To an assembly for inspecting a semiconductor package to be connected.

반도체 패키지는 전기적 특성, 기능적 특성 및 속도 등이 검사된 후, 양품으로 인정된 것만이 실수요자에게 공급된다. 이 때, 반도체 패키지는 테스트 프로그램이 내장된 검사 장치에 의하여 검사가 진행되는 데, 현재 개발되고 있는 반도체 패키지의 종류가 매우 다양하기 때문에 직접 검사 장치와 일대일 대응시켜 검사하기는 매우 곤란하다.The semiconductor package is inspected for electrical characteristics, functional characteristics, speed, etc., and only the goods recognized as good are supplied to actual customers. At this time, the semiconductor package is inspected by an inspection apparatus having a built-in test program. Since the kinds of semiconductor packages being developed at present are very diverse, it is very difficult to perform one-to-one correspondence with the direct inspection apparatus.

따라서, 반도체 패키지와 검사 장치간을 전기적으로 매개할 수 있는 장치가 요구되는 데, 이것이 반도체 패키지 검사용 어셈블리이다.Therefore, a device capable of electrically mediating between the semiconductor package and the inspection apparatus is required, which is an assembly for inspection of the semiconductor package.

도 1은 종래 기술에 의한 반도체 패키지 검사용 어셈블리를 개략적으로 나타내는 단면도이다.1 is a cross-sectional view schematically showing a conventional semiconductor package inspection assembly.

도 1을 참조하면, 종래 기술에 의한 반도체 패키지 검사용 어셈블리(100)는 크게 검사 장치(도시 안됨)와 케이블 또는 기타 수단에 의하여 전기적 연결되는 검사용 인쇄회로기판(100); 그 검사용 인쇄회로기판(10)과 솔더(20)에 의해 납땜된 베이스 기판(30); 및 그 베이스 기판에 삽입되는 소켓(40)을 포함하며, 상기 검사용 인쇄회로기판(10), 베이스 기판(30) 및 소켓(40)이 3단(段)으로 순차적 적층된 구조이다.Referring to FIG. 1, a conventional semiconductor package inspection assembly 100 includes a printed circuit board 100 for inspection, which is electrically connected to an inspection apparatus (not shown) by a cable or other means; A base substrate (30) soldered with the printed circuit board (10) for inspection and solder (20); And a socket 40 to be inserted into the base board. The printed circuit board 10, the base board 30, and the socket 40 are sequentially stacked in three stages.

검사용 인쇄회로기판(10)은 커넥터(14)가 기판 몸체(12)의 일면에 형성되어 검사 장치(도시 안됨)와 케이블 또는 기타 수단에 의하여 전기적 연결되며, 복수 개의 비아가 기판 몸체(12)의 상ㆍ하부 면을 관통하게 각기 이격되어 형성되어 있다.The printed circuit board 10 for inspection is formed such that the connector 14 is formed on one side of the substrate body 12 and is electrically connected to the inspection apparatus (not shown) by a cable or other means, So as to penetrate through the upper and lower surfaces of the frame.

베이스 기판(30)은 복수 개의 포고 핀(34)이 베이스 몸체(32)의 상ㆍ하부 면을 관통하며 돌출되어 있고, 그 각 포고 핀(34)의 상단에 요(凹) 홈이 형성되어 있다. 포고 핀(34)의 하단은 전술된 검사용 인쇄회로기판(10)의 비아에 삽입되어 그(10)의 하부 면과 솔더(20)에 의해 납땜됨으로써 고정되어 있다. 여기서, 포고 핀(34)은 베이스 몸체(32)과 일체화되어 있거나 개별적으로 착탈이 가능한 구조이다.A plurality of pogo pins 34 protrude through upper and lower surfaces of the base body 32 and a concave groove is formed in the upper end of each pogo pin 34 . The lower end of the pogo pin 34 is inserted into the vias of the above-described printed circuit board 10 for inspection and is fixed by soldering with the lower surface of the printed circuit board 10 by the solder 20. [ Here, the pogo pin (34) is integrated with the base body (32) or can be detached and detached individually.

소켓(40)은 수납부(46)가 소켓 몸체(42)의 상단에 형성되어 있어서 검사될 반도체 패키지가 수납되고, 복수 개의 소켓 핀(44)이 소켓 몸체(42)의 하부 면에 돌출되어 형성되어 있다. 여기서, 소켓 핀(44)의 상단은 도면에는 나타나 있지 않으나, 수납부(46)의 바닥 면에 노출되어 있어서 검사될 반도체 패키지의 외부 리드와 기계적 접촉에 의하여 전기적 연결되고, 그 하단은 전술된 베이스 기판(30)의 포고 핀(34) 요 홈에 각기 삽입되어 전기적으로 연결되어 있다.The receptacle 40 is formed at the upper end of the socket body 42 so that the semiconductor package to be inspected is accommodated and a plurality of socket pins 44 protrude from the lower surface of the socket body 42 . Here, the upper end of the socket pin 44 is not shown in the drawing, but is exposed on the bottom surface of the accommodating portion 46 and electrically connected to the outer lead of the semiconductor package to be inspected by mechanical contact, Are inserted into the recesses of the pogo pin (34) of the substrate (30) and electrically connected to each other.

도 2는 도 1의 『A』부분을 확대하여 나타내는 단면도이다.Fig. 2 is an enlarged cross-sectional view of the portion " A " in Fig.

도 2를 참조하면, 포고 핀(34)은 요 홈 내부에 판(板) 형상의 스프링(36)이 설치되어 있어서 전술된 소켓(40)이 용이하게 베이스 기판(30)에 착탈되는 구조를 갖는다.2, the pogo pin 34 is provided with a plate-shaped spring 36 inside the groove, so that the above-described socket 40 is easily attached to and detached from the base board 30 .

도 1 및 도 2에서 나타나 있는 종래 기술에 의한 반도체 패키지 검사용 어셈블리(100)는 다음과 같은 단점을 내포하고 있다.The conventional semiconductor package inspection assembly 100 shown in FIGS. 1 and 2 has the following disadvantages.

첫째, 베이스 기판(30)의 포고 핀(34) 교체시 검사용 인쇄회로기판이 파손된다.First, when the pogo pin 34 of the base substrate 30 is replaced, the inspection printed circuit board is broken.

왜냐하면, 베이스 기판(30)의 포고 핀(34)이 검사용 인쇄회로기판(10)의 하부 면과 납땜되어 있기 때문에 파손된 포고 핀(34)을 교체하기 위해서는 우선, 납땜된 솔더(20)를 용융하고, 파손된 포고 핀(34)을 양품으로 교체한 이후, 다시 납땜을 하여야 한다. 따라서, 이와 같은 포고 핀(34)의 교체가 빈번한 경우, 예컨대, 2 내지 3회인 경우에 있어서는 검사용 인쇄회로기판(10)의 기판 몸체(12) 하부 면 또는 회로 패턴 등이 솔더 용융시 파손되거나 완전히 제거되지 않은 솔더(20) 찌꺼기 상에 다시 납땜을 하는 경우에 납땜성(solderbility)이 저하된다.This is because the pogo pin 34 of the base substrate 30 is soldered to the lower surface of the printed circuit board 10 for inspection and therefore the solder 20 soldered to replace the damaged pogo pin 34 After melting and replacing the broken pogo pin (34) with a good one, it should be soldered again. Therefore, when the replacement of the pogo pin 34 is frequent, for example, when the pogo pin 34 is replaced 2 to 3 times, the lower surface of the substrate body 12 of the inspection printed circuit board 10, the circuit pattern, The solderability is lowered when the solder 20 is re-soldered on the residue of the solder 20 which has not been completely removed.

둘째, 포고 핀(34)의 교체시 소켓(40)을 제거함에 있어서, 소켓 핀(44)과 포고 핀(34)의 스프링(36)이 동시에 제거됨으로서, 포고 핀(34)과 소켓 핀(44)간의 불완전한 전기적 접촉이 발생된다.Secondly, when removing the socket 40 when replacing the pogo pin 34, the socket pin 44 and the spring 36 of the pogo pin 34 are simultaneously removed so that the pogo pin 34 and the socket pin 44 ≪ / RTI >

결국, 검사되는 반도체 패키지의 정밀한 검사를 구현할 수 없게 되는 것이다.As a result, a precise inspection of the semiconductor package to be inspected can not be realized.

따라서, 본 발명의 목적은 파손된 포고 핀의 용이한 교체를 구현하여 고가(高價)인 검사용 인쇄회로기판의 사용년수를 개선할 수 있는 반도체 패키지 검사용 어셈블리를 제공하는데 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an assembly for inspecting a semiconductor package that can easily replace broken pogo pins to improve the service life of a high-priced printed circuit board for inspection.

도 1은 종래 기술에 의한 반도체 패키지 검사용 어셈블리를 개략적으로 나타내는 단면도.1 is a cross-sectional view schematically showing an assembly for testing a semiconductor package according to the prior art;

도 2는 도 1의 『A』부분을 확대하여 나타내는 단면도.Fig. 2 is an enlarged cross-sectional view showing a portion " A "

도 3은 본 발명에 의한 반도체 패키지 검사용 어셈블리를 개략적으로 나타내는 단면도.3 is a cross-sectional view schematically showing an assembly for testing a semiconductor package according to the present invention.

도 4는 도 3의 『B』부분을 확대하여 나타내는 단면도.4 is an enlarged cross-sectional view showing a portion " B "

※도면의 주요 부분에 대한 설명※※ Explanation of main part of drawing ※

110 : 검사용 인쇄회로기판112 : 기판 몸체110: printed circuit board for inspection 112: substrate body

114 : 커넥터(connector)116 : 기판 단자114: connector 116: substrate terminal

120 : 체결하는 수단122 : 고정 나사120: means for fastening 122: fastening screw

124 : 너트124: Nuts

130 : 베이스 기판132 : 베이스 몸체130: base substrate 132: base body

134 : 포고 핀(pogo pin)134a : 몸체134: pogo pin 134a: body

134b : 접촉 단자134c : 스프링134b: contact terminal 134c: spring

134d : 요(凹) 홈134d: concave groove

140 : 소켓142 : 소켓 핀140: Socket 142: Socket pin

144 : 수납부144:

200 : 반도체 패키지 검사용 어셈블리200: Semiconductor package inspection assembly

상기 목적을 달성하기 위하여, 본 발명은 ⒜-1 기판 몸체, ⒜-2 그 기판 몸체의 상부 면에 각기 이격ㆍ형성된 복수 개의 기판 단자, 및 ⒜-3 그 기판 단자와 각기 대응되어 전기적으로 연결된 커넥터를 갖는 검사용 인쇄회로기판; ⒝-1 베이스 몸체 및 ⒝-2 그 베이스 몸체의 상 하부 면에 대하여 돌출ㆍ설치된 복수 개의 포고 핀을 갖는 베이스 기판; 및 ⒞ 상기 각 복수 개의 기판 단자의 하부 면과 각기 대응된 복수 개의 포고 핀의 하부 면이 기계적 접촉에 의하여 전기적으로 연결된 상태에서 상기 검사용 인쇄회로기판과 베이스 기판을 체결하는 수단;을 포함하는 것을 특징으로 하는 반도체 패키지 검사용 어셈블리를 제공한다.In order to accomplish the above object, the present invention provides a semiconductor device comprising: (a) a substrate body; (a) a plurality of substrate terminals spaced apart from each other on the upper surface of the substrate body; An inspection printed circuit board having an inspection surface; (B) a base body having a base body; and (b) a base substrate having a plurality of pogo pins protruded from upper and lower surfaces of the base body; And means for fastening the inspection printed circuit board and the base substrate with the lower surface of each of the plurality of substrate terminals and the lower surface of the plurality of pogo pins corresponding to each other electrically connected by mechanical contact And an assembly for inspecting a semiconductor package.

이하 참조 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.The present invention will now be described in more detail with reference to the following drawings.

도 3은 본 발명에 의한 반도체 패키지 검사용 어셈블리를 개략적으로 나타내는 단면도이다.3 is a cross-sectional view schematically showing an assembly for testing a semiconductor package according to the present invention.

도 3을 참조하면, 본 발명에 의한 반도체 패키지 검사용 어셈블리(200)는 종래 기술에 의한 어셈블리(100)에 대하여 가장 두드러진 차이점이 베이스 기판(130)의 포고 핀(134)과 검사용 인쇄회로기판(110)의 상부 면에 형성된 기판 단자(116)가 기계적 접촉에 의하여 전기적으로 연결된 것과 베이스 기판(130)과 검사용 인쇄회로기판(110)을 기계적으로 고정하는 체결하는 수단(120)을 활용한 것이다.3, the semiconductor package inspection assembly 200 according to the present invention is characterized in that the most prominent difference with respect to the assembly 100 according to the prior art is that the pogo pin 134 of the base substrate 130, A substrate terminal 116 formed on an upper surface of the inspection substrate 110 is electrically connected by mechanical contact and a means 120 for fastening the base substrate 130 and the inspection printed circuit board 110 mechanically fixing the substrate terminal 116 will be.

우선, 검사용 인쇄회로기판(110)은 기판 몸체(112)의 상부 면에 기판 단자(116)가 형성되어 있으며, 이는 종래의 검사용 인쇄회로기판(10)의 비아가 형성되어 있던 부분과 일치하는 것이며, 그 외의 구조는 종래의 검사용 인쇄회로기판(10)과 동일한 구조를 갖기 때문에 상세한 설명을 생략하기로 한다. 여기서, 참조 부호 114는 커넥터이다.First, the printed circuit board 110 for inspection has a substrate terminal 116 formed on the upper surface of the substrate body 112, which is in agreement with the portion of the conventional printed circuit board 10 for inspection, And the other structure has the same structure as that of the conventional inspection printed circuit board 10, and thus a detailed description thereof will be omitted. Here, reference numeral 114 denotes a connector.

베이스 기판(130)은 복수 개의 포고 핀(134)이 베이스 몸체(132)의 상ㆍ하부 면을 관통하며 돌출되어 있고, 그 각 포고 핀(134)의 상단은 요 홈(134d)이 형성되어 있다. 포고 핀(134)의 하단은 전술된 검사용 인쇄회로기판(110)의 기판 전극(116)과 기계적 접촉되어 전기적으로 연결되어 있다.The base substrate 130 has a plurality of pogo pins 134 protruding through upper and lower surfaces of the base body 132 and the upper ends of the pogo pins 134 are formed with a cavity groove 134d . The lower end of the pogo pin 134 is in mechanical contact with and electrically connected to the substrate electrode 116 of the test printed circuit board 110 described above.

상기 포고 핀(134)의 몸체(134a)는 상단 부분에 상부로부터 하부로 갈수록 내경(內徑)이 작아지도록 테이퍼링(tapering) 처리된 요 홈(134d)이 형성되어 있으며, 중단으로부터 하단까지 내부가 빈 구조로써, 그 최하단에 내측으로 각기 마주보며 돌출된 걸림 턱이 형성되어 있다. 그리고, 포고 핀(134)의 접촉 단자(134b) 상단은 몸체(134a)의 걸림 턱에 의해 걸려짐으로써 내재되어 있으며, 하단은 몸체(134a)에 대하여 돌출된 구조로써, 그 최하단은 요철(凹凸) 처리되어 있다. 또한, 포고 핀(134)의 스프링(134c)이 몸체(134a)의 내부에 내재되는 한편, 접촉 단자(134b)의 상단과 기계적으로 접촉되어 있다.The body 134a of the pogo pin 134 is formed with a tapered recessed groove 134d so that the inner diameter thereof decreases from the upper portion to the lower portion in the upper portion thereof, With a hollow structure, a locking protrusion protruding inward facing each other is formed at the lowermost end thereof. The upper end of the contact terminal 134b of the pogo pin 134 is embedded by being caught by the latching jaw of the body 134a and the lower end thereof is protruded from the body 134a, ). The spring 134c of the pogo pin 134 is housed inside the body 134a while being in mechanical contact with the upper end of the contact terminal 134b.

소켓(140)은 구성 요소에 대한 번호 매김을 새로이 한 것 외에는 종래 기술에 의한 소켓(40)과 동일한 구조를 갖기 때문에 상세한 설명을 생략하기로 한다.The socket 140 has the same structure as that of the socket 40 according to the prior art, except that the numbering of the components is renewed, so a detailed description thereof will be omitted.

전술된 베이스 기판(130)과 검사용 인쇄회로기판(110)은 도면에 나타나 있는 바와 같이 체결하는 수단(120)에 의해 고정되어 있는 데, 체결하는 수단(120)은 고정 나사(122)와 너트(124)로 이루어져 있다. 즉, 베이스 기판(130)과 검사용 인쇄회로기판(110)은 각기 적어도 2이상의 관통 구멍이 형성되어 있으며, 그 대응되는 관통 구멍에 각기 삽입된 고정 나사(122)를 너트(124)로 기계적 체결함으로써, 베이스 기판(130)과 검사용 인쇄회로기판(110)은 고정된다.The above-described base board 130 and the printed circuit board 110 for inspection are fixed by means 120 for fastening as shown in the figure. The fastening means 120 includes a fastening screw 122 and a nut (124). That is, at least two through holes are formed in each of the base board 130 and the printed circuit board 110 for inspection, and the fixing screws 122 inserted into the corresponding through holes are mechanically fastened with the nuts 124 The base board 130 and the printed circuit board 110 for inspection are fixed.

따라서, 본 발명에 의한 반도체 패키지 검사용 어셈블리(200)는 소켓(140)의 소켓 핀(144)이 베이스 기판(130)의 포고 핀(134)의 요 홈(134d)에 삽입되어 있으며, 그 포고 핀(134)의 접촉 단자(134b)가 검사용 인쇄회로기판(110)의 랜드 패턴(116)의 상부 면과 기계적 접촉된 상태에서 고정 나사(122)가 베이스 기판(130)과 검사용 인쇄회로기판(110)의 각기 대응된 관통 구멍에 삽입되어 너트(124)에 의해 기계적 체결됨으로써 고정된 구조를 갖는다.The semiconductor package inspection assembly 200 according to the present invention is such that the socket pin 144 of the socket 140 is inserted into the recess groove 134d of the pogo pin 134 of the base substrate 130, The fixing screw 122 is brought into contact with the upper surface of the land pattern 116 of the inspection printed circuit board 110 while the contact terminal 134b of the pin 134 is in mechanical contact with the upper surface of the base PCB 130, Inserted through corresponding through holes of the substrate 110, and mechanically fastened by the nuts 124, respectively.

본 발명은 전술된 실시 예에 한정하여 설명되었지만, 이에 한정되지 않고 포고 핀(134)의 구조 또는 체결하는 수단(120) 등의 변형에 있어서, 본 발명이 속하는 기술 분야의 통상의 지식을 갖은 자가 본 발명을 이용하여 다양한 변형ㆍ실시 예를 구현할 수 있음은 자명(自明)한 것이다.Although the present invention has been described in detail with respect to the above-described embodiments, the present invention is not limited thereto, and modifications of the structure or fastening means 120 such as the pogo pin 134 may be made by those skilled in the art It is obvious that various modifications and embodiments can be implemented using the present invention.

본 발명에 의한 구조에 의하면, 다음과 같은 효과가 있다.The structure according to the present invention has the following effects.

첫째, 본 발명의 구조는 검사용 인쇄회로기판은 종래 기술에 의한 검사용 인쇄회로기판과는 달리 비아를 형성하지 않고, 랜드 패턴을 형성하기 때문에 비아 형성시 펀칭에 의하여 취성(聚性)이 강한 검사용 인쇄회로기판의 파손이 근본적으로 방지된다.First, in the structure of the present invention, unlike a printed circuit board for inspection according to the prior art, a printed circuit board for inspection forms a land pattern without forming a via hole. Therefore, when the via is formed, punching causes brittleness Breakage of the inspection printed circuit board is fundamentally prevented.

둘째, 본 발명의 구조는 포고 핀과 랜드 패턴이 기계적 접촉됨으로써 전기적으로 연결되기 때문에 포고 핀의 파손시 교체가 용이하고, 교체시 검사용 인쇄회로기판의 파손이 발생되지 않음으로써, 고가(高價)인 검사용 인쇄회로기판의 내용년수를 개선할 수 있다.Second, since the structure of the present invention is electrically connected to the land pattern by mechanical contact, the pogo pin can be easily replaced when the pogo pin breaks, and the printed circuit board for inspection is not damaged when the pogo pin is replaced. The number of years of use of the printed circuit board for inspection can be improved.

셋째, 본 발명의 구조는 포고 핀의 요 홈에 판 형상의 스프링을 설치하여 소켓 핀의 용이한 착탈을 꾀한 종래 기술의 포고 핀의 효과를 테이퍼링 처리된 요 홈을 갖는 포고 핀으로 대체함으로써, 종래 기술에 있어서 발생되던 판 스프링의 이탈을 미연에 방지할 수 있다.Third, in the structure of the present invention, by replacing the effect of the pogo pin of the prior art in which a plate-like spring is provided in the groove of the pogo pin to easily attach and detach the socket pin to the pogo pin having the trough- It is possible to prevent the leaf spring from being released in advance.

넷째, 본 발명의 구조는 포고 핀의 접촉 단자 하부 면이 요철 처리되어 있기 때문에 포고 핀과 랜드 패턴간의 접촉 면적을 증대시킴으로써, 반도체 패키지의 정밀한 검사가 구현할 수 있다.Fourth, since the lower surface of the contact terminal of the pogo pin is irregularly processed, the structure of the present invention can realize a precise inspection of the semiconductor package by increasing the contact area between the pogo pin and the land pattern.

Claims (8)

⒜-1 기판 몸체, ⒜-2 그 기판 몸체의 상부 면에 각기 이격ㆍ형성된 복수 개의 기판 단자, 및 ⒜-3 그 기판 단자와 각기 대응되어 전기적으로 연결된 커넥터를 갖는 검사용 인쇄회로기판;(A) a printed circuit board having a board body, (a) a plurality of board terminals separated and formed on an upper surface of the board body, and (a) a printed circuit board having connectors each corresponding to the board terminals electrically connected thereto; ⒝-1 베이스 몸체 및 ⒝-2 그 베이스 몸체의 상 하부 면에 대하여 돌출ㆍ설치된 복수 개의 포고 핀을 갖는 베이스 기판; 및(B) a base body having a base body; and (b) a base substrate having a plurality of pogo pins protruded from upper and lower surfaces of the base body; And ⒞ 상기 각 복수 개의 기판 단자의 하부 면과 각기 대응된 복수 개의 포고 핀의 하부 면이 기계적 접촉에 의하여 전기적으로 연결된 상태에서 상기 검사용 인쇄회로기판과 베이스 기판을 체결하는 수단;Means for fastening the test printed circuit board and the base board with the lower surface of each of the plurality of board terminals and the lower surface of the plurality of pogo pins corresponding to each other electrically connected by mechanical contact; 을 포함하는 것을 특징으로 하는 반도체 패키지 검사용 어셈블리.Wherein the semiconductor package is mounted on the semiconductor package. 제 1항에 있어서, 상기 ⒝-2 포고 핀이 다음:The method of claim 1, wherein (b) ⒝-2-1 상단에 요 홈이 형성되어 있으며, 중단부터 하단까지 내부가 빈 구조로써 개방된 최하단에 걸림 턱이 형성된 몸체;(B) a body having a recess formed at the upper end thereof and having an internal hollow structure from the lower end to the lower end thereof and having an open lower end; ⒝-2-2 상단은 상기 몸체의 걸림 턱에 의해 걸려 있으며, 하단은 상기 몸체에 대하여 돌출된 접촉 단자; 및(B) -2-2-2 upper end is hooked by the latching jaw of the body, and the lower end is a contact terminal protruding from the body; And ⒝-2-3 상기 몸체의 내부에 설치되어 있으며, 상기 접촉 단자의 상단과 기계적 접촉된 스프링;(B) a spring provided inside the body and in mechanical contact with the upper end of the contact terminal; 을 포함하는 것을 특징으로 하는 반도체 패키지 검사용 어셈블리.Wherein the semiconductor package is mounted on the semiconductor package. 제 2항에 있어서, 상기 ⒝-2-1 몸체의 요 홈 내부가 상부로부터 하부로 갈수록 내경이 작아지도록 테이퍼링(tapering) 처리된 것을 특징으로 하는 반도체 패키지 검사용 어셈블리.[3] The assembly as claimed in claim 2, wherein the inside of the groove of the body is tapered so that the inner diameter decreases from the upper portion to the lower portion. 제 1항 또는 제 2항에 있어서, 상기 ⒜-2 기판 전극과 기계적 접촉된 상기 ⒝-2-2 접촉 단자의 하단이 요철(凹凸) 처리된 것을 특징으로 하는 반도체 패키지 검사용 어셈블리.The assembly for testing a semiconductor package according to claim 1 or 2, wherein the lower end of the (b) -2-2 contact terminal in mechanical contact with the (a) -2 substrate electrode is subjected to unevenness processing. 제 1항에 있어서, 상기 ⒞ 체결하는 수단이 다음:2. The apparatus of claim 1, wherein the means for fastening comprises: ⒞-1 고정 나사; 및⒞-1 fixing screw; And ⒞-2 너트;⒞-2 nut; 를 포함하며, 적어도 2쌍 이상인 것을 특징으로 하는 반도체 패키지 검사용 어셈블리.And at least two pairs of semiconductor packages. 제 1항에 있어서, 상기 ⒜-1 기판 몸체는 상기 ⒜-2 기판 단자와 이격된 외곽에 적어도 2이상의 관통 구멍이 형성된 것을 특징으로 하는 반도체 패키지 검사용 어셈블리.The assembly as claimed in claim 1, wherein at least two through-holes are formed in an outer periphery of the substrate body (a-1) separated from the (a-2) substrate terminal. 제 1항에 있어서, 상기 ⒝-1 베이스 몸체는 상기 ⒝-2 포고 핀과 이격된 외곽에 적어도 2이상의 관통 구멍이 형성된 것을 특징으로 하는 반도체 패키지 검사용 어셈블리.The assembly for inspecting a semiconductor package according to claim 1, wherein at least two through-holes are formed in an outer periphery of the base body (b-1) separated from the (b) -2 pogo pin. 제 1항, 제 5항, 제 6항 또는 제 7항에 있어서, 상기 ⒞-1 고정 나사가 각기 대응된 ⒝-1 베이스 몸체의 관통 구멍 및 ⒜-1 기판 몸체의 관통 구멍에 삽입되어 상기 ⒞-2 너트에 의해 체결된 것을 특징으로 하는 반도체 패키지 검사용 어셈블리.The apparatus of claim 1, 5, 6, or 7, wherein the fixing screw is inserted into a through hole of a corresponding (b-1) base body and a through hole of (a-1) -2 < / RTI > nuts.
KR1019970004679A 1997-02-17 1997-02-17 Assembly for testing semiconductor package KR100226572B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004679A KR100226572B1 (en) 1997-02-17 1997-02-17 Assembly for testing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004679A KR100226572B1 (en) 1997-02-17 1997-02-17 Assembly for testing semiconductor package

Publications (2)

Publication Number Publication Date
KR19980068189A true KR19980068189A (en) 1998-10-15
KR100226572B1 KR100226572B1 (en) 1999-10-15

Family

ID=19497179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004679A KR100226572B1 (en) 1997-02-17 1997-02-17 Assembly for testing semiconductor package

Country Status (1)

Country Link
KR (1) KR100226572B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010427B1 (en) * 1990-07-06 1992-11-27 삼성전자 주식회사 Thin film transistor
JPH06334008A (en) * 1993-05-21 1994-12-02 Iwaki Electron Corp Ltd Testing device of packaged board and testing method

Also Published As

Publication number Publication date
KR100226572B1 (en) 1999-10-15

Similar Documents

Publication Publication Date Title
JP6478949B2 (en) High temperature ceramic socket configured to test packaged semiconductor devices
US4700132A (en) Integrated circuit test site
US20090058425A1 (en) Method and apparatus to test electrical continuity and reduce loading parasitics on high-speed signals
KR20170125230A (en) Relay socket, relay socket module, and test board for semiconductor package
US6194904B1 (en) Socket test probe and method of making
KR19980068189A (en) Semiconductor package inspection assembly
KR102077471B1 (en) Test Sockets for Surface-Mount Integrated Circuit Packages
JP2004138576A (en) Electrical connection device
KR100620740B1 (en) Assembly for Testing Package
US4830622A (en) Integrated circuit socket and board
KR20070029481A (en) Printed circuit board with relay socket for mounting relay
JP4384765B2 (en) Conductive contact
KR102088699B1 (en) Method for a surface mount integrated circuit package
KR100281479B1 (en) Filament Bulb Inspection Jig
KR100190930B1 (en) The test jig for testing bare die
KR200163941Y1 (en) Probe card
KR910006780Y1 (en) Pin testing socket
KR100844486B1 (en) Test socket for semiconductor chip
KR200147597Y1 (en) Test jig
KR20000008963U (en) Semiconductor Device Package Tester with Novel Socket Adapter
KR100246320B1 (en) Probe card for testing wafer
KR0169815B1 (en) Burn-in board
KR0130142Y1 (en) Test socket of semiconductor device
KR100736756B1 (en) Probe
KR200181396Y1 (en) The socket for semiconductor device test

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee