KR19980066847A - 양자점들에 의한 대면적 디스플레이 led 제조 방법 - Google Patents

양자점들에 의한 대면적 디스플레이 led 제조 방법 Download PDF

Info

Publication number
KR19980066847A
KR19980066847A KR1019970002597A KR19970002597A KR19980066847A KR 19980066847 A KR19980066847 A KR 19980066847A KR 1019970002597 A KR1019970002597 A KR 1019970002597A KR 19970002597 A KR19970002597 A KR 19970002597A KR 19980066847 A KR19980066847 A KR 19980066847A
Authority
KR
South Korea
Prior art keywords
layer
display led
insulator
semiconductor
thin film
Prior art date
Application number
KR1019970002597A
Other languages
English (en)
Other versions
KR100229424B1 (ko
Inventor
이홍희
조성민
Original Assignee
이홍희
조성민
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이홍희, 조성민 filed Critical 이홍희
Priority to KR1019970002597A priority Critical patent/KR100229424B1/ko
Publication of KR19980066847A publication Critical patent/KR19980066847A/ko
Application granted granted Critical
Publication of KR100229424B1 publication Critical patent/KR100229424B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

양자점을 원하는 크기대로 일정하게 한 평면에 배열시키고 이를 LED 구조에 연결시키는 제조 방법 및 그 반도체 소자가 제공된다. 본 발명의 제 1 측면에 의하면 단 하나의 마스크(mask)가 사용되며, 본 발명의 제 2 측면에 의하면 마스크가 사용되지 않는 대신 셀프-어셈블리(self-assembly) 방법이 사용된다. 본 발명의 제 1 및 제 2 측면에 의하면 일정한 크기의 양자점들을 일정하고 규칙적으로 배열할 수 있으므로, 양자점의 크기를 조절함으로써 R(red), G(green), B(blue)색은 몰론 그 사이의 모든 색깔을 낼 수 있다.

Description

양자점들에 의한 대면적 디스플레이 LED 제조 방법
본 발명은 반도체 소자의 제조에 관련된 것으로서, 보다 상세히 설명하면, 양자점을 원하는 크기대로 일정하게 한 평면에 배열시키고 이를 LED 구조에 연결시키는 제조 방법에 관한 것이다.
실리콘이나 Ⅲ-Ⅴ 족 화합물 반도체를 이용하여 발광 LED(Light Emitting Diodes)를 제조하는 것은 잘 알려져 있다. 최근에 알려진 것은 10 nm 주위나 그 이하의 크기를 가지는 양자점(quantum dot)을 절연체 안에 분산시켜 넣고 그 양끝에 전압을 가해 주면 양자점에 의한 발광이 이루어진다는 것이다(K.A.Littau et al., A Luminescent Silicon Nanocrystal Colloid via a High-temperature Aerogel Reaction , J.Phys, Chem, 97, 1224 (1993); P.Mutti et al., Room-temperature visible luminescence from silicon nanocrystals in silicon implemented SiO2, Appl. Phys.Lett.,66 851 (1995); B.O.Dabbousi et al., electroluminescence from close quantum-dot/polymer composites, Appl.Phys.Lett., 66,1316 (1995)). 대부분의 경우 소자(device)를 만들어 전압을 가해서 전계 발광(electroluminescence)(EL)을 얻는 것이 아니고, 단순히 빛을 보내어 나오는 빛을 측정하는 포토 루미너슨스(photoluminescence)(PL)가 보고되었는데 고분자 매트릭스(matrix) 안에 양자점을 분산시켜 만든 LED도 보고되었다. 양자점의 크기가 7.5 nm일 때 920 nm의 파장의 빛이 나오고 그 크기가 작아지면서 낮은 파장으로 되는데 3.2 nm 크기일 때 660 nm 파장의 빛이 나온다고 보도되었다(K.A.Littau et al., A Luminescent Silicon Nanocrystal Colloid via a High-temperature Aerogel Reaction , J.Phys, Chem, 97, 1224 (1993)).
이러한 양자점에 의한 발광 LED를 제조할 때의 관건은 어떻게 일정한 크기의 양자점들을 일정하고 규칙적으로 배열할 수 있느냐 하는 것이다. 원하는 단파장(monochromatic)의 빛을 얻기 위해서는 양자점들의 크기가 동일하여야 한다. 또한 디스플레이에 필요한 R(red), G(green), B(blue) 색을 얻기 위해서는 그 양자점들의 크기를 원하는 대로 제어할 수 있어야 한다.
디스플레이에 필요한 다른 요소는 양자점들이 일정하고 규칙적으로 배열되어야 한다는 것이다. 임의로 분산된 양자점이 존재할 때의 문제점으로는 전기장(electric field)의 분포가 일정치 않은 데서 야기되는 문제점들과 양자점간의 크로스토크(cross-talk)같은 것들을 들 수 있다.
도 1은 본 발명의 제 1 측면에 의한 대면적 디스플레이 LED를 나타내는 도면
도 2a 내지 2j는 본 발명의 제 1 측면에 의해 대면적 디스플레이 LED를 제조하는 공정을 나타내는 도면
도 3은 고체인 고분자 매트릭스에 원기통이 규칙적으로 뚫린 모양을 나타내는 도면
도 4는 본 발명의 제 2 측면에 의한 대면적 디스플레이 LED를 나타내는 도면
도 5a 내지 5h는 본 발명의 제 2 측면에 의해 대면적 디스플레이 LED를 제조하는 공정을 나타내는 도면
본 명세서에서는 양자점을 원하는 크기대로 일정하게 한 평면에 배열시키고 이를 LED 구조에 연결시키는 제조 방법을 기술하는 것으로 이는 두 가지 방법에 의하여 이루어질 수 있다.
본 발명의 제 1 측면에 의하면 단 하나의 마스크(mask)가 사용되며, 본 발명의 제 2 측면에 의하면 마스크가 사용되지 않는 대신 셀프-어셈블리(self-assembly) 방법이 사용된다.
이제 도 1을 참조하면, 본 발명의 제 1 측면에 의해 제조된 LED(100)가 도시되어 있다. 먼저 (101)은 통상적으로 Si로 이루어지는 규소 기판이다. 상기 규소 기판(101)상에 원하는 두께의 금속막(102)이 증착된다. 상기 금속막 상에는 p-타입으로 도핑된 실리콘 박막(104)이 증착된다. 상기 실리콘 박막(104)상에는 원기통 모양의 다수의 결정형(107)이 이격 배치되어 있으며, 상기 다수의 결정형(107)상에는 각각 양자점(108)이 배치되어 있다. 상기 실리콘 박막(104) 상에는 SiO2박막(103)이 컨포멀(conformal)하게 증착되어 있다. 상기 컨포멀한 SiO2 박막(103)상에는 다른 전극이 되는 ITO와 n-타입으로 도핑된 ZnO 박막(105)을 증착시키고 바로 그 위에 SiO2박막(106)이 증착된다. 상기 SiO2 박막(106)은 평탄화된다.
다음으로 본 발명의 제 1 측면에 의한 LED 제조 방법을 도 2에 나타낸다. 먼저 규소 기판(101)(통상적으로 Si 웨이퍼) 위에 원하는 두께의 금속막(102)을 증착시킨다. (도 2a 및 도 2b). 그 위에 p-타입으로 도핑된 실리콘 박막(104)을 증착시킨다. 이때 통상적으로 SiH4와 같은 소스 가스와 B2H6(도판트 가스)를 써서 화학 증착(chemical vapor deposition) 박막 형성을 한다(도 2c). 그 위에 스핀 코터(spin coater)나 LB 필름 코팅(Langmuin-Blodget film coating) 장비를 써서 레지스트(resist)의 역할을 하는 공중합체 고분자막(201)을 입힌다. 공중합체 고분자는 두 개의 고분자인 A와 B를 결합시킨 것으로, A와 B의 조성을 조절함으로써 일정한 간격을 가진 규칙적인 원기통의 결정형으로 만들 수 있으며, 이를 적절한 용매에 녹이면 원기통에 해당되는 고분자(A 혹은 B)가 녹아 나와서 고체인 고분자 매트릭스(원기통이 A이면 B)에 원기통이 규칙적으로 뚫린 모양이 된다. 그 예가 도 3에 도시되어 있다. 이 예는 폴리스틸렌(polystyrene, PS)과 폴리부타디엔(polybutadiene, PB)의 공중합체에 의거한 것으로 원기통 모양으로 녹아난 부분이 폴리부타디엔이고 고체로 남아 있는 부분이 폴리스틸렌이다. 도면에 도시된 바와 같이 원기통의 지름은 바람직하게는 103 nm 정도이고 원통간의 격자 상수(lattice constant)는 바람직하게는 27 nm 정도이다. 지름과 격자 상수의 크기는 각각 폴리부타디엔과 폴리스틸렌의 분자량을 변화시킴으로써 조절할 수 있다. 이러한 공중합체를 입힌 후 용매 처리한 후 나타난 형상이 도 2d에 도시되어 있다. PS/PB를 이용한 경우 구멍 뚫린 부분이 PB에 해당되는 원기통이다. 이러한 형상을 가진 고분자 막이 만들어진 후 그 위에 SiO2등의 절연체(107)를 증착시킨다 (도 2e). 이때 남은 고분자(위의 예에서는 PS)의 융점이 낮기 때문에 절연체 박막 증착시 낮은 온도에서 증착이 가능한 플라스마 증착이나 광전자에 의한 박막 증착(photochemical deposition) 방법을 써야 한다. 그 위에 역시 저온에서 몇 개의 원자층에 해당되는 Si(202)를 증착시킨다 (도 2f).
레지스트로 쓰이는 고분자는 적절한 용매에 녹으므로 (PS의 경우 톨루엔) 이를 녹여내면 통상적으로 리프트 오프(lift-off) 등의 기법에 의해 도 2g와 같은 모양이 된다 (도 2h). 이를 열처리(anealing, 약 600。C)하면 절연체(107) 위에 있는 몇 개의 원자층에 해당되는 Si가 양자점(quantum dot)(108)으로 된다. 이 양자점(108)의 크기는 원기통의 지름과 몇 개의 원자층을 입히느냐에 의하여 결정된다. 한 예로 원기통의 지름이 103 nm이고 3 개의 원자층 Si를 증착시킨 경우 양자점의 직경은 대략 7.2 nm가 된다. 이렇게 형성된 양자점의 크기를 작게 하려면 통상적으로 쓰이는 기상 식각 기법(통상적으로 N2나 H2에 HCl 가스를 넣은 혼합물을 약 1,000。C로 가열)에 의하여 줄일 수 있다. 통상적인 다른 식각 방법은 거의 상온에서 가능한 플라즈마 식각 방법이다. 이 위에 통상적인 방법에 의하여 SiO2 박막(103) 증착을 한다(도 2i). 그 위에 다른 전극이 되는 ITO와 n-타입으로 도핑된 ZnO 박막(105)을 증착시키고, 바로 그 위에 SiO2박막(106)을 증착시킨다(도 2j). 이들 산화물들은 모두 투명하다.
이렇게 제조한 후 금속과 ITO(혹은 ZnO) 사이에 전압을 가해 주면 빛이 ITO 쪽으로만 나온다. 103 nm 정도의 직경과 27 nm 정도의 격자 상수를 가지는 상기 예의 경우, 1 mm2당 약 6 억 개의 양자점이 있으며 6 억 개의 양자점은 각각 모두 발광을 함으로써 1 mm2당 약 6 억 개의 초미세 전등을 켜는 결과를 준다. 앞에서 기술된 바와 같이 양자점의 크기를 조절함으로써 R(red), G(green), B(blue)색은 몰론 그 사이의 모든 색깔을 낼 수 있다. 또한 디스플레이의 면적은 단지 기판의 면적이므로 8 인치 웨이퍼를 쓸 경우 8 인치 웨이퍼에 해당되는 면적에서 발광하며 기판이 Si가 아닌 유리를 쓸 경우에는 그 면적은 얼마든지 크게 할 수 있다.
다음으로 본 발명의 제 2 측면에 관하여 설명한다. 단결정 Si 기판에 단결정 Si1-xGex를 증착시키면 그 표면이 일정한 굴곡을 가진 평면이 된다는 것을 이용하는 것이다. 본 발명의 제 2 측면에 의하면 마스크가 사용되지 않는 대신 셀프-어셈블리(self-assembly) 방법이 사용된다. 이제 도 4를 참조하면, 본 발명의 제 2 측면에 의해 구현된 LED의 바람직한 실시예가 도시되어 있다. 먼저 (401)은 통상적으로 Si로 이루어지는 기판이며, 원하는 굴곡(원하는 조성)을 가진 Si1-xGex층(402)이 통상적인 화학 증착 방법에 의하여 Si 기판에 형성된다. 상기 Si1-xGex층(402)상에는 금속층(403)이 컨포멀하게 배치된다. 상기 금속막(403)상에는 p-타입으로 도핑된 실리콘 박막(404)이 컨포멀하게 배치된다. 상기 실리콘 박막(404)상에는 통상적으로 SiO2인 절연체 박막(405)이 컨포멀하게 배치된다. 상기 절연체 박막(405)상에는 몇 개의 원자층에 해당하는 미세한 두께의 Si 박막(406)이 컨포멀하게 배치된다. 상기 Si 박막(406)을 열처리(annealing)해주면 각각의 계곡에는 양자점(quantum dot)(407)이 형성된다. 상기 Si 박막(406)과 양자점(407)상에는 통상적으로 SiO2인 절연체 박막(408)이 배치된다. 상기 절연체 박막(408)상에는 ITO나 n 타입으로 도핑된 ZnO 박막(409)이 배치된다. 그 위에 규소 산화막(SiO2 또는 SiOx) 박막(410)을 배치함으로써 LED가 형성된다.
위에 기술된 레지스트(resist)를 쓰는 방법은 이 레지스트에 구멍을 뚫는 것으로 통상적으로 포지티브 레지스트(Positive resist)라 부른다. 반면에, 구멍이 뚫린 부분을 구멍대신 원기둥 모양으로 만들어 남겨지는 것은 네거티브 레지스트(negative resist)라 불리운다. 이를 실현하기 위해서는 단순히 고분자 A와 B의 조성을 바꾸면 된다. 이러한 네거티브 레지스트(negative resist)방법에 의해서도 위에 기술된 LED를 제조할 수 있다.
다음으로 본 발명의 제 2 측면에 의한 LED 제조 방법을 도 5에 나타낸다. 먼저 규소 기판(401)(통상적으로 Si 웨이퍼) 위에 x와 y의 양 방향으로 사인 커브 형상을 이루어서 일정한 간격을 가지고(일정한 격자 상수) 움푹 파인 계곡들을 형성한다. 격자 상수와 계곡의 깊이는 Si1-xGex의 조성인 x와 온도에 의해서 결정되며 대개의 경우 수십 nm 정도이다. 도 5a에서 나타낸 바와 같이 원하는 굴곡(원하는 조성)을 가진 Si1-xGex층(402)을 통상적인 화학 증착 방법에 의하여 Si 기판(401)에 형성한다. 그 위에 원하는 두께의 금속 박막(403)을 통상적인 방법에 의하여 입힌다 (도 5b). 그 위에 다시 p 타입으로 도핑된 Si 박막(404) 증착을 한 후(도 5c), 바로 그 위에 통상적으로 SiO2인 절연체 박막(405)을 입힌다 (도 5d). 그 위에 몇 개의 원자층에 해당되는 Si 박막(406)을 입힌다 (도 5e). 이를 열처리(annealing)해 주면 자유 에너지(free-energy)를 극소화하기 위해 몇 개의 원자층인 Si는 계곡에 모여서 공 모양의 양자점(quantum dot)(407)을 형성한다 (도 5f). 그 위에 통상적으로 SiO2인 절연체 박막(408)을 증착시키고(도 5g), 또 그 위에 ITO나 n 타입으로 도핑된 ZnO 박막(409)을 입힌다(도 5h). 그 위에 규소 산화막(SiO2또는 SiOx) 박막(410)을 증착시킴으로써 LED를 만들 수 있다. 도 5f에서 Si 식각을 해 줌으로써 양자점의 크기를 작게 할 수 있다. 도 5f의 단계를 거친 후 금속과 ITO (혹은 n 타입 ZnO)에 전압을 가해 주면 양자점에서 발광이 된다. 위의 두 방법 모두에서 금속층과 P-Si 층에 확산 방지막으로 TiN이나 그 유사한 박막을 끼워 준다.
본 명세서에서는 양자점을 원하는 크기대로 일정하게 한 평면에 배열시키고 이를 LED 구조에 연결시키는 제조 방법을 기술하는 것으로 이는 두 가지 방법에 의하여 이루어질 수 있다. 본 발명의 제 1 측면에 의하면 단 하나의 마스크(mask)가 사용되며, 본 발명의 제 2 측면에 의하면 마스크가 사용되지 않는 대신 셀프-어셈블리(self-assembly) 방법이 사용된다. 본 발명의 제 1 및 제 2 측면에 의하면 일정한 크기의 양자점들을 일정하고 규칙적으로 배열할 수 있으므로, 양자점의 크기를 조절함으로써 R(red), G(green), B(blue)색은 몰론 그 사이의 모든 색깔을 낼 수 있다.

Claims (21)

  1. 대면적 디스플레이 LED를 제조하는 방법에 있어서,
    (a) 주어진 기판상에 금속층을 입히는 단계와,
    (b) 상기 금속층상에 p-타입으로 도핑된 반도체 박막을 입히는 단계와,
    (c) 상기 반도체 박막상에 고분자를 이용하여 실질적으로 일정한 크기의 홀(hole)을 실질적으로 일정한 간격으로 뚫는 단계와,
    (d) 상기 뚫린 홀 속을 제 1 절연체로 메우고, 상기 제 1 절연체 상부에 반도체 물질을 메우는 단계와,
    (e) 상기 제 1 절연체와 상기 반도체가 쌓인 기둥을 만드는 단계와,
    (f) 상기 제 1 절연체상에 쌓인 상기 반도체를 양자점(quantum dot)으로 변환시키는 단계와,
    (g) 상기 생성된 양자점 위에 제 2 절연체를 입히는 단계
    를 포함하는 디스플레이 LED의 제조 방법.
  2. 제 1항에 있어서,
    네가티브 레지스트(negative resist)방법을 사용하는 것을 특징으로 하는 디스플레이 LED의 제조 방법.
  3. 제 1항에 있어서,
    상기 홀은 원기통 모양의 홀이고, 상기 기둥은 원기둥 모양의 기둥인
    디스플레이 LED의 제조 방법.
  4. 제 3항에 있어서,
    상기 기둥을 만드는 단계는 리프트-오프(lift-off) 기법을 사용하는
    디스플레이 LED의 제조 방법.
  5. 제 1항에 있어서,
    상기 기둥을 만드는 단계는 고분자 용매의 분자량을 조절하여 상기 기둥의 직경을 조절하는 것을 특징으로 하는 디스플레이 LED의 제조 방법.
  6. 제 1항에 있어서,
    상기 반도체를 양자점으로 변환하는 단계는 열처리에 의하는 디스플레이 LED의 제조 방법.
  7. 제 1항에 있어서,
    상기 방법은 식각 방법에 의해 상기 양자점의 크기를 축소하는 것을 특징으로 하는 디스플레이 LED의 제조 방법.
  8. 대면적 디스플레이 LED에 있어서,
    (a) 주어진 기판상에 입혀진 금속층과,
    (b) 상기 금속층상에 입혀진 p-타입으로 도핑된 반도체 박막과,
    (c) 상기 반도체 박막상에 실질적으로 일정한 간격으로 이격되고 실질적으로 일정한 크기를 갖는 반도체 기둥과,
    (d) 상기 반도체 기둥상의 양자점과,
    (e) 상기 양자점을 포함하는 반도체 기둥과 상기 반도체 박막상에 입혀진 제 2 절연체를 포함하는 디스플레이 LED.
  9. 제 8항에 있어서,
    상기 기둥은 원기둥 모양의 기둥인 디스플레이 LED.
  10. 제 9항에 있어서,
    상기 기둥은 리프트-오프(lift-off) 기법에 의해 만들어진 디스플레이 LED.
  11. 제 8항에 있어서,
    상기 양자점은 열처리에 의해 생성된 디스플레이 LED.
  12. 제 8항에 있어서,
    상기 양자점은 식각 방법에 의해 축소된 디스플레이 LED.
  13. 제 8항에 있어서,
    상기 방법은 식각 방법에 의해 상기 양자점의 크기를 축소하는 것을 특징으로 하는 디스플레이 LED.
  14. 대면적 디스플레이 LED를 제조하는 방법에 있어서,
    (a) 주어진 기판상에 Si1-xGex층을 입히는 단계와,
    (b) 상기 Si1-xGex층상에 금속층을 입히는 단계와,
    (c) 상기 금속층상에 p-형 도핑된 반도체층을 입히는 단계와,
    (d) 상기 반도체 층상에 제 1 절연체 층을 입히는 단계와,
    (e) 상기 제 1 절연체 층상에 원하는 원자층 수의 반도체 박막을 입히는 단계와,
    (f) 상기 (a)-(e) 단계에 의해 이루어진 층을 열처리하여, 일정하고 규칙적으로 배열된 계곡들에 양자점을 형성하는 단계와,
    (g) 상기 (a)-(f) 단계에 의해 이루어진 층에 대해 제 2 절연체를 입히는 단계와,
    (h) 상기 (a)-(g) 단계에 의해 이루어진 층에 대해 투명한 고체를 입히는 단계를 포함하는 디스플레이 LED 제조 방법.
  15. 제 14항에 있어서,
    상기 x와 온도를 조절함으로써 굴곡의 크기를 제어하는 것을 특징으로 하는 디스플레이 LED 제조 방법.
  16. 제 15항에 있어서,
    식각 방법에 의해 상기 양자점의 크기를 축소시키는 단계를 더 포함하는 디스플레이 LED 제조 방법.
  17. 제 16항에 있어서,
    상기 투명한 고체는 ITO 혹은 n-도핑된 ZnO 인 디스플레이 LED 제조 방법.
  18. 대면적 디스플레이 LED에 있어서,
    (a) 주어진 기판상에 입혀진 Si1-xGex층과,
    (b) 상기 Si1-xGex층상에 입혀진 금속층과,
    (c) 상기 금속층상에 입혀진 p-형 도핑된 반도체층과,
    (d) 상기 반도체 층상에 입혀진 제 1 절연체 층과,
    (e) 상기 제 1 절연체 층상에 입혀진 원하는 원자층 수의 반도체 박막과,
    (f) 상기 (a)-(e)를 열처리하여, 일정하고 규칙적으로 배열된 계곡들에 형성된 양자점과,
    (g) 상기 (a)-(f) 를 포함하는 층에 대해 입혀진 제 2 절연체와,
    (h) 상기 (a)-(g) 를 포함하는 층에 대해 입혀진 투명한 고체를 포함하는 디스플레이 LED.
  19. 제 18항에 있어서,
    상기 x를 조절함으로써 굴곡의 크기를 제어하는 것을 특징으로 하는 디스플레이 LED.
  20. 제 18항에 있어서,
    상기 양자점은 식각 방법에 의해 축소되는 디스플레이 LED.
  21. 제 18항에 있어서,
    상기 투명한 고체는 ITO 혹은 n-도핑된 ZnO 인 디스플레이 LED.
KR1019970002597A 1997-01-29 1997-01-29 양자점들에 의한 대면적 디스플레이 led 제조 방법 KR100229424B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002597A KR100229424B1 (ko) 1997-01-29 1997-01-29 양자점들에 의한 대면적 디스플레이 led 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002597A KR100229424B1 (ko) 1997-01-29 1997-01-29 양자점들에 의한 대면적 디스플레이 led 제조 방법

Publications (2)

Publication Number Publication Date
KR19980066847A true KR19980066847A (ko) 1998-10-15
KR100229424B1 KR100229424B1 (ko) 1999-11-01

Family

ID=19495822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002597A KR100229424B1 (ko) 1997-01-29 1997-01-29 양자점들에 의한 대면적 디스플레이 led 제조 방법

Country Status (1)

Country Link
KR (1) KR100229424B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411573B1 (ko) * 2000-03-04 2003-12-18 주식회사 엔엠씨텍 콴텀홀을 이용한 반도체 발광소자의 제조방법
WO2004054006A1 (en) * 2002-12-10 2004-06-24 Lg Innotek Co., Ltd Led and fabrication method thereof
KR100858765B1 (ko) * 2007-03-26 2008-09-16 재단법인서울대학교산학협력재단 용액 중에서 산화반응을 이용한 반도체 양자점의 발광색상조절 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416493B1 (ko) * 2000-12-20 2004-01-31 광주과학기술원 백색 발광 장치 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411573B1 (ko) * 2000-03-04 2003-12-18 주식회사 엔엠씨텍 콴텀홀을 이용한 반도체 발광소자의 제조방법
WO2004054006A1 (en) * 2002-12-10 2004-06-24 Lg Innotek Co., Ltd Led and fabrication method thereof
KR100540548B1 (ko) * 2002-12-10 2006-01-11 엘지이노텍 주식회사 양자점 발광 소자 및 그의 제조 방법
US8017931B2 (en) 2002-12-10 2011-09-13 Lg Innotek Co., Ltd LED and fabrication method thereof
KR100858765B1 (ko) * 2007-03-26 2008-09-16 재단법인서울대학교산학협력재단 용액 중에서 산화반응을 이용한 반도체 양자점의 발광색상조절 방법

Also Published As

Publication number Publication date
KR100229424B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
CN104576957B (zh) 有机电致发光显示设备及其制造方法
JP4780637B2 (ja) エレクトロルミネッセンスデバイス
US7952105B2 (en) Light-emitting display device having improved efficiency
KR101945128B1 (ko) 양자점 발광 다이오드 및 그 제조 방법
WO2018176546A1 (zh) 量子点发光二极管显示面板及其制备方法、显示装置
KR101097342B1 (ko) 양자점 유기 전계 발광 소자 및 그 형성방법
CN109256489A (zh) 自发光型显示屏及其制造方法
US5672938A (en) Light emission device comprising light emitting organic material and electron injection enhancement structure
WO2019010817A1 (zh) 主动发光显示面板及其制造方法
KR20210023963A (ko) 마이크로 led 구조체, 이의 제조방법 및 이를 포함하는 디스플레이
KR100229424B1 (ko) 양자점들에 의한 대면적 디스플레이 led 제조 방법
JP4595232B2 (ja) 薄膜パターンの形成方法および有機電界発光表示装置の製造方法
US8198638B2 (en) Light emitting device structure and process for fabrication thereof
KR100569607B1 (ko) 유기 발광 소자의 보호막 형성 방법
KR100567223B1 (ko) 평판 표시 장치 및 이의 제조 방법
US11870008B2 (en) Nanorod light-emitting device and method of manufacturing the same
KR100712114B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR102156977B1 (ko) 패시브 매트릭스 구동 방식의 마이크로 led 소자 및 이의 제조방법
CN1292394C (zh) 电激发光显示装置及其制造方法
KR102153182B1 (ko) 액티브 매트릭스 구동 방식의 마이크로 led
CN114975699B (zh) 一种全彩氮化物半导体Micro-LED阵列的单片集成制备方法
US20220310575A1 (en) Micro-led displays to reduce subpixel crosstalk
TWI838712B (zh) 減少次像素干擾的微型led以及製造方法
US20240065021A1 (en) Light-emitting element, light-emitting device, display device, and method
CN113241355A (zh) 一种oled微型显示装置及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020819

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee