KR19980063979A - 반도체 디바이스용 소켓 장치 - Google Patents

Abstract

본 발명에 따라, 소켓(2)은 콘택트 핀(13)을 장착하며, 콘택트 핀 각각은 칸막이(31)에 의해 형성된 각각의 슬릿(32)으로 수용되는 콘택트부(14,15)를 가지며, 각 콘택트부(14)는 그 끝부에서 넓어진 폭을 가진다. 반도체 디바이스(200)가 소켓(2) 내로 삽입되면, 각 쌍의 콘택트부(14,15)는 각 단자 리드선과 연속으로 접촉하여, 반도체 장치(200)는 전기적 테스트를 위해 준비된다. 본 발명에 따라, 각 콘택트부(14) 사이의 간격은 단자 리드선의 폭보다 작으며, 그에 따라 단자 리드선(202)은 반도체 장치가 소켓으로 삽입되고 제거될때 콘택트부(14)에 걸리지 않게 된다. 칸막(31)의 상부 말단부는 감소된 두께를 가져서, 콘택트부(14)의 수용시 클리닝된다. 본 발명에 따른 제2 실시예는 트리거 종동부(42)를 따라 긴 콘택트 끝부(44)를 갖는 콘택트부(43)를 갖는 소켓과, 캠(57)을 갖는 이동가능한 커버에 관한 것이다. 본 발명의 제3 실시예는 반도체 디바이스 시팅부(88)의 4개의 측면에 배치된 긴 콘택트 끝부(74)를 갖는 콘택트 핀(73)을 갖는 소켓에 관한 것이다.

Description

반도체 디바이스용 소켓 장치

본 발명은 일반적으로 반도체 디바이스를 테스트하기 위해 이러한 장치와 같은 전자 부품을 장착하는데 사용되는 소켓에 관한 것이며, 더 상세하게는 다수의 협소한 리드 단자를 갖는 반도체 디바이스에 사용되는 소켓에 관한 것이다.

반도체 디바이스를 제조하는데 있어서, 통상적으로 선택된 집적 회로는 실리콘 기판 상에 형성되고, 웨이퍼 상태의 테스트 완료후 실리콘 기판은 분할되고, 이 분할된 실리콘 기판은 리드 프레임 상에 장착되고 수지, 세라믹 등을 이용하여 시일되어 반도체 디바이스를 형성한다. 완성된 반도체 디바이스는 이 제품이 만족스러운지를 판정하기 위해 번인 테스트를 포함하는 여러가지 기능 테스트를 받게 된다. 이러한 테스트에서 다수의 반도체 디바이스를 취급할 필요가 있기 때문에 장치가 용이하게 삽입되고 제거될 수 있는 소켓이 이용된다. 테스트를 목적으로 하는 다양한 형상의 다수의 소켓은 다양한 형상의 반도체 디바이스 및 리드선을 수용하는데 사용된다. 본 발명은 특히, 도 11a 및 도 11b에서 도면부호 200으로 지시된 SOJ(small out-line J-lead)형 반도체 디바이스에 관한 것이다.

도 14a 내지 도 14c 및 도 15a 내지 도 15c를 참조하면, 종래 기술에 따른 소켓(102)이 도시되어 있다. 소켓(102)은 전기적으로 절연성인 수지로 형성되고 다수의 전기 전도성 콘택트 핀(113)을 장착하는 베이스(116)를 갖는다. 베이스(116)에 장착된 각 콘택트 핀(113)의 상부는 2 부분으로 분할되는데, 콘택트부(114,115)는 말단부 끝부에 형성되며, 2개의 레그부(119)는 하부에 형성된다. 오목한 IC 시팅부(seating)(128)는 베이스(116) 상에 제공되며, 슬릿 칸막이 부재(131)는 시팅부의 외부에 인접하여 동일한 간격으로 서로 이격되어 있으며, 다수의 핀 수용 갭 또는 슬릿을 형성한다. 콘택트 핀(113)이 베이스(116)로 삽입될때, 먼저 레그부(119)가 상면에서 슬릿으로 삽입되고, 레그부(117) 상에 가해지는 힘에 의해 밀려 들어가서, 소켓(102)을 인쇄 기판에 접속하고 고정키시기 위해 레그부(119)가 베이스(116)의 밑면으로부터 돌출된다. 측면 위치 부재(121)는, 반도체 디바이스를 위치시키고 가이드하기 위한 경사진 가이드 표면(122)을 따라, IC 시팅부(128)의 4개의 코너에 제공된다. 도 15a-15c에 나타난 반도체 디바이스의 SOJ형 단자 리드선(202)은 패키지(201)의 측면으로부터 연장되어 패키지(201)의 밑면(204)을 향해 아래로 그리고 안쪽으로 구부러진다. 반도체 디바이스(200)는 IC 시팅부(128)에 수평적으로 유지되며, 그 상부(203)는 아래를 향하여 면하고, 단자 리드선(202)은 위쪽을 향하여 면하다(도 15a 참조). 콘택트 핀(113)의 콘택트부(114,115)는 IC 시팅부(128)의 2개의 대향 측면에서 각각의 슬릿으로부터 돌출한다. 만일 반도체 디바이스(200)가 가이드 표면(122)을 따라 슬라이딩하는 패키지(201)와 함께 수직으로 낮아지면, 단자 리드선(202)은 콘택트 핀(113)의 최상부에 위치된 각 콘택트부(114)와 맞물린다(도 15b 참조). 반도체 디바이스(200)가 도 15b의 위치로부터 아래쪽으로 압박되면, 단자 리드선(202)의 측면은, 단자 리드선(202) 및 콘택트부(114)의 측면이 콘택트부(114)의 스프링력으로 인해 서로 접촉하여 맞물리는 결과에 따라, 그 각각의 슬릿으로 콘택트부를 압박하며, 그에 따라, 단자 리드선(202)의 맞물린 표면이 클리닝(cleaning)된다. 패키지(201)가 더이상 밀려 들어갈 수 없도록 위치 부재(121)에 의해 형성된 공간 내로 정합되면, 반도체 디바이스(200)는 IC 시팅부(128)에 수용되고, 단자 리드선(202)의 클리닝된 표면은 콘택트부(114)의 아래에 위치된 콘택트부와 접촉한다. 이 상태에서, 단자 리드선(202)과 콘택트 핀(113)은 전기적으로 접속하고, 반도체 디바이스에 대한 전기 기능적 테스트가 수행될 수 있다. 기능 테스트 및 반도체 디바이스에 대한 만족 여부가 판정된 후, 반도체 디바이스(200)는 소켓(102)으로부터 제거되는데, 불량 장치는 폐기되고 만족한 장치는 후속 단계로 보내진다. 다수의 단자 리드선(202)을 갖는 반도체 디바이스(200)의 적절한 테스트가 상기 설명된 방식으로 정밀하게 수행될 수 있기 때문에, 다양한 형상의 반도체 디바이스를 수용할 수 있는 소켓이 폭넓은 사용을 위해 준비된다.

그러나, 종래의 소켓(102)에 따라, 반도체 디바이스(200)가 IC 시팅부에 탑재되면, 가압력이 콘택트부(114,115)로부터 단자 리드선(202)에 인가된다. 각각의 단자 리드선(202)에 인가되는 가압력이 비교적 작다고 할지라도, 전체 가압력은 사용되는 다수의 단자 리드선(202)으로 인해, 매우 커진다. 따라서, 반도체 디바이스(200)가 소켓(102)으로부터 제거될때, 이 총합의 유지력을 극복하기 위해 매우 큰 힘이 필요하게 된다. 상기 설명된 소켓(102)에서, 탑재될때 반도체 디바이스의 측면(203)과 베이스(116) 사이에 갭(129)이 제공된다. 소켓(102)으로부터 반도체 디바이스(200)를 제거하기 위해, 툴이 소켓(102)의 측면으로부터 갭(129)에 삽입되고, 반도체 디바이스(200)의 어느 한쪽 단부가 들려서, 제거를 위해 밀어 올려진다. 이 방식에 있어서, 콘택트 핀(113)과 접촉하는 다수의 단자 리드선(202)을 감소시켜, 유지력에 있어서의 결과적인 감소를 가져옴으로써, 반도체 디바이스(200)에 작은 힘이 인가되도록 할 수 있다. 그러나, 반도체 디바이스(200)의 어느 한쪽 단부가 상승되면, 단자 리드선(202)은 소켓(102) 내의 콘택트 핀(113)과 관련된 비스듬한 방향에서 접촉한 후 잡아 당겨지며, 그에 따라 단자 리드선(202)중 몇개가 콘택트 핀(113) 사이에 걸릴 수 있다. 만일 이러한 상태에서 반도체 디바이스(200)가 강압적으로 제거되면, 단자 리드선(202)이 구부러지거나, 또는 콘택트 핀(113)과 단자 리드선(202)이 또한 서로 걸려, 반도제 장치의 제거 작업을 어렵게 만든다.

게다가, 만일 반도체 디바이스가 소켓에 정확하게 위치되지 않았거나, 반도체 디바이스가 소켓과 관련하여 비스듬이 삽입된다면, 반도체 디바이스의 단자 리드선과 소켓의 콘택트 핀은 서로 걸릴 수 있으며, 결과적으로 반도체 디바이스의 단자 리드선이 구부러질 가능성이 있다.

본 발명의 목적은 종래 기술의 상기 언급한 제한점을 극복하는 소켓을 제공하는 것이다. 다른 목적은 삽입되고 제거되는 전기 부품의 단자 리드선이 소켓의 콘택트 핀에 방해되지 않는 소켓을 제공하는 것이다. 본 발명의 소켓의 다른 목적, 장점 및 그 상세한 설명은 본 발명의 바람직한 실시예의 다음의 상세한 설명에 나타난다.

도 1은 본 발명의 제1 실시예에 따라 형성된 소켓에 사용되는 콘택트 핀의 측면 입면도이며, 도 1a는 도 1에 도시된 부분의 확대 사시도.

도 2a는 본 발명에 따라 형성된 소켓의 정면도이며, 도 2b는 도 2a의 A-A 라인을 따라 절결한 부분 단면도이고, 도 2c는 도 2의 B-B 라인을 따라 절결한 단면도.

도 3a 내지 도 3c는 반도체 장치의 소켓으로의 삽입을 상세히 나타내는 단면도.

도 4a는 칸막이 부재의 확대된 정면 입면도이고, 도 4b는 종래 기술에 따라 형성된 소켓의 칸막이 부재 및 콘택트 핀의 확대된 정면 입면도.

도 5는 제1 실시예에 따라 형성된 소켓으로부터 부분적으로 제거된 반도체 장치를 나타내는 도 2b와 유사한 전체 단면도.

도 6은 본 발명의 제2 실시예에 따라 형성된 소켓에 사용되는 콘택트 핀의 측면 입면도이고, 도 6a는 도 6에 도시된 부분의 확대 사시도.

도 7a 및 도 7b는 제2 실시예에 따라 형성된 소켓에 탑재된 반도체 장치를 접촉시 개폐 위치에 따라 각각 나타내는 단면도.

도 8은 본 발명의 제3 실시예에 따라 형성된 소켓에 사용되는 콘택트 핀의 측면 입면도이고, 도 8a는 도 8에 도시된 부분의 확대 사시도.

도 9는 본 발명의 제3 실시예에 따라 형성된 소켓의 상부 정면도.

도 10은 도 9의 C-C 라인을 따라 절결한 부분 단면도.

도 11a 및 도 11b는 본 발명의 제 1 실시예의 소켓이 사용되는 SOJ형 반도체 장치의 상부 사시도 및 하부 사시도.

도 12는 본 발명의 제 2 실시예의 소켓이 사용되는 TSOP형 반도체 장치의 상부 사시도.

도 13은 본 발명의 제3 실시예의 소켓이 사용되는 QFP형 반도체 장치의 상부 사시도.

도 14a는 종래 기술에 따라 형성된 소켓의 상부 정면도이고, 도 14b는 도 14a의 I-I 라인을 따라 절결한 부분 단면도이고, 도 14c는 도 14a의 II-II 라인을 따라 절결한 부분 단면도.

도 15a 내지 도 15c는 반도체 장치가 소켓으로 삽입되는 방식을 설명하기 위한 도 14a에 도시된 소켓의 측단면도.

도면의 주요 부분에 대한 부호의 설명

11 : 받침대

13 : 콘택트 핀

14,15 : 콘택트부

18₁,18₂: 스프링부

19 : 레그부

간단히 말해, 본 발명에 따라 만들어진 소켓은 다수의 단자 리드선을 갖는 반도체 디바이스의 탑재를 위한 시팅부를 갖는 베이스를 포함한다. 본 발명의 특징에 따라, 소켓은 설치된 반도체 디바이스의 각 단자 리드선으로의 전기적 접속을 위한 다수의 콘택트 핀을 장착하며, 이때 인접한 콘택트 핀 사이의 효율적인 간격은 탑재된 반도체 디바이스의 각 단자 리드선의 폭보다 작다. 본 발명의 특징에 따라, 단자 리드선과 맞물리는 콘택트 핀의 끝부의 폭은 끝부를 지지하는 긴 스프링 부분의 나머지 부분보다 넓게 형성된다. 본 발명의 다른 특징에 따라, 전기 절연재로 형성된 부재가 콘택트 핀 사이에 인접하여 배치된다. 이 부재는 주 소켓 본체와 일체로 형성될 수 있거나, 주 소켓 본체 상에 위치된 절연막과 같은 칸막이로 형성될 수 있다.

상술한 바와 같이, 반도체 디바이스의 단자 리드선은 반도체 디바이스의 시팅부를 갖는 소켓의 콘택트 핀 사이의 갭으로 들어가지 않으며, 반도체 디바이스의 시팅부는 다수의 콘택트 핀에 인접하여 다수의 단자 리드선을 갖는 반도체 장치를 탑재하며, 다수의 콘택트 핀은 단자 리드선과 전기적으로 접속가능하며, 다수의 콘택트 핀의 인접한 핀 사이의 간격은 각 단자 리드선의 폭보다 작도록 형성된다. 만일 단자 리드선과 접촉하는 콘택트 핀의 끝부의 폭이 이 끝부를 지지하는 스프링부의 나머지 부분보다 큰 폭을 가지면, 단자 리드선과의 접촉 영역이 커지고, 그 결과로 전기 접속이 더 정확하게 된다.

인접한 콘택트 핀 사이에 전기 절연 부재를 설치함으로써, 그 사이의 단락 회로의 가능성이 용이하게 방지된다. 만일 절연 부재가 소켓 본체와 일체적으로 형성된 슬릿 칸막이로서 형성되면, 소켓 제조 단계가 단순화될 수 있다. 절연 부재가 주 소켓 본체 상에 배치된 절연막과 같은 칸막이로 형성된다면, 콘택트 핀들은 서로 더 근접하게 위치될 수 있다.

본 발명의 제1 실시예는 도 1 내지 도 5를 참조하여 설명된다. 소켓(2)은 SOJ형 반도체 디바이스를 테스트하기 위해 상술한 소켓(102)과 동일한 방식으로 사용된다. 소켓(2)은 적절한 전기 절연재료 형성된 베이스(16)를 포함하며, 베이스는 금속판에 구멍을 뚫어 형성된 다수의 콘택트 핀(13)을 그 바닥벽에 장착한다. 금속판은 그 두께가 0.4 mm 인 구리 합금으로 만들어지는 것이 바람직하며, 도 1a에 도시된 것과 같이 콘택트부의 폭 a는 0.4 mm이다. 도 1에 도시된 것과 같이, 콘택트 핀(13)은 받침대(11)을 가지며, 2개의 콘택트부(14,15)는 받침대(11)로부터 상향으로 연장하는 긴 스프링부(18₁,18₂)의 자유 단말부에 각각 고정되게 지지된다. 레그부(19)는 인쇄 기판에 접속하기 위해 받침대로부터 아래로 연장한다. 콘택트부(14)는 콘택트부(15)보다 더 높게 위치되도록 받침대(11)로부터 콘택트부(16)보다 더 연장한다. 콘택트부(14)는 구부러지고 변형되어 스프링부의 나머지 부분보다 더 폭넓게 형성되고, 대략 0.55 mm인 폭 b를 갖는 끝부를 갖는다. IC 수용 오목부(28)는 IC 장치 시팅부가 형성된 베이스(16)의 중앙에 형성된다. 베이스(16)와 일체적으로, 전기 절연 수지로 형성된 다수의 슬릿 형성 부재 또는 칸막이(31)는 각 측면에서 서로 동일하게 이격된 오목부(28)의 양측면을 따라 배치된다. 도 4a를 참조하면, 슬릿(32)은 칸막이(31) 사이에 형성되어 도시되어 있으며, 콘택트 핀(13)은 각 개별 슬릿에 장착되고, 스프링부(18₁) 및 부분(17)은 도시되지 않았다. 슬릿(32)은 테스트될 반도체 디바이스의 리드 단자 배치를 용이하게 하는 방식으로 오목부(28)의 양측면에서 베이스(16) 상에 2열로 정렬된다. 콘택트 핀(13)은 상면으로부터 각 슬릿(32)으로 삽입되고, 레그부(19)는 베이스(16)의 바닥벽을 통해 연장한다. 칸막이(31)의 폭 c(두께)는 대략 0.3 mm이지만, 상부의 폭 d는 대략 0.15 mm까지 감소하고, 칸막이(31)의 피치(pitch)는 대략 0.8 mm이다. 그러므로, 상부에서의 슬릿의 폭은 대략 0.65 mm이고, 나머지 부분에서의 슬릿의 폭은 대략 0.5 mm이다. 스프링부(18₁,18₂)는 인접한 칸막이 사이의 슬릿의 폭이 0.5 mm인 곳에 위치되고, 콘택트부(14)는 슬릿의 폭이 0.65 mm인 곳에 위치된다. 콘택트 핀(13)의 피치는 대략 0.8 mm이기 때문에, 인접한 콘택트 핀의 스프링부(18₁,18₂) 사이의 간격은 대략 0.4 mm이고, 콘택트부(14) 사이의 간격 f는 대략 0.25 mm이다. 따라서, 스프링부(18₁,18₂) 및 콘택트부(14)는 슬릿 부재(32)에 접촉하지 않고 슬릿(32)에 대해 삽입되고 제거될 수 있다. 각 콘택트 핀의 스프링부(18₁,18₂) 및 콘택트부(14,15)는 평면에 위치하며, 평면 상에서 IC 장치 시팅부에 대해 멀어지게 그리고 근접하게 이동가능하다.

도 11 및 도 12에 도시된 반도체 디바이스(200)는 소켓(2)으로 삽입되는데, 아래쪽을 향한 그 상부(203)는 IC 수용 오목부(28)(도 3a 참조)에서 수평으로 유지되어, 그 위치에서 수직으로 하강된다. 이 방식에서, 단자 리드선(202)은 먼저 콘택트 핀(13)의 상부에 위치된 콘택트부(14)와 접촉한다. 만일 반도체 디바이스(202)가 이 위치에서 아래로 압박되면, 단자 리드선(202)의 측면은 콘택트부(14)의 폭넓게 형성된 부분으로 슬라이딩하며, 이 부분은 스프링부(18₁)에 의해 단자 리드선에 접촉하여 바이어스되고, 그에 따라 약간 마찰된 면은 클리닝된다. IC 장치 시팅부(28)에 반도체 디바이스(200)를 수용할때, 콘택트부(16)는 단자 리드선(202)의 측면과 맞물리고, 콘택트 핀(13)과 각 단자 리드선(202)이 접속함으로써, 전기 테스트가 수행될 수 있는 상태가 형성된다. 전기 테스트의 종료후, 반도체 디바이스(200)의 어느 한쪽 단부가 툴을 이용하여 들어 올려져 비스듬해지며, 이것에 의해 소켓(2)으로부터 반도체 디바이스(200)를 들어 올려 제거하는 것이 용이하게 된다.

반도체 디바이스(200)의 단자 리드선(202)의 크기에 있어서, 각각의 폭은 근저부(205)에서 대략 0.47 mm가 되지만, 끝부(206)로 갈수록 0.26 mm의 폭으로 감소된다(도 5 참조). 상기 설명된 바와 같이, 콘택트 핀(13)의 콘택트부(14) 사이의 간격 f는 0.25 mm이며, 이에 따라 반도체 디바이스(200)의 어느 한쪽 단부가 도 5에 도시된 바와 같이 상승될때 콘택트부(14)와 접촉하는 끝부(206)는 접촉부(14) 사이의 갭에 걸리지 않게 된다. 따라서, 단자 리드선(202)이 구부러지거나 또는 걸릴 가능성이 없기 때문에 반도체 디바이스가 제거시 잡아 당기는 것이 방지된다.

상기 설명된 것과 같은 소켓에 따라, 각 칸막이 또는 슬릿 형성 부재(131)의 폭은 도 4b에 도시된 것과 같이 0.3 mm이다. 추가로, 컨택트 핀(113)의 폭은 콘택트부(114,115)에서 그리고, 스프링 지지부의 나머지 부분 및 슬릿 부재(131)의 피치에서 0.4 mm이고, 콘택트부(113)는 0.8 mm이다. 그러므로, 콘택트부(114) 사이의 갭은 0.4 mm이고, 그 결과로 단자 리드선(202)의 끝부가 용이하게 잡힐 수 있다.

본 발명의 소켓의 경우에, 이러한 불편한 상황은 없으며, 반도체 디바이스(200)는 비스듬한 방향에서 용이하게 들어 올려질 수 있다. 단자 리드선(202)이 콘택트 부(14)의 넓은 부분에 접촉하여 슬라이딩하기 때문에, 단자 리드선(202)의 측면은 최적의 전기 접속을 제공할 수 있도록 클리닝된다.

본 발명의 제2 실시예는 도 6 및 도 7을 참조하여 차후 설명된다. 본 발명의 제2 실시예의 소켓(3)은 적절한 전기 절연재로 형성된 베이스(46)와, 베이스(46) 상에 위치되고 도시되지 않은 스프링에 의해 아래로 향한 커버(56)와, 베이스(46)에 장착되는, 도 6에 도시된 콘택트 핀(43)을 포함한다. 각 콘택트 핀(43)은 받침대부(41)와, 이 받침대부로부터 대략 상향으로 연장한 스프링부(48)를 갖는다. 콘택트부(44)와 트리거부(42)는 스프링부(48)의 끝에서 2 부분으로 분할된 단부에 형성된다. 인쇄된 기판과 접속을 위해 사용되는 레그부(49)는 받침대부(41)로부터 아래로 연장한다. 콘택트 핀(43)은 금속판을 스탬핑(stamping)하여 형성되고, 콘택트부(44)의 끝부는 그 폭을 증가하도록 구부러지고 변형된다. 콘택트 핀(43)은 스프링부(48)의 폭과 동일한, 대략 0.2 mm의 폭 a'과, 대략 0.4 mm인 넓은 부분의 폭 b'를 갖는다. IC 장치 수용 오목부(58)는, 서로 동일하게 이격된 대향 측면에 배치되고 베이스(46)와 일체적으로 형성된 칸막이 부재(61)와 함께 형성되고, 슬릿은 각 슬릿 부재 사이에 형성된다. 콘택트 핀(43)은, 먼저 그 단부로부터 삽입되는 레그부(49)와 함께 각 슬릿으로 삽입되며, 힘 수용부(47)가 아래로 압박되면 콘택트 핀은 베이스(46)의 바닥벽에 위치되고, 베그부(49)는 인쇄된 기판과 접속하고 반도체 디바이스가 전체가 소켓(3)에 고정되기 위해 베이스(46)의 하면으로부터 아래를 향해 연장한다. 커버(58)가 스프링력에 대향하여 아래로 압박되면, 도 7a에 도시된 바와 같이 된다. 이 상태에서, 콘택트 핀(43)의 트리거부(42)는 종동부(從動部)로서 기능하고, 커버(56)에 형성된 캠 부재(57)에 의해 바깥쪽으로 캠되며(cammed), 그에 따라 콘택트부(44)는 상향으로 그리고 바깥쪽으로 이동한다. 칸막이(61)의 두께 및 피치는 상기 설명된 소켓(2)와 동일하여, 칸막이(61)의 상부는 감소된 두께를 갖는다. 트리거부(42)가 캠(57)에 의해 이용되면, 컨택트부(41)의 폭넓게 형성된 부분은 칸막이(61) 사이에 형성된 각 슬릿에 수용된다. 만일 반도체 디바이스(300)가, 커버(56)의 중앙에 제공된 개구부를 통해 수직으로 스프링에 의한 커버(56)의 상승에 의해 종동하는, 베이스(46)의 IC 수용 오복부(58)로 낙하되면, 캠 부재(57)는 도 7b에 도시된 것과 같이 상향으로 이동함으로써, 스프링부(48)의 스프링력의 결과로 각 콘택트부(44)는 각 리드 단자(302)와의 전기 접속부로 이동할 수 있다.

만일 반도체 디바이스의 방향이 종래의 소켓으로 탑재될때 비스듬하게 되면, 콘택트 핀은 단자 리드선 사이에 삽입될 수 있기 때문에 전기 접속이 형성될 수 없다.

본 발명에 따라 제조된 소켓(3)의 인접한 콘택트부의 간격은 대략 0.25 mm이며, 단자 리드선(302)의 끝부에서의 폭(0.26 mm)보다 작다. 그러므로, 단자 리드선(302)이 콘택트부(44) 사이의 갭에 걸리게 될 가능성은 없으며, 그 결과로 반도체 디바이스(300)는 용이하게 제거될 수 있다. 단자 리드선(202)과 맞물리는 부분의 폭은 콘택트 핀(302)이 손상되지 않도록 비교적 크게 형성된다.

본 발명의 제3 실시예는 도 8 내지 도 10을 참조하여 설명된다. 도 9 및 도 10의 참조부호 4는 QFP(quad flat package)형 반도체 디바이스(400)의 전기적 테스트 또는 번인 테스트에 사용되는 소켓을 가리킨다. 도 8에 도시된 콘택트 핀(73)은 소켓(4)에 사용된다. 도 9는 소켓(4)의 상면도를 나타내며, 도 10은 커버가 제거되고 도 9의 라인 C-C를 따라 절결한 부분 단면도를 나타낸다. 콘택트 핀(73)은 받침대(71)를 가지며, 스프링부(78)에 의해 고정되게 지지되는 콘택트부(74)는 받침대(71)로부터 상향으로 연장한다. 레그부(79)는 인쇄된 기판과의 접속을 위해 받침대(71)로부터 아래를 향해 연장한다. 콘택트 핀(73)은 금속판을 스탬핑하여 형성하고, 콘택트부(74) 상부의 폭은 상기 설명된 콘택트 핀(3,13)의 경우와 같이, 구부러지고 변형됨으로써 증가된다. 넓어지지 않은 부분의 폭 a”는 대략 0.3 mm이고, 넓어진 부분의 폭 b”는 대략 0.55 mm이다. 소켓(4)은 전기 절연재로 형성된 베이스(76)를 가지며, IC 수용 오목부(88)는 베이스(76)의 중앙에 형성된다. 베이스(76)와 일체로 형성된 칸막이 부재(91)는 IC 수용 오목부(88)의 둘레로 서로 동일하게 정렬되고 이격되며, 슬릿은 각각의 칸막이(91) 사이에 형성된다. 콘택트 핀(73)은 베이스(76)의 위쪽으로부터 각각의 슬릿으로 삽입되고, 레그부(79)는 베이스(76)의 하부로부터 연장하여 돌출한다. 콘택트부(74)는 슬릿의 위쪽에 위치되도록 배치되고, 반도체 디바이스(400)가 탑재 메카니즘에 의해 탑재되어 도면부호 81에 의해 지시된 부분을 위치 설정함으로써 IC 수용 오목부(88)로 가이드될때, 단자 리드선(402)의 상부는 콘택트부(74) 상에 형성된 폭넓은 부분에 접촉하게 된다. 만일 단자 리드선(402)의 상부가 도시되지 않은 적재 부재에 의해 위로부터 압박되면, 각 단자 리드선(402)과 각 콘택트 핀(73) 사이의 전기 접속이 발생한다. 칸막이(91)의 상부의 폭이 상술된 실시예에서와 동일한 방식으로 감소되기 때문에 슬릿의 폭은 상부에서 크며, 하부에서 작다. 슬릿의 상부의 폭은 콘택트부(74)의 넓어진 부분보다 상부에서 더 크게 만들어지기 때문에 콘택트부(74)의 넓어진 부분은, 콘택트부(74)가 아래로 이동될때 각 슬릿에 수용될 수 있다.

단자 리드선(402)의 끝부에 인가되는, 아래로 향한 힘이 반도체 디바이스(400)에 대한 전기 테스트의 완료후 제거된다면, 콘택트부(74)는 슬릿 위쪽의 위치로 돌아온다. 반도체 디바이스(400)는 수직으로 들어 올려져 용이하게 제거될 수 있다. 그러나, 반도체 디바이스(400)의 방향이 만족스럽지 않은 경우, 즉 반도체 디바이스(400)가 기울어진 위치에 있는 경우가 많이 있다.

슬릿에 적재된 콘택트 핀의 콘택트부 사이의 간격은 종래의 소켓의 단자 리드선(402)의 폭보다 크기 때문에, 반도체 디바이스(400)의 방향이 기울어진 경우 단자 리드선(402)의 끝부가 콘택트부 사이에 걸리게 되는 경우가 있었다.

본 발명의 실시예에 따라 형성된 소켓에 있어서, 슬릿의 위쪽에 위치된 콘택트 핀의 넓어진 부분 사이의 간격은 상술한 소켓(2)의 경우에 단자 리드선(402)의 끝부에서의 폭 0.26 mm보다 작은 대략 0.25 mm이다. 따라서, 단자 리드선(402)이 콘택트부(74) 사이에 걸리게 될 가능성은 없으며, 그 결과로 반도체 디바이스(400)은 용이하게 제거될 수 있다.

칸막이 부재(91)는 슬릿을 형성하기 위해 베이스(76)에 사용되었지만, 요구된다면 이 칸막이를 사용하는 대신, 절연막 등이 콘택트 핀 사이에 삽입될 수 있다. 이러한 경우, 절연막은 접착제를 이용하여 콘택트 핀의 측면에 부착될 수 있으며, 또는 홈이 홈에서 지지되는 절연막과 함께 베이스에 형성될 수 있다.

반도체 디바이스의 단자 리드선이 본 발명에 따른 소켓의 콘택트 핀 사이에 걸리지 않음으로써, 반도체 디바이스를 소켓으로부터 제거할때의 단자 리드선의 구부러짐이 방지될 수 있다. 또한, 단자 리드선과 접촉하는 부분이 비교적 넓기 때문에, 전기 접속의 확실성이 증대된다. 콘택트부의 넓어진 부분이, 칸막이부의 일부분의 폭만을 감소시킴으로써 슬릿에서 이동되고 제거될 수 있기 때문에, 칸막이의 강도는 불리하게 영향받지 않는다.

본 발명의 바람직한 실시예가 본 발명을 나타내기 위해 설명되었어도, 본 발명은 첨부된 특허청구범위의 범위 내에 있는 모든 변형 및 균등물을 포함한다.

Claims (14)

1. 다수의 단자 리드선을 갖는 전자 패키지를 제거가능하게 탑재하는 소켓 장치에 있어서,

   바닥벽을 갖는 베이스와,

   상기 소켓에 설치된 전자 패키지 수용 시팅부와,

   상기 전자 패키지 시팅부의 적어도 2개의 대향 측면을 따라 상기 바닥벽에 장착된 다수의 콘택트 핀을 포함하는데, 상기 각 콘택트 핀은 긴 가요성 스프링부와, 바닥벽으로부터 상향으로 연장하는 자유 말단부의 콘택트 끝부를 가지며, 상기 각 긴 가요성 스프링부는 평면에 위치되며 이 평면에서 전자 패키지 시팅부에 대해 근접하게 그리고 멀어지게 이동가능하며, 상기 각 스프링부는 전자 패키지 시팅부 및 콘택트 끝부에 면하는 표면을 형성하는 제1 폭과, 상기 제1 폭보다 크며 전자 패키지의 각각의 단자 리드선과 접촉하기 위해 전자 패키지 시팅부를 면하는 제2 폭을 갖는 것을 특징으로 하는 소켓 장치.
2. 제1항에 있어서, 상기 각 콘택트 핀의 제2 긴 스프링부는 평면에 위치되고 전자 캐키지 시팅부를 면하는 표면을 형성하는 제1 폭과 동일한 폭을 갖는 자유 말단부를 갖는 바닥벽으로부터 상향으로 연장하며, 상기 콘택트 끝부는 자유 말단부보다 바닥벽으로부터 더 연장하여, 전자 패키지의 단자 리드선은 먼저 콘택트 끝부에 의해 클리닝 다음, 전자 패키지가 전자 패키지 시팅부로 삽입될때 상기 자유 말단부에 의해 접촉되는 것을 특징으로 하는 소켓 장치.
3. 제1항에 있어서, 중앙에 위치된 개구부를 갖도록 형성된 커버를 추가로 포함하며, 상기 커버는 베이스에 대해 근접하게 그리고 멀어지게 이동가능하게 장착되며, 캠 표면이 상기 커버 상에 형성되고, 각 콘택트 핀은 긴 가요성 스프링부에 접착된 트리거 종동부를 가지며, 커버의 이동에 따라 스프링부를 이동시키기 위해 캠 표면과 접촉하는 것을 특징으로 하는 소켓 장치.
4. 제1항에 있어서, 상기 단자 리드선은 열로 배치되고 각 열에서 서로 동일하게 이격되며, 콘택트 끝부의 제2 폭은 인접한 단자 리드선 사이의 간격보다 큰 것을 특징으로 하는 소켓 장치.
5. 제1항에 있어서, 상기 단자 리드선은 열로 따라 배치되고, 각 단자 리드선은 각 열의 방향으로의 소정의 폭을 갖는 끝부를 가지며, 각 콘택트 핀은 열로 배치되고 각 열에서 서로 동일하게 이격되며, 제2 폭인 인접한 콘택트 끝부 사이의 간격은 단자 리드선의 끝부의 소정의 폭보다 작은 것을 특징으로 하는 소켓 장치.
6. 제1항에 있어서, 상기 바닥벽으로부터, 슬릿을 수용하는 긴 가요성 스프링부를 형성하는 인접한 콘택트 핀의 긴 가요성 스프링부 사이에 위치된 상부까지 연장하는 전기 절연 칸막이를 추가로 포함하며, 상기 칸막이의 상부의 두께는 제2 폭을 갖는 각 콘택트 끝부를 수용하는 충분한 공간을 제공하기 위해 감소되는 것을 특징으로 하는 소켓 장치.
7. 소정의 폭의 끝부를 각각 갖는 다수의 리드용 단자를 포함하는 반도체 디바이스가 위치되는 반도체 디바이스 시팅부와, 상기 반도체 디바이스 시팅부에 인접하여 소켓에 장착된 다수의 콘택트 핀을 포함하는데, 상기 콘택트 핀 각각은 탑재된 반도체 디바이스의 각각의 단자 리드선에 전기적으로 접속가능한 콘택트 끝부를 가지며, 상기 인접한 콘택트 끝부 사이의 간격은 탑재된 반도체 디바이스의 각 단자 리드선의 끝부의 소정의 폭보다 작은 것을 특징으로 하는 소켓.
8. 소정의 폭의 끝부를 각각 갖는 다수의 리드용 단자를 포함하는 반도체 디바이스가 위치되는 반도체 디바이스 시팅부와, 반도체 디바이스 시팅부에 인접하여 소켓에 장착된 선택된 폭을 가지고 탑재된 상기 반도체 디바이스의 각 단자 리드선에 전기적으로 접속가능한 콘택트 끝부를 갖는 다수의 콘택트 핀을 포함하는데, 상기 각 코택트 끝부의 선택된 폭은 인접한 단자 리드선 사이의 간격보다 큰 것을 특징으로 하는 소켓.
9. 제7항에 있어서, 상기 다수의 콘택트 핀은 콘택트 끝부 및 나머지 부분으로 각각 형성되고, 상기 나머지 부분은 폭을 가지며, 상기 소정의 폭은 상기 나머지 부분의 폭보다 큰 것을 특징으로 하는 소켓.
10. 제8항에 있어서, 상기 다수의 콘택트 핀은 끝부 및 나머지 부분으로 형성되고, 상기 나머지 부분은 폭을 가지며, 상기 소정의 폭은 상기 나머지 부분의 폭보다 큰 것을 특징으로 하는 소켓.
11. 제7항에 있어서, 전기 절연재로 형성되고, 인접한 콘택트 핀 사이에 배치되는 절연 부재를 추가로 포함하는 것을 특징으로 하는 소켓.
12. 제8항에 있어서, 전기 절연재로 형성되고, 인접한 콘택트 핀 사이에 배치되는 절연 부재를 추가로 포함하는 것을 특징으로 하는 소켓.
13. 제11항에 있어서, 상기 소켓은 본체를 가지며, 상기 절연 부재는 상기 본체와 일체적으로 형성된 칸막이인 것을 특징으로 하는 소켓.
14. 제12항에 있어서, 상기 소켓은 본체를 가지며, 상기 절연 부재는 상기 본체와 일체적으로 형성된 칸막이인 것을 특징으로 하는 소켓.