KR19980060019A - 박막 트랜지스터 기판의 제조방법 - Google Patents

박막 트랜지스터 기판의 제조방법 Download PDF

Info

Publication number
KR19980060019A
KR19980060019A KR1019960079367A KR19960079367A KR19980060019A KR 19980060019 A KR19980060019 A KR 19980060019A KR 1019960079367 A KR1019960079367 A KR 1019960079367A KR 19960079367 A KR19960079367 A KR 19960079367A KR 19980060019 A KR19980060019 A KR 19980060019A
Authority
KR
South Korea
Prior art keywords
electrode
storage capacitor
forming
substrate
capacitor electrode
Prior art date
Application number
KR1019960079367A
Other languages
English (en)
Other versions
KR100436009B1 (ko
Inventor
김동규
이원희
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960079367A priority Critical patent/KR100436009B1/ko
Publication of KR19980060019A publication Critical patent/KR19980060019A/ko
Application granted granted Critical
Publication of KR100436009B1 publication Critical patent/KR100436009B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 화소 영역에 형성되어 있는 화소 전극을 자기 정합(self align)으로 형성하는 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 마스크를 이용하여 전면 노광을 실시하는 동시에 게이트선 및 데이터선을 마스크로 하여 후면 노광을 실시하여 자기 정합으로 화소 전극을 형성함으로써, 화소 영역에서 발생되는 커패시터를 균일하게 하는 동시에 최소화하여 커플링 커패시터 및 크로스토크를 최소화하고, 습식 식각 공정을 생략함으로써 공정을 단순화하고, 이로 인하여 금속 배선의 부식을 방지하는 효과가 있다.

Description

박막 트랜지스터 기판의 제조 방법
본 발명은 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세하게는, 화소 영역에 형성되어 있는 화소 전극을 자기 정합(self align)으로 형성하는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
첨부한 도면을 참고로 하여 일반적인 액정 표시 장치의 구조에 대하여 설명하면 다음과 같다. 도 1은 일반적인 박막 트랜지스터 기판의 구조를 도시한 평면도이고, 도 2는 도 1에서 단위 화소인 P 부분의 구조를 도시한 평면도이고, 도 3은 도 2에 대한 등가회로도이며, 도 4는 도 2에서 A 부분을 도시한 단면도이다. 도 3은 도 2에 대한 등가회로도로서, 제1 단자는 게이트선(3)과 연결되어 있고, 제2 단자는 데이터선(5)과 연결되어 있고, 제3 단자는 화소 전극(4)과 연결되어 있는 박막 트랜지스터(TFT)가 있다. 이러한 하나의 단위 화소에는 박막 트랜지스터(TFT)와 연결되어 있는 게이트선(3)과 화소 전극(4) 사이에 절연체를 매개로 하여 형성되는 제1 커패시터(Cgd), 화소 전극(4)과 연결되어 있는 유지용량용 제1 전극(53)과 이웃하는 게이트선(3)의 일부인 유지용량용 제2 전극(32) 사이에 형성되는 제2 커패시터(Cst) 그리고 박막 트랜지스터(TFT)와 연결되어 있는 데이터선(5) 및 이웃하는 데이터선(5)과 화소 전극(4) 사이에 형성되는 제3 및 제4 커패시터(C1dp, C2dp) 등이 존재한다.
그리면, 첨부한 도면을 참고로 하여 종래의 박막 트랜지스터 기판의 제조 방법에 대하여 더욱 자세하게 알아보면 다음과 같다.단면도이다.3
이러한 종래의 박막 트랜지스터는 앞의 도 3에서 설명한 바와 같이 게이트 절연막(8) 및 보호막(10)을 매개로 하여 게이트선(3)과 화소 전극(4) 사이에 제1커패시터(Cgd)와 데이터선(5)과 화소 전극(4) 사이에 제3 및 제4 커패시터(C1dp, C2dp) 등이 형성된다. 그러나, 이러한 종래의 박막 트랜지스터 제조 방법에서는 하나의 기판을 여러 영역으로 나누어 형성하기 때문에 부정합(misalig㎚ent)을 고려해야하기 때문에 화소 전극(4)과 데이터선(5) 및 게이트선(3)이 중첩되어 부분의 폭은 커지므로 형성되는 커패시터(Cgd, C1dp, C2dp)가 크게 형성된다. 그리고, 여러 영역으로 나누어서 형성하는 과정에서 일부 영역에 부정합이 발생하면 화소에 형성되는 커패시터의 차이가 발생하여 영역간의 밝기 차이가 발생한다. 또한 화소 전극과 이웃하는 데이터선 사이에 중첩되는 폭이 크면, 커플링(coupling) 커패시터가 크게 작용하여 신호선을 단위로 데이터선이 형성되는 방향으로 크로스토크(crosstalk)가 발생되고, 화소 전극을 일부 식각하기 위해 사용되는 식각액은 데이터선 또는 게이트선을 빠르게 부식시키는 문제점을 가지고 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 자기 정합으로 화소전극을 형성하여 나누어진 공정이 실시되더라도 형성되는 커패시터를 균일하게 하고 습식 식각을 생략하고 화소 전극을 형성하는 데 있다.
도 1은 일반적인 박막 트랜지스터 기판의 구조를 도시한 평면도이고,
이러한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 투명한 절연기판 상부에 금속막을 증착하고 패터닝하여 게이트 전극 및 게이트선을 형성하고, 기판 상부에 게이트 절연막을 형성하고 게이트 절연막 상부에 반도체층을 형성한다. 기판 상부에 금속막을 퇴적하고 식각하여 소스 전극, 드레인 전극 및 데이터선을 형성하고, 기판 상부에 보호막을 형성하고 게이트선 및 데이터선과 가장자리 부분이 중첩되는 화소 전극을 전면 노광 및 후면 노광을 통한 자기 정합으로 형성한다. 여기서, 게이트선과 동시에 제1 유지용량용 전극을 형성하고, 데이터선을 형성하는 동시에 제1 유지용량용 전극과 일부 중첩되는 제2 유지용량용 전극을 형성한다.
이러한 본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서는 화소 전극을 게이트선 및 데이터선을 마스크로 하는 후면 노광을 통하여 형성하기 때문에 부정합은 발생하지 않으며, 화소 전극과 게이트선 및 데이터선과 중첩되는 부분은 최소화된다.의 두께로 증착하고 사진 공정을 실시하여 게이트선(3), 게이트전극(31) 및 게이트선(3)의 일부인 제2 유지용량용 전극(32)을 형성한다.트(120)를 충분한 두께로 코팅한다. 그리고 포토마스크를 이용하여 UV노광을 실시하는 동시에 데이터선(5) 및 제1 및 제2 유지용량용 전극(53, 32)을 마스크로 하여 후면 노광을 실시한다. 이때, 포토마스크를 통하여 빛이 포토레지스터(120)에 빛이 조사되지 않는 부분은 데이터선(5) 및 제1 유지용량용 전극(53)과 제2 유지용량용 전극(32)이 중첩되는 부분을 제외한 제2 유지용량용 전극(32)에 대응하는 부분이다. 그러므로 현상액을 이용하여 노광된 부분의 포토레지스터(120)를 제거하면 데이터선(5) 및 제1 유지용량용 전극(53)과 중첩하지 않은 제2유지용량용 전극(32)에 대응하는 부분에만 포토레지스터(120)가 남는다. 여기서, 소스 전극(51) 및 제1 유지용량용 전극(53)의 상부에는 포토레지스터(120)를 제거하도록 한다.1dp 2dp gd
또한, 화소 전극(40)을 형성하는 과정에서 습식 식각 공정은 사용되지 않으므로 금속 배선인 게이트선(3) 및 데이터선(5)은 식각액에 대한 영향을 받지 않는다.
따라서 본 발명에 따른 박막 트랜지스터의 제조 방법에서는 자기 정합으로 화소 전극을 형성하여 화소 영역에서 발생되는 커패시터를 균일하게 하는 동시에 최소화하여 커플링 커패시터 및 크로스토크를 최소화하고, 습식 식각 공정을 생략함으로써 공정을 단순화하고, 이로 인하여 금속 배선의 부식을 방지하는 효과가 있다.

Claims (6)

  1. 투명한 절연 기판에 알루미늄 또는 알루미늄 합금을 증착하고 사진 공정을 실시하여 게이트선 및 게이트 전극을 형성하는 단계, 상기 기판에 질화막 또는 산화막으로 이루어진 게이트 절연막, 도핑되지 않은 비정질 실리콘층 및 고농도로 도핑되어 있는 비정질 실리콘층 연속적으로 증착하고, 활성 마스크로 사진 공정을 실시하여 상기 두 층의 비정질 실리콘층의 일부를 남기는 단계, 상기 기판에 크롬(Cr), Al, Al-alloy 등의 금속막을 증착하고 사진 공정을 실시하여 데이터선, 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극을 마스크로 하여 채널이 형성되는 부분에 상기 고농도로 도핑된 비정질 실리콘층의 일부를 식각하여 반도체층을 형성하는 단계, 상기 기판에 감광성이 가지는 고분자나 아크릴 수지 등의 투명한 유기절연막을 코팅하여 보호막을 형성한 후, 상기 보호막을 평탄화하는 단계, 상기 기판 상부에 전면 노광 및 후면 노광을 실시하여 화소 전극을 자기 정합으로 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  2. 청구항 1에서, 상기 게이트선을 형성함과 동시에 제1 유지용량용 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
  3. 청구항 2에서, 상기 데이터선을 형성함과 동시에 제2 유지용량용 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
  4. 청구항 3에서, 상기 소스 전극 및 제1 유지용량용 전극에 대응하는 부분에 상기 보호막을 식각하여 콘택홀을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
  5. 청구항 4에서, 상기 화소 전극을 형성하는 단계는, 상기 기판에 포토레지스트를 형성하고, 포토마스크를 이용하여 상기 전면 노광을 실시하는 동시에, 상기 데이터선, 게이트선, 제1 및 제2 유지용량용 전극을 마스크로 하여 상기 후면 노광을 실시하여 상기 제1 유지용량용 전극의 일부, 데이터선 및 게이트선에 대응하는 부분의 상기 보호막 상부에만 상기 포토레지스터를 남기는 단계, 상기 소스 전극 및 제2 유지용량용 전극의 상부에는 포토레지스터(120)를 제거하는 단계, 상기 보호막 상부에 ITO 막 등의 투명한 도전막을 중착하고, 상기 포토레지스트 및 투명한 도전막의 일부를 제거하는 단계로 이루어진 박막 트랜지스터의 제조 방법.
  6. 청구항 5에서, 상기 제1 유지용량용 전극의 일부는 상기 제1 유지용량용 전극과 상기 제2 유지용량용 전극이 중첩되는 부분을 제외한 부분인 박막 트랜지스터의 제조 방법.
KR1019960079367A 1996-12-31 1996-12-31 박막트랜지스터기판의제조방법 KR100436009B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079367A KR100436009B1 (ko) 1996-12-31 1996-12-31 박막트랜지스터기판의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079367A KR100436009B1 (ko) 1996-12-31 1996-12-31 박막트랜지스터기판의제조방법

Publications (2)

Publication Number Publication Date
KR19980060019A true KR19980060019A (ko) 1998-10-07
KR100436009B1 KR100436009B1 (ko) 2004-08-04

Family

ID=37348830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079367A KR100436009B1 (ko) 1996-12-31 1996-12-31 박막트랜지스터기판의제조방법

Country Status (1)

Country Link
KR (1) KR100436009B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579181B1 (ko) * 2000-12-06 2006-05-11 삼성에스디아이 주식회사 하프-디벨로프를 이용한 셀프-얼라인 패턴형성방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930015096A (ko) * 1991-12-30 1993-07-23 이헌조 박막 트랜지스터 제조방법
KR0156206B1 (ko) * 1995-05-16 1998-11-16 구자홍 액정표시소자의 스토리지 케패시터 형성방법 및 구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579181B1 (ko) * 2000-12-06 2006-05-11 삼성에스디아이 주식회사 하프-디벨로프를 이용한 셀프-얼라인 패턴형성방법

Also Published As

Publication number Publication date
KR100436009B1 (ko) 2004-08-04

Similar Documents

Publication Publication Date Title
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
US4958205A (en) Thin film transistor array and method of manufacturing the same
US7553710B2 (en) Composition for stripping photoresist and method for manufacturing thin transistor array panel using the same
US5441905A (en) Process of making self-aligned amorphous-silicon thin film transistors
KR20010091119A (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR20030039112A (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6713786B2 (en) Thin film transistors with self-aligned transparent pixel electrode
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
US5166086A (en) Thin film transistor array and method of manufacturing same
US6391499B1 (en) Light exposure mask and method of manufacturing the same
US7345727B2 (en) Substrate for a liquid crystal display device and fabricating method thereof
US6746887B1 (en) Method of preventing a data pad of an array substrate from overetching
KR100345959B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6411356B1 (en) Liquid crystal display device with an organic insulating layer having a uniform undamaged surface
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100648214B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100663294B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR19980060019A (ko) 박막 트랜지스터 기판의 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100695301B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US7238556B2 (en) Thin film transistor structure and method of manufacturing the same
KR100341129B1 (ko) 박막 트랜지스터-액정 표시 장치의 제조방법
KR100737641B1 (ko) 박막 트랜지스터 액정표시장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120515

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee