KR19980055922A - 반도체 소자의 금속층 형성방법 - Google Patents

반도체 소자의 금속층 형성방법 Download PDF

Info

Publication number
KR19980055922A
KR19980055922A KR1019960075159A KR19960075159A KR19980055922A KR 19980055922 A KR19980055922 A KR 19980055922A KR 1019960075159 A KR1019960075159 A KR 1019960075159A KR 19960075159 A KR19960075159 A KR 19960075159A KR 19980055922 A KR19980055922 A KR 19980055922A
Authority
KR
South Korea
Prior art keywords
metal layer
insulating film
forming
semiconductor device
film
Prior art date
Application number
KR1019960075159A
Other languages
English (en)
Inventor
김삼동
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960075159A priority Critical patent/KR19980055922A/ko
Publication of KR19980055922A publication Critical patent/KR19980055922A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속층 형성방법을 제공하는 것으로, 금속층을 형성하기 전에 금속층의 하부에 형성된 절연막을 소정두께 식각하여 절연막의 표면을 친수성에서 소수성으로 변화시킨 다음 금속층을 형성하여 금속층의 표면 거칠기를 감소시키고, 또한 콘택홀에서 금속층의 매립을 양호하게 할 수 있는 효과가 있다.

Description

반도체 소자의 금속층 형성방법
본 발명은 금속층을 형성하기 전에 금속층의 하부에 형성된 절연막을 소정두께 식각하여 절연막의 표면을 친수성에서 소수성으로 변화시킨 다음 금속층을 형성할 수 있는 반도체 소자의 금속층 형성방법에 관한 것이다.
일반적으로 금속층 형성공정시 콘택 또는 비아홀의 매립을 양호하게 하고, 또한 금속층 표면의 거칠기를 감소시키기 위해 금속층 증작과정에서 공정변수(증착전력, 증착압력, 증착온도 및 두께 등)의 조작에 의존해 왔다. 그러나, 반도체 소자의 고집적화로 인하여 콘택홀 또는 비아홀의 크기가 작아져서 금속층 형성시 스텝 커버리지(Step Coverage)가 점차적으로 나빠지게 되고, 금속층의 선폭이 점차적으로 좁아지므로 인해서 금속층의 표면 거칠기가 금속패턴 형성시 커다란 영향을 미치고 있다. 즉, 콘택홀의 매립 또는 금속층의 표면 거칠기는 금속층 형성과정에서 공정변수 조작의 한계에 이르고 있다.
이와 같은 종래 반도체 소자의 금속층 형성방법을 도 1A 내지 1C를 참조하여 상세히 설명하면 다음과 같다.
도 1A는 실리콘 기판(1)상에 절연막(2)을 형성한 상태를 도시한다. 이때, 절연막(2)의 표면은 친수성(Hydrophillic)을 띠게 된다.
도 1B는 절연막(2) 상에 금속층(3)을 형성한 상태를 도시한다. 이때, 금속층(3)을 이루는 각각의 결정(Grain)은 방향성이 나쁘게 형성되어 금속층(3)의 표면은 거칠어진다.
도 1C는 소정의 공정으로 콘택홀이 형성된 실리콘기판(1A)의 전체 상부면에 금속층(3A)을 증착한 상태를 도시한다. 즉, 접합영역(4A)이 형성된 실리콘기판(1A)상에 절연막(2A)을 형성한 후 접합영역(4A)이 노출되도록 절연막(2A)을 식각하여 콘택홀을 형성한 다음 티타늄(Ti)으로 이루는 웨팅(Wetting)막(5A)을 형성하고, 그 위에 금속층(3A)을 형성하면 표면에 친수성을 띠는 절연막(2A)으로 인하여 콘택홀 내부에서 완전한 매립이 이루어지지 않고 공극(A)이 발생되는 문제가 있다.
따라서 본 발명은 금속층을 형성하기 전에 금속층의 하부에 형성된 절연막을 소정두께 식각하여 절연막의 표면을 친수성에서 소수성으로 변화시킨 다음 금속층을 형성하여 금속층의 표면 거칠기를 감소시키고, 또한 콘택홀에서 금속층의 매립을 양호하게 할 수 있는 반도체 소자의 금속층 형성방법을 제공하는 것을 그 목적으로 한다.
상술한 목적을 실현하기 위한 본 발명은 실리콘기판상에 절연막을 형성하는 단계와, 상기 단계로부터 절연막을 소정두께 식각하여 친수성을 띠는 절연막의 표면을 소수성으로 변화시키는 단계와, 상기 단계로부터 절연막상에 금속층을 형성하는 단계로 이루어진다.
도 1A 내지 1C는 종래 반도체 소자의 금속층 형성방법을 설명하기 위한 소자의 단면도.
도 2A 내지 2D는 본 발명에 따른 반도체 소자의 금속층 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1, 1A, 11 및 11A : 실리콘기판2, 2A, 12 및 12A : 절연막
3, 3A, 13 및 13A : 금속층4A 및 14A : 접합영역
5A : 티타늄 웨팅막15A : 베리어 금속층
A : 공극(Void)
이하, 본 발명을 첨부도면 도 2A 내지 2D를 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2A는 실리콘기판(11)상에 절연막(12)을 형성한 상태를 도시한다. 절연막(12)은 실리콘 산화막, 비피에스지(BoroPhospho Silicate Glass : BPSG)막, O3TEOS(Tetra Ethyl Otho Silicate)막, 옥시 나이트라이드막, 터널 산화막 또는 SOG(Spin On Glass)막 중 하나로 이루어진다.
도 2B는 절연막(12)을 소정두께 식각하여 친수성을 띠는 절연막(12)의 표면을 소수성(Hydrophobic)으로 변화시킨 상태를 도시한다. 절연막(12)의 표면을 친수성에서 소수성으로 변환하기 위한 식각방법으로 건식 식각방법인 경우 RF(Radio Frequency)식각방법과, 산소(O2), NF3, CF4, C2F6, 질소(N2), 아르곤(Ar) 또는 오존(O3)의 가스중 하나를 사용한 플라즈마 식각방법 및 반응성 이온(Reactive Ion)식각 방법 등이 있고, 습식 식각방법으로 HF 또는 BOE(Buffered Oxide Etcher) 중 하나를 사용한 방법이 있다.
도 2C는 절연막(12)상에 금속층(13)을 형성한 상태를 도시한다. 이때 금속층(13)을 이루는 각각의 결정은 방향성이 양호하게 형성되어 금속층(13)의 표면은 평탄하게 된다.
도 2D는 소정의 공정으로 콘택홀이 형성된 실리콘기판(11A)의 전체 상부면에 금속층(13A)을 증착한 상태를 도시한다. 즉, 접합영역(14A)이 형성된 실리콘기판(11A)상에 절연막(12A)을 형성한 후 접합영역(14A)이 노출되도록 절연막(12A)을 식각하여 콘택홀을 형성한 다음 절연막(12A)을 소정두께 식각하여 친수성을 띠는 절연막(12A)의 표면을 소수성으로 변화시키고, 실리콘기판(11A)의 전체 상부면에 배리어 금속층(15A)을 형성하고, 그 위에 금속층(13A)을 형성하면 표면에 소수성을 띠는 절연막(12A)으로 인하여 콘택홀 내부는 완전한 매립이 이루어지므로 양호하게 형성된다. 배리어 금속층(15A)은 티타늄(Ti) 또는 티타늄(Ti)/티타늄 나이트라이드(TiN)/티타늄(Ti) 또는 티타늄(Ti)/티타늄 나이트라이드(TiN) 또는 텅스텐 나이트라이드(WN)/티타늄(Ti) 또는 텅스텐 나이트라이드(WN) 중 하나로 이루어진다. 그리고, 금속층(13A)은 300 내지 600℃의 온도조건에서 형성된다.
상술한 바와 같이 본 발명에 의하면 금속층을 형성하기 전에 금속층의 하부에 형성된 절연막을 소정두께 식각하여 절연막의 표면을 친수성에서 소수성으로 변화시킨 다음 금속층을 형성하여 금속층의 표면 거칠기를 감소시키고, 또한 콘택홀에서 금속층의 매립을 양호하게 할 수 있는 탁월한 효과가 있다.

Claims (5)

  1. 반도체 소자의 금속층 형성방법에 있어서,
    실리콘기판상에 절연막을 형성하는 단계와,
    상기 단계로부터 절연막을 소정두께 식각하여 친수성을 띠는 절연막의 표면을 소수성으로 변화시키는 단계와,
    상기 단계로부터 절연막상에 금속층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  2. 제1항에 있어서,
    상기 절연막은 실리콘 산화막, 비피에스지막, O3TEOS막, 옥시 나이트 라이드막, 터널 산화막 또는 SOG막 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  3. 제1항에 있어서,
    상기 절연막은 RF 식각방법, 플라즈마 식각방법, 반응성 이온 식각방법 중 어느 하나의 식각방법으로 상기 절연막의 표면이 친수성에서 소수성으로 변환되는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  4. 제3항에 있어서,
    상기 플라즈마 식각방법은 산소, NF3, CF4, C2F6, 질소, 아르곤 또는 오존 중 어느 하나의 가스를 사용하여 실시되는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  5. 제1항에 있어서,
    상기 절연막은 HF 또는 BOE 중 어느 하나를 사용한 습식 식각방법으로 상기 절연막의 표면이 친수성에서 소수성으로 변환되는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
KR1019960075159A 1996-12-28 1996-12-28 반도체 소자의 금속층 형성방법 KR19980055922A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075159A KR19980055922A (ko) 1996-12-28 1996-12-28 반도체 소자의 금속층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075159A KR19980055922A (ko) 1996-12-28 1996-12-28 반도체 소자의 금속층 형성방법

Publications (1)

Publication Number Publication Date
KR19980055922A true KR19980055922A (ko) 1998-09-25

Family

ID=66395578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075159A KR19980055922A (ko) 1996-12-28 1996-12-28 반도체 소자의 금속층 형성방법

Country Status (1)

Country Link
KR (1) KR19980055922A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495653B1 (ko) * 1997-09-24 2005-09-30 삼성전자주식회사 웨이퍼세정방법
KR100776970B1 (ko) * 2006-09-05 2007-11-21 한국기계연구원 플라즈마 처리를 통한 초발수 표면 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495653B1 (ko) * 1997-09-24 2005-09-30 삼성전자주식회사 웨이퍼세정방법
KR100776970B1 (ko) * 2006-09-05 2007-11-21 한국기계연구원 플라즈마 처리를 통한 초발수 표면 형성방법

Similar Documents

Publication Publication Date Title
US4987101A (en) Method for providing improved insulation in VLSI and ULSI circuits
US20030100176A1 (en) Metal via contact of a semiconductor device and method for fabricating the same
US5366850A (en) Submicron planarization process with passivation on metal line
US5169801A (en) Method for fabricating a semiconductor device
US6278189B1 (en) High density integrated circuits using tapered and self-aligned contacts
US6239017B1 (en) Dual damascene CMP process with BPSG reflowed contact hole
US5904576A (en) Method of forming wiring structure
US8753974B2 (en) Charge dissipation of cavities
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
KR19980055922A (ko) 반도체 소자의 금속층 형성방법
JPH10116904A (ja) 半導体装置の製造方法
US5912185A (en) Methods for forming contact holes having improved sidewall profiles
US6689697B1 (en) Method of forming uniformly planarized structure in a semiconductor wafer
KR100369338B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100313785B1 (ko) 반도체소자의 층간절연막 형성방법
US7939855B2 (en) Semiconductor device
KR100300869B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100256801B1 (ko) 반도체 소자의 콘택홀 제조방법
JP2001223270A (ja) ビットラインの製造方法
KR100568792B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100223337B1 (ko) 반도체소자의 평탄화 방법
KR20010045420A (ko) 반도체 소자의 층간절연막 형성 방법
KR100208437B1 (ko) 반도체 소자의 금속층 형성방법
KR100253337B1 (ko) 반도체소자의 금속배선 형성방법
KR20020002524A (ko) 반도체소자의 콘택플러그 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination