KR19980054501A - 반도체 장치의 반사 방지막 형성방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

반도체 장치 제조방법

2. 발명이 해결하려고 하는 기술적 과제

종래에는 금속막 또는 실리사이드막의 높은 반사도로 인하여 포토레지스트 패턴의 낫칭이 유발되어 금속 배선 또는 폴리사이드 구조의 전도막 패턴의 CD 제어가 어려워지는 문제점이 있었음.

3. 발명의 해결방법의 요지

본 발명은 반사 방지막을 다층으로 구성하거나, 단층으로 구성하되 굴절률의 구배를 주므로써 원하는 n 및 k값을 맞추어 금속막 또는 실리사이드막의 반사도를 최소화할 수 있는 반도체 장치의 반사 방지막 형성방법을 제공하고자 함.

4. 발명의 중요한 용도

반도체 장치의 금속 배선 또는 전도막 패턴 형성에 이용됨.

Description

반도체 장치의 반사 방지막 형성방법

본 발명은 반도체 장치의 금속 배선 또는 전도막 패턴 형성시 선폭의 최적화를 위한 반사 방지막 형성방법에 관한 것이다.

일반적으로, 반도체 장치의 고집적화에 따른 패턴의 미세화에 따라 반도체 장치의 금속 배선 또는 폴리사이드 구조의 전도막 패턴을 형성하기 위해서는 금속막 및 실리사이드막의 높은 반사율로 인하여 리쏘그라피(lithography) 공정시 반사 방지막을 거의 필수적으로 사용하게 되었다.

즉, 리쏘그라피 공정시 구현할 수 있는 최소 선폭은 사용되는 광의 파장에 비례하므로 선폭이 0.5㎛ 이하로 요구되는 차세대 반도체 장치의 다층 금속 배선 형성을 위해서 딥 자외선(deep UV Line248nm)으로 전환되고 있는 추세이나, 현재 저파장 사용으로 인한 높은 반사도로 인한 포토레지스트 패턴의 낫칭 등이 유발되어 패턴의 CD 제어가 어려워지고 있다.

현재, 반사 방지막으로 사용되는 물질은 Si, SiC, TiW, TiN, Si₃N₄및 SiO_xN_y등이 있으며, 이중에서 SiO_xN_y는 다른 물질과 달리 증착 조건 등의 방법(x 및 y값 조절)에 의해 원하는 광학 상수값, 특히 굴절률(Refractive Index)의 실수(n) 및 허수(k), 반사도(Reflectance)(R)을 얻을 수 있기 때문에 가장 널리 사용되고 있다.

증착 방법에 따라 다양한 n 및 k를 얻을 수 있는 산화질화막(SiO_xN_y)는 주로 플라즈마 화학 기상 증착(PECVD : Plasma Enhanced Chemical Vapor Deposition) 방법에 의해 단층(Single Layer)으로 증착하여 사용하고 있다.

그러나, n 및 k 값에 의해 R값은 자연히 결정되기 때문에, 반사 방지막이 하나의 동일한 n 및 k 값을 갖는 막으로 형성될 경우, R값을 낮추는 것이 불가능한 문제점이 있었다.

본 발명은 반사 방지막을 다층으로 구성하거나, 단층으로 구성하되 굴절률의 구배를 주므로써 원하는 n 및 k 값을 맞추어 금속막 또는 실리사이드막의 반사도를 최소화할 수 있는 반도체 장치의 반사 방지막 형성방법을 제공하는데 그 목적이 있다.

도 1은 본 발명의 제1 실시예에 따라 형성된 반사 방지막의 깊이에 따른 굴절률 변화를 나타낸 도면,

도 2는 본 발명의 제3 실시예에 따라 형성된 반사 방지막의 깊이에 따른 굴절률 변화를 나타낸 도면.

상기 목적을 달성하기 위하여 본 발명은 리쏘그라피 공정시 금속막 또는 실리사이드 막 상부에 형성되는 반사 방지막 형성방법에 있어서, 상기 반사 방지막 증착시, 주 반응 가스의 비를 다수의 단계로 조절함으로써 반사 방지막 저부에서 그 표면으로 갈수록 굴절률이 낮아지도록 하는 것을 특징으로 한다.

또한, 본 발명은 리쏘그라피 공정시 금속막 또는 실리사이드막 상부에 형성되는 반사 방지막 형성방법에 있어서, 상기 금속막 또는 실리사이드막 상부에 제1 반사 방지막을 형성하는 제1 단계 ; 상기 제1 반사 방지막 상부에 상기 제1 반사막의 굴절률보다 작은 굴절률을 가진 제2 반사막을 형성하는 제2 단계를 포함하여 이루어진다.

또한, 본 발명은 리쏘그라피 공정시 금속막 또는 실리사이드막 상부에 형성되는 반사 방지막 형성방법에 있어서, 상기 반사 방지막 증착하는 제1 단계 ; 상기 반사 방지막을 구성하는 원소 간의 식각 선택비를 이용하여 선택적으로 식각 함으로써 상기 반사 방지막의 표면으로 갈수록 굴절률이 점진적으로 감소하도록 하는 제2 단계를 포함하여 이루어진다.

이하, 첨부된 도면 도 1 및 도 2를 참조하여 본 발명의 실시예를 상술한다.

우선, 본 발명의 기술적 원리는 패턴의 CD(Critical Demension)을 개선하기 위해서는 R값이 작아야 하고, R값은 n 및 k 값에 따라서 자연히 결정되므로 n 및 k 값을 반사 방지막의 표면 부분이 작고, 그 하부가 큰 값을 갖도록 하여 R값을 최소화하기 위한 것이다.

이러한, 본 발명의 기술적 원리를 적용한 본 발명의 제1 실시예는 단층(single layer)으로 형성하고 있는 산화질화막을 다층(multi layer)으로 증착하는 방법이다. 이때, 산화질화막의 표면에서 내부로 들어갈수록 굴절률을 크게 하기 위하여, 증착시 반응 가스의 양을 조절하여 증착된 산화질화막의 내부로 갈수록 산소보다는 질소의 양이 증가되도록 증착하는 것이다.

이러한 방법은 상기한 산화질화막 뿐 아니라 Si, SiC, TiW, TiN, Si₃N₄및 SiO_xN_y등에서도 적용 가능하다. 첨부된 도면 도 1은 본 발명의 제1 실시예에 따라 증착된 반사 방지막의 깊이에 따른 굴절률을 나타낸 것이다.

다음으로, 본 발명의 제2 실시예는 제1 반사 방지막을 금속막 또는 실리사이드막 상부에 증착하고, 그 상부에 제1 반사 방지막보다 굴절률이 작은 물질로 구성된 제2 반사 방지막을 증착하는 것이다.

반사 방지막은 경우에 따라서 2 이상의 수로 구성할 수도 있다. 이렇게 함으로써, 도 1에 도시된 바와 같은 결과를 얻을 수 있게 된다.

다음으로, 본 발명의 제3 실시예는 종래와 같이 단층으로 반사 방지막을 형성한 후, 구성 물질 간의 식각 선택비를 이용하여 그 깊이에 따라 굴절률의 구배가 있는 반사 방지막을 형성하여 반사도를 최소화하는 것이다.

예를 들어, 일단 산화질화막을 단층으로 증착한 후, 막 내에 존재하는 산소와 질소의 식각 선택비를 이용하여 그 깊이에 따라 굴절률의 구배가 있는 반사 방지막으로 형성하는 방법이다. 이때, 막 내부보다는 표면의 굴절률이 작아야 하므로 산소에 대한 질소의 식각 속도가 빠른 화학제를 사용한다. 즉, 질화막 식각 방법을 사용해야 한다. 이러한 방법은 상기한 산화질화막 뿐아니라 식각 조건 등에 따라 굴절률이 변화될 수 있는 다른 물질에 대해서도 적용 가능하다. 첨부된 도면 도 2는 본 발명의 제3 실시예에 따라 형성된 반사 방지막의 깊이에 따른 굴절률을 나타낸 것이다.

상기와 같은 본 발명의 실시예에서 나타낸 바와 같이 본 발명은 반사 방지막을 다층으로 구성하거나, 단층으로 구성하되 굴절률의 구배를 주므로써 원하는 n 및 k 값을 맞추어 R값을 최소화할 수 있게 되어 리쏘그라피 공정시 CD의 악화를 개선할 수 있게 되었다.

또한, 본 발명은 상기한 바와 같이 산화질화막 뿐만 아니라 Si, SiC, TiW, TiN, Si₃N₄등 증착 조건 및 식각 조건 등에 따라 굴절률이 변화될 수 있는 물질에 대해서도 상기와 같은 결과를 얻을 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기한 바와 같이 본 발명을 적용하면 금속 배선 또는 전도막 패턴 형성을 위한 리쏘그라피 공정시 반사도를 최소화시킴으로써 패턴의 CD 악화를 개선하는 효과가 있으며, 이로 인하여 반도체 장치의 수율 향상 및 품질 향상을 기대할 수 있다.

Claims (9)

1. 리쏘그라피 공정시 금속막 또는 실리사이드 막 상부에 형성되는 반사 방지막 형성방법에 있어서,

   상기 반사 방지막 증착시, 주 반응 가스의 비를 다수의 단계로 조절함으로써 반사 방지막 저부에서 그 표면으로 갈수록 굴절률이 낮아지도록 하는 것을 특징으로 하는 반도체 장치의 반사 방지막 형성 방법.
2. 제 1 항에 있어서,

   상기 반사 방지막은 산화질화막인 것을 특징으로 하는 반도체 장치의 반사 방지막 형성 방법.
3. 제 2 항에 있어서,

   상기 주 반응 가스는 산소 및 질소인 것을 특징으로 하는 반도체 장치의 반사 방지막 형성 방법.
4. 제 3 항에 있어서,

   상기 산소 및 질소의 비는

   상기 증착이 진행됨에 따라 산소의 비가 증가하도록 하는 것을 특징으로 하는 반도체 장치의 반사 방지막 형성 방법.
5. 리쏘그라피 공정시 금속막 또는 실리사이드막 상부에 형성되는 반사 방지막 형성방법에 있어서,

   상기 금속막 또는 실리사이드막 상부에 제1 반사 방지막을 형성하는 제1 단계 ;

   상기 제1 반사 방지막 상부에 상기 제1 반사막의 굴절률보다 작은 굴절률을 가진 제2 반사막을 형성하는 제2 단계를 포함하여 이루어진 반도체 장치의 반사 방지막 형성 방법.
6. 제 5 항에 있어서,

   상기 제2 단계 이후에

   상기 제2 반사 방지막 상부에 상기 제2 반사막의 굴절률보다 작은 굴절률을 가진 제3 반사막을 형성하는 제3 단계를 더 포함하여 이루어진 반도체 장치의 반사 방지막 형성방법.
7. 리쏘그라피 공정시 금속막 또는 실리사이드막 상부에 형성되는 반사 방지막 형성방법에 있어서,

   상기 반사 방지막 증착하는 제1 단계 ;

   상기 반사 방지막을 구성하는 원소 간의 식각 선택비를 이용하여 선택적으로 식각 함으로써 상기 반사 방지막의 표면으로 갈수록 굴절률이 점진적으로 감소하도록 하는 제2 단계를 포함하여 이루어진 반도체 장치의 반사 방지막 형성 방법.
8. 제 7 항에 있어서,

   상기 반사 방지막은

   산화질화막인 것을 특징으로 하는 반도체 장치의 반사 방지막 형성 방법.
9. 제 8 항에 있어서,

   상기 제2 단계는

   산소에 대한 질소의 식각 속도가 빠른 화학제를 사용하여 식각하는 단계인 것을 특징으로 하는 반도체 장치의 반사 방지막 형성 방법.