KR19980054497A - Audio signal processing device with volume control - Google Patents
Audio signal processing device with volume control Download PDFInfo
- Publication number
- KR19980054497A KR19980054497A KR1019960073660A KR19960073660A KR19980054497A KR 19980054497 A KR19980054497 A KR 19980054497A KR 1019960073660 A KR1019960073660 A KR 1019960073660A KR 19960073660 A KR19960073660 A KR 19960073660A KR 19980054497 A KR19980054497 A KR 19980054497A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- volume control
- signal processing
- serial
- audio signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
오디오 장치Audio device
2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention
종래의 오디오 장치의 볼륨 제어에 사용되는 가변 저항은 구현이 어렵고, 회로의 면적도 크며, 제어하기 어렵다.The variable resistor used for volume control of a conventional audio device is difficult to implement, the area of the circuit is large, and difficult to control.
3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention
별도의 볼륨 제어 장치를 사용하지 않고 오디오 신호 처리 장치의 직렬/병렬 인터페이스에서 쉬프트 횟수에 따라 신호의 전력을 감소시킴으로써 볼륨 제어 및 음소거를 수행한다.Volume control and muting are performed by reducing the power of the signal according to the number of shifts in the serial / parallel interface of the audio signal processing device without using a separate volume control device.
4. 발명의 중요한 용도4. Important uses of the invention
오디오 신호 처리 장치Audio signal processing device
Description
본 발명은 오디오 신호 처리 장치에 관한 것으로, 특히 쉬프트 레지스터를 이용하여 오디오의 직렬/병렬 인터페이스에서 음소거 및 볼륨을 제어하는 오디오 신호 처리 장치에 관한 것이다.TECHNICAL FIELD The present invention relates to an audio signal processing apparatus, and more particularly, to an audio signal processing apparatus for controlling muting and volume in a serial / parallel interface of audio using a shift register.
종래의 오디오에서는 볼륨 제어를 위해서는 오디오 시스템상의 아날로그 스위치 커패시터 부분에 가변저항을 넣어 이득(gain)을 조절하여 볼륨을 제어한다. 그러나, 가변저항을 구현하기가 어렵고, 회로의 면적도 커지며, 제어하기도 어렵다. 또한 음소거 기능은 오디오 시스템내의 칩상에서 스위치 트랜지스터를 넣어 수행시키지만 스위칭되는 순간에 글리치(glitch)가 발생될 가능성이 높아 잡음을 증가시킨다.In conventional audio, the volume is controlled by adjusting a gain by inserting a variable resistor in the analog switch capacitor portion of the audio system for volume control. However, it is difficult to implement the variable resistor, the area of the circuit is large, and it is difficult to control. In addition, the mute function puts a switch transistor on the chip in the audio system, but increases the noise because it is likely to have glitch at the moment of switching.
본 발명은 상기의 문제점을 해결하기 위해 안출된 것으로, 디지틀/아날로그 컨버터의 아날로그 스위치 커패시터 부분에서 볼륨을 제어할 필요없이 오디오 신호 처리 장치의 직렬/병렬 인터페이스에서 원초적으로 신호의 전력을 줄임으로써 볼륨 제어 및 음소거가 가능한 신호처리 장치를 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problem, and the volume control by reducing the power of the signal at the serial / parallel interface of the audio signal processing device without the need to control the volume at the analog switch capacitor portion of the digital / analog converter. And a signal processing apparatus capable of muting.
도1은 본 발명에 따른 오디오 신호 처리 장치의 직렬/병렬 인터페이스부를 설명하기 위한 간략도 ;1 is a simplified diagram for explaining a serial / parallel interface unit of an audio signal processing apparatus according to the present invention;
도2는 본 발명에 따른 회로의 동작을 설명하기 위한 타이밍도.2 is a timing diagram for explaining the operation of the circuit according to the present invention;
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 멀티 플렉서2 : 쉬프트 레지스터1: multiplexer 2: shift register
3, 4 : AND 게이트5 : OR 게이트3, 4: AND gate 5: OR gate
따라서, 본 발명은 상기와 같은 목적을 달성하기 위하여, 다수의 쉬프트 레지스터를 포함하는 직렬/병렬 변환 수단 ; 데이터 입력 동기 신호, 볼륨 제어 신호, 및 스테레오 신호를 입력받아 볼륨 제어 신호를 출력하는 제1 연산 수단 ; 상기 데이터 입력 동기 신호 및 상기 스테레오 신호를 입력받아 직렬/병렬 변환 동기 신호를 출력하는 제2 연산 수단 ; 및 상기 제1 및 제2 논리합 연산 수단으로부터 출력된 신호를 입력받아 상기 직렬/병렬 변환 수단의 쉬프트 레지스터를 쉬프트시키는 신호를 출력하는 출력 수단을 구비한다.Accordingly, the present invention provides a serial / parallel conversion means including a plurality of shift registers in order to achieve the above object; First calculating means for receiving a data input synchronization signal, a volume control signal, and a stereo signal and outputting a volume control signal; Second calculation means for receiving the data input synchronization signal and the stereo signal and outputting a serial / parallel conversion synchronization signal; And output means for receiving a signal output from the first and second logical sum calculating means and outputting a signal for shifting the shift register of the serial / parallel conversion means.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
도1은 본 발명에 따른 오디오 신호 처리 장치의 직렬/병렬 인터페이스부를 도시한 사시도이다.1 is a perspective view showing a serial / parallel interface of the audio signal processing apparatus according to the present invention.
도면부호 SDATA는 직렬로 입력되는 신호 데이터이고, BICK는 외부에서 입력되는 신호로, 데이터 입력을 위한 동기 신호이며, LRCK는 스테레오(stereo) 출력을 위한 신호로 좌우를 구분하기 위해 사용되는 동기 신호이다.Reference numeral SDATA is a signal data input in series, BICK is a signal input from the outside, a synchronization signal for data input, LRCK is a signal for stereo output is a synchronization signal used to distinguish left and right. .
일반적인 신호처리 칩에서는, 직렬 신호가 입력되면 멀티플렉서(1)를 거쳐 쉬프트 레지스터(2)로 입력된다. 쉬프트 레지스터(2)에 입력된 신호는 최상위비트(MSB)로부터 입력되어 순차적으로 쉬프트되고, 최하위비트(LSB)까지 신호가 모두 입력되면 병렬로 출력된다. 예를 들어, 16비트 데이터이면 첫 번째 비트부터 입력되어, 순차적으로 쉬프트된다. 첫 번째 입력된 신호가 최하위비트(LSB)에까지 이동하면 16비트가 모두 쉬프트 레지스터에 입력되면, 16비트가 출력된다.In a general signal processing chip, when a serial signal is input, it is input to the shift register 2 via the multiplexer 1. The signals input to the shift register 2 are sequentially inputted from the most significant bit MSB, and are output in parallel when all signals up to the least significant bit LSB are input. For example, if it is 16-bit data, it is inputted from the first bit and shifted sequentially. When the first input signal moves to the least significant bit (LSB), when all 16 bits are input to the shift register, 16 bits are output.
그러나, 본 발명에서는 직렬 신호가 입력된 후에, 볼륨 제어 및 음소거 기능을 수행한 후에 데이터가 병렬로 출력된다.However, in the present invention, after the serial signal is input, the data is output in parallel after performing the volume control and mute functions.
도1 및 도2에 있어서 도면부호 ①은 일반적으로 직렬 데이터를 병렬 데이터로 변환시키기 위한 클럭 신호이고, 도면부호 ②는 볼륨 제어 및 음소거 기능을 수행하기 위한 클럭 신호이다.In Fig. 1 and Fig. 2, reference numeral 1 denotes a clock signal for converting serial data into parallel data, and reference numeral 2 denotes a clock signal for performing a volume control and mute function.
데이터 입력신호(BICK 및 LRCK)가 하이(High)이면, 데이터가 입력되어 쉬프트되고, 볼륨 제어가 수행된 후에 데이터가 병렬로 출력된다.If the data input signals BICK and LRCK are high, data is input and shifted, and data is output in parallel after volume control is performed.
음소거 신호가 하이(High)로 계속 유지되면 직렬 신호 데이터(SDATA)는 입력이 차단되고, 쉬프트 레지스터에 입력된 데이터는 계속 쉬프트되어 결국 최상위비트(MSB)만으로 모든 비트가 설정된다.If the mute signal is kept high, the serial signal data SDATA is cut off, and the data input to the shift register is continuously shifted so that all bits are set only by the most significant bit MSB.
도2는 본 발명에 따른 동작을 설명하기 위한 타이밍도이다.2 is a timing diagram for explaining an operation according to the present invention.
클럭 신호 ①이 인가되면 데이터가 입력되어 쉬프트된다. 볼륨 제어를 위한 클럭 신호 ②는 볼륨 제어 신호가 하이(High)로 유지되는 동안만 데이터가 쉬프트된다. 예를 들어, 'a' 구간 동안만 하이(High)가 인가되면 데이터는 한 번 쉬프트되며 전력의 크기가 1/2로 감쇠된다. 그리고, 'a+b' 구간동안 하이(High)로 유지되면 두 번 쉬프트되며 크기는 1/4로 감쇠된다. 따라서, 볼륨 제어 신호가 하이(High)로 계속 유지되면 전력을 완전히 줄임으로써 음소거 기능을 수행하게 된다.When clock signal ① is applied, data is input and shifted. The clock signal ② for volume control shifts data only while the volume control signal is kept high. For example, if high is applied only during the 'a' period, the data is shifted once and the power is attenuated by 1/2. If it is kept high during the 'a + b' period, it is shifted twice and the magnitude is attenuated to 1/4. Therefore, if the volume control signal is kept high, the mute function is performed by completely reducing the power.
이상에서 설명한 본 발명에 따른 오디오 신호 처리 장치는 다음의 특허 청구범위 및 도면에 의하여 한정되는 것이 아니고, 본 발명의 사상을 벗어나지 않는 범위내에서 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의하여 이루어질 수 있는 여러 가지 치환, 변형 및 변경도 본 발명의 범위에 속하는 것이다.The audio signal processing apparatus according to the present invention described above is not limited to the following claims and drawings, and is provided to those skilled in the art without departing from the spirit of the present invention. Various substitutions, modifications and alterations that may be made by the same are also within the scope of the present invention.
따라서, 본 발명을 사용하면 직렬 신호를 병렬 신호로 변환시키는 동안에 하나의 입력 핀으로 음소거 및 볼륨 제어 기능을 모두 수행할 수 있으므로, 시스템상에서 따로 가변 저항을 이용한 볼륨 제어를 할 필요가 없게 되어, 회로의 면적을 줄일 수 있으며, 볼륨 제어에 따른 잡음을 제거할 수 있는 효과가 있다.Therefore, the present invention can perform both mute and volume control functions with a single input pin while converting a serial signal to a parallel signal, thereby eliminating the need for a separate volume control using a variable resistor in the system. It can reduce the area of, and can eliminate the noise due to the volume control.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073660A KR100252763B1 (en) | 1996-12-27 | 1996-12-27 | Audio signal processor enabling volume control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960073660A KR100252763B1 (en) | 1996-12-27 | 1996-12-27 | Audio signal processor enabling volume control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980054497A true KR19980054497A (en) | 1998-09-25 |
| KR100252763B1 KR100252763B1 (en) | 2000-04-15 |
Family
ID=19491406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960073660A KR100252763B1 (en) | 1996-12-27 | 1996-12-27 | Audio signal processor enabling volume control |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100252763B1 (en) |
-
1996
- 1996-12-27 KR KR1019960073660A patent/KR100252763B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100252763B1 (en) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2077056A1 (en) | Apparatus and method for smooth audio scaling | |
| KR960015532A (en) | Input / output circuits, recording devices, and playback devices for digital video signals | |
| WO1999008387A3 (en) | A serial to parallel converter for a digital audio workstation | |
| US5091951A (en) | Audio signal data processing system | |
| EP0111262A3 (en) | Output multiplexer having one gate delay | |
| JPS5728446A (en) | Pcm signal processing and transmitting device | |
| KR19980054497A (en) | Audio signal processing device with volume control | |
| KR970022794A (en) | Method and apparatus for reducing data delay in a multi-channel shared circuit data processing system | |
| US4264984A (en) | High-speed multiplexing of keyboard data inputs | |
| KR100200490B1 (en) | Data interface apparatus | |
| JPH0779211A (en) | Control circuit for multiplexer | |
| JPH0516727Y2 (en) | ||
| JP2841973B2 (en) | Soft mute circuit | |
| JPS6115640Y2 (en) | ||
| KR100316689B1 (en) | Multiplexer | |
| JPS6414777A (en) | Digital recording and reproducing device | |
| SE9203882D0 (en) | SET AND DEVICE FOR MINIMIZING SCEW | |
| GB2319440A (en) | Digital signal processing with reduced power consumption | |
| JPH07122800B2 (en) | Processor | |
| KR0175393B1 (en) | Digital / Analog Converter Interface Unit | |
| JP2696876B2 (en) | Channel switching device | |
| JPH0561648A (en) | Partial multiplier selecting circuit | |
| KR200161731Y1 (en) | Multiple channel selecting apparatus | |
| JPH07254855A (en) | A/d converter | |
| KR930018535A (en) | Left / Right channel signal exchange circuit in stereo dedicated audio device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |