KR200161731Y1

KR200161731Y1 - Multiple channel selecting apparatus

Info

Publication number: KR200161731Y1
Application number: KR2019960045609U
Authority: KR
Inventors: 김태경
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1996-12-04
Filing date: 1996-12-04
Publication date: 1999-12-01
Also published as: KR19980032723U

Abstract

본 고안은 다중 채널을 선택하는 장치에 관한 것으로, 특히 단순한 구조를 사용하여 채널의 수가 매우 증가하거나 연속적인 채널을 반복적으로 선택함에 적합하도록 한 다중 채널 선택 장치에 관한 것이다.The present invention relates to an apparatus for selecting multiple channels, and more particularly, to an apparatus for selecting multiple channels, which is adapted to repeatedly select a continuous channel or increase the number of channels using a simple structure.

종래에는 디코더나 멀티플렉서의 입력으로 게이트와 버퍼가 필요하므로 여러 개의 연속적인 채널을 선택하는 경우에 지연 문제와 소자의 사용 증대를 가져오는 문제점이 있었다.Conventionally, since a gate and a buffer are required as inputs of a decoder or a multiplexer, there is a problem in that a delay problem and an increase in the use of devices are selected when selecting multiple consecutive channels.

본 고안에 의해 클럭 발생부로부터 생성된 서브하이웨이의 채널에 동기를 맞춘 클럭을 쉬프트 레지스터에서 쉬프트시켜 라인 선택 신호로 라인 드라이버에 인가하여 채널이 선택되도록 하므로써, 다중 채널 선택 시에 필요한 일반 디코더 회로의 동기 문제 및 채널 수의 증가나 연속적인 채널의 반복적인 선택이 지연 시간없이 가능하다.According to the present invention, a clock synchronized with a channel of a subhighway generated from a clock generator is shifted in a shift register and applied to a line driver as a line selection signal so that a channel is selected. Synchronization problems and an increase in the number of channels or repeated selection of consecutive channels are possible without delay.

Description

Multi channel selector

일반적으로, 다중 채널 선택 장치는 도 1에 도시된 바와 같이, 서브하이웨이(Subhighway) 신호를 생성하여 하나의 라인씩으로 해당 1라인의 서브하이웨이 신호를 인가하는 채널 신호 발생부(Channel Signal Generator ; 11)와, n 개의 라인(Line)을 선택하기 위한 2^n-1개의 라인 선택 신호를 생성하여 인가하는 라인 선택 신호 발생부(Line Select Signal Generator ; 12)와, 해당 라인 선택 신호 발생부(12)로부터 인가되는 2^n-1개의 라인 선택 신호가 독립적인 출력을 가질 수 있도록 하기 위해 해당 2^n-1개의 라인 선택 신호를 복호화하여 해당 n 개의 복호화된 신호를 인가하는 디코더(Decoder ; 13)와, 해당 디코더(13)로부터 인가되는 복호화된 신호에 따라 출력 라인(L1 ~ Ln)을 선택하고 해당 채널 신호 발생부(11)로부터 인가되는 1라인의 서브하이웨이 신호를 해당 선택된 출력 라인(L1 ~ Ln)으로 출력하는 라인 드라이버(Line Driver ; 14)를 포함하여 이루어져 있다.In general, the multi-channel selecting apparatus generates a subhighway signal and applies a subhighway signal of one line to each line as shown in FIG. 1. And a line select signal generator 12 for generating and applying 2 ^n-1 line select signals for selecting ⁿ lines, from the line select signal generator 12. A decoder (Decoder) 13 which decodes the 2 ^n-1 line selection signals and applies the n decoded signals so that the applied 2 ^n-1 line selection signals have independent outputs; The output lines L1 to Ln are selected according to the decoded signal applied from the decoder 13 and the subhighway signal of one line applied from the channel signal generator 11 is selected. Ln) to a line driver (Line Driver) 14 to be output.

상술한 바와 같이 구성된 종래의 다중 채널 선택 장치는 다음과 같이 동작한다.The conventional multi-channel selection device configured as described above operates as follows.

먼저, 채널 신호 발생부(11)에서 서브하이웨이 신호를 생성하여 라인 드라이버(14)로 해당 서브하이웨이 신호를 1라인씩으로 인가하면, 해당 1라인의 서브하이웨이 신호가 n 개의 출력 라인(L1 ~ Ln) 중의 선택된 하나로 출력될 수 있도록 하는 다중 채널의 선택에 있어서 라인 선택 신호 발생부(12)에서 2^n-1개의 라인 선택 신호를 생성하여 디코더(13)에 인가한다. 그리고, 해당 서브하이웨이 신호는 T1인 경우에는 24 채널로 되어 있고 E1인 경우에는 32 채널로 되어 있다.First, when the channel signal generator 11 generates a subhighway signal and applies the subhighway signal to the line driver 14 by one line, the subhighway signal of the corresponding one line is n output lines L1 to Ln. In the multi-channel selection for outputting to one of the selected ones, the line selection signal generator 12 generates 2 ^n-1 line selection signals and applies them to the decoder 13. The subhighway signal has 24 channels in the case of T1 and 32 channels in the case of E1.

이에, 상기 디코더(13)는 상기 라인 선택 신호 발생부(12)로부터 인가되는 2^n-1개의 라인 선택 신호를 복호화하여 해당 n 개의 복호화된 신호를 상기 라인 드라이버(14)에 인가하고, 상기 라인 드라이버(14)는 상기 디코더(13)로부터 인가되는 복호화된 신호에 따라 출력 라인(L1 ~ Ln)을 선택하여 상기 채널 발생부(11)로부터 인가되는 1라인의 서브하이웨이 신호를 해당 선택된 출력 라인(L1 ~ Ln)으로 출력하게 된다.Accordingly, the decoder 13 decodes 2 ^n-1 line selection signals applied from the line selection signal generator 12 and applies the corresponding n decoded signals to the line driver 14, and the line The driver 14 selects output lines L1 to Ln in accordance with the decoded signal applied from the decoder 13 to output a subhighway signal of one line applied from the channel generator 11 to the selected output line ( L1 ~ Ln).

그런데, 상기 디코더(13)나 멀티플렉서(Multiplexer)를 사용하고 해당 디코더(13)나 멀티플렉서의 입력으로 카운터(Counter) 회로 등을 사용해야 하므로, 이를 제어하기 위한 제어 신호의 생성 및 구현에 많은 게이트(Gate)와 버퍼(Buffer)가 필요하게 되어 다중 채널의 선택 시에 많은 지연 시간과 많은 소자가 필요하게 된다.However, since the decoder 13 or the multiplexer is used and a counter circuit or the like must be used as the input of the decoder 13 or the multiplexer, many gates are generated for generating and implementing a control signal for controlling the same. ) And a buffer, which requires a lot of delay time and many elements when selecting multiple channels.

즉, 상기 n 개의 출력 라인(L1 ~Ln)을 나타내기 위해서는 각 라인 당 n 개의 입력의 앤드 게이트가 필요하게 되고 1 개의 라인이 추가될 때마다 n+1 개의 앤드 게이트가 다시 필요하게 되므로, 많은 게이트를 통과하게 되어 출력에 나타나는 시간이 점점 더 많이 걸리게 되어 효율적인 출력을 위해서는 n 개의 입력에 대해 반드시 2ⁿ개의 출력이어야만 한다. 또한, 출력의 개수가 2ⁿ개와 동일하지 않게 되면, 이에 사용되는 카운터의 동기가 출력의 동기가 맞지 않게 되어 별도의 회로를 사용하여 해당 카운터의 동기를 맞추어 주어야 한다.That is, in order to represent the n output lines L1 to Ln, n input gates of n inputs are required for each line, and n + 1 AND gates are needed again each time one line is added. Passing through the gate takes more and more time to appear on the output, which must be 2 ⁿ outputs for the n inputs for efficient output. In addition, if the number of outputs is not equal to 2 ⁿ , the synchronization of the counters used therein is not synchronized with the outputs, so that the counters must be synchronized using a separate circuit.

그리고, 상기 라인 드라이버(14)에서 선택 입력의 상태를 검사하여 해당 입력 상태에 맞는 라인을 선택하게 되는데, 즉 n 개의 입력에 대해 2ⁿ개의 출력 중에 n 개의 입력에 나타나는 상태 번째의 출력이 가능하게 된다. 예로, 입력에 이진수 `0111(₂)'가 나타나면 7 번째 출력이 가능하게 된다.The line driver 14 checks the state of the selection input and selects a line suitable for the input state. That is, the output of the state number appearing at n inputs among 2 ⁿ outputs for the n inputs is possible. do. For example, if the binary `0111 ( ₂ ) 'appears on the input, the seventh output is possible.

또한, 반복되는 연속적인 처리를 위해서는 무한 루프(Loop)로 동작되는 카운터를 선택 입력에 사용해야 된다.In addition, a counter that operates in an infinite loop must be used for the selection input for repeated continuous processing.

이와 같이, 종래에는 디코더나 멀티플렉서의 입력으로 게이트와 버퍼가 필요하므로 여러 개의 연속적인 채널을 선택하는 경우에 지연 문제와 소자의 사용 증대를 가져오는 문제점이 있었다.As described above, since a gate and a buffer are required as inputs of a decoder or a multiplexer, there is a problem in that a delay problem and an increase in the use of devices are selected when selecting multiple consecutive channels.

상기한 문제점을 해결하기 위해, 본 고안은 다중 채널의 수가 매우 증가하거나 연속적인 채널의 반복적인 선택을 단순한 구조로 지연 시간없이 가능하도록 한 다중 채널 선택 장치를 제공하는 것을 목적으로 한다.In order to solve the above problems, an object of the present invention is to provide a multi-channel selection apparatus that enables a very large number of multi-channels or a repetitive selection of consecutive channels without a delay time in a simple structure.

상기와 같은 목적을 달성하기 위한 본 고안은 서브하이웨이 신호를 생성하여 하나의 라인씩으로 인가하는 채널 신호 발생부와, 라인 선택 신호에 따라 n 개의 출력 라인을 선택하고 해당 채널 신호 발생부로부터 인가되는 1라인의 서브하이웨이 신호를 해당 선택된 출력 라인으로 출력하는 라인 드라이버를 구비하는 다중 채널 선택 장치에 있어서, 상기 채널 신호 발생부에서 생성된 서브하이웨이 신호의 채널에 동기를 맞추어 순환 클럭 신호와 쉬프트 클럭 신호를 생성하여 인가하는 클럭 발생부와; n 개의 쉬프트 레지스터를 직렬로 구비하고, 상기 클럭 발생부로부터 인가되는 순환 클럭 신호와 쉬프트 클럭 신호에 따라 상기 라인 선택 신호를 상기 라인 드라이버에 인가하는 쉬프트 레지스터부를 포함하여 이루어진 것을 특징으로 한다.The present invention for achieving the above object is a channel signal generator for generating a sub-highway signal to apply a line by one, and selects n output lines in accordance with the line selection signal and is applied from the corresponding channel signal generator 1 A multi-channel selection device comprising a line driver for outputting a subhighway signal of a line to a corresponding output line, wherein the cyclic clock signal and the shift clock signal are synchronized with a channel of the subhighway signal generated by the channel signal generator. A clock generator which generates and applies the clock generator; and a shift register unit having n shift registers in series and applying the line selection signal to the line driver according to a cyclic clock signal and a shift clock signal applied from the clock generator.

도 1은 종래의 다중 채널 선택 장치를 나타낸 구성 블록도.1 is a block diagram showing a conventional multi-channel selection device.

도 2는 본 고안의 실시예에 따른 다중 채널 선택 장치를 나타낸 구성 블록도.2 is a block diagram showing a multi-channel selection device according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11, 21 : 채널 신호 발생부(Channel Signal Generator)11, 21: Channel Signal Generator

12 : 라인 선택 신호 발생부(Line Select Signal Generator)12: Line Select Signal Generator

13 : 디코더(Decoder) 14, 24 : 라인 드라이버(Line Driver)13: Decoder 14, 24: Line Driver

22 : 클럭 발생부(Clock Generator) 23 : 쉬프트 레지스터부(Shift Register)22: Clock Generator 23: Shift Register

본 고안의 실시예에 따른 다중 채널 선택 장치는 도 2에 도시된 바와 같이, 채널 신호 발생부(21)와, 클럭 발생부(Clock Generator ; 22)와, 쉬프트 레지스터부(Shift Register ; 23)와, 라인 드라이버(24)를 포함하여 이루어진다.As shown in FIG. 2, the multi-channel selecting apparatus according to the embodiment of the present invention includes a channel signal generator 21, a clock generator 22, a shift register 23, And a line driver 24.

상기 채널 신호 발생부(21)는 서브하이웨이 신호를 생성하여 해당 서브하이웨이 신호를 하나의 라인씩으로 상기 라인 드라이버(24)에 인가한다.The channel signal generator 21 generates a subhighway signal and applies the subhighway signal to the line driver 24 by one line.

상기 클럭 발생부(22)는 상기 채널 신호 발생부(21)에서 생성된 서브하이웨이 신호의 채널에 동기를 맞추어 순환 클럭 신호와 쉬프트 클럭 신호를 생성하여 상기 쉬프트 레지스터부(23)에 인가한다. 그리고, 해당 순환 클럭 신호는 전체 채널의 처리 과정에서 한 번 순환되는 주기에 생성하는 클럭, 즉 전체 채널 동기가 되는 클럭으로, 해당 클럭 구간은 상기 채널 신호 발생부(21)에서 생성된 서브하이웨이 신호의 하나의 채널이 점유하는 시간보다 작고 각 채널을 동작할 소자 또는 상황이 만족할 정도의 폭을 지닌다. 또한, 해당 쉬프트 클럭 신호는 상기 채널 신호 발생부(21)에서 생성된 서브하이웨이 신호의 하나의 채널이 할당되는 주기에 생성되는 클럭, 채널 및 라인 수의 주기를 가지는 클럭으로, 해당 순환 클럭 신호의 클럭 구간 내에서 충분히 동작할만한 시간에 트리거(Trigger)된다.The clock generator 22 generates a cyclic clock signal and a shift clock signal in synchronization with a channel of the subhighway signal generated by the channel signal generator 21 and applies the shift clock signal to the shift register 23. The cyclic clock signal is a clock generated in a cycle that is cycled once in the process of all channels, that is, a clock that is synchronized with all channels, and the clock period is a subhighway signal generated by the channel signal generator 21. It is shorter than the time occupied by one channel, and is wide enough for the device or situation to operate each channel. In addition, the shift clock signal is a clock having a period of a clock, a channel, and a number of lines generated in a period to which one channel of the subhighway signal generated by the channel signal generator 21 is allocated. Triggered at a time sufficient to operate within the clock period.

상기 쉬프트 레지스터부(23)는 출력 라인(L1 ~ Ln)의 수와 동일한 갯수의 쉬프트 레지스터를 직렬로 구비하고, 상기 클럭 발생부(22)로부터 인가되는 순환 클럭 신호와 쉬프트 클럭 신호에 따라 라인 선택 신호를 상기 라인 드라이버(24)에 인가한다.The shift register section 23 includes the same number of shift registers as the number of output lines L1 to Ln in series, and selects lines according to a cyclic clock signal and a shift clock signal applied from the clock generator 22. The signal is applied to the line driver 24.

상기 라인 드라이버(24)는 상기 쉬프트 레지스터(23)로부터 인가되는 라인 선택 신호에 따라 n 개의 출력 라인(L1 ~ Ln)을 선택하고 상기 채널 신호 발생부(21)로부터 인가되는 1라인의 서브하이웨이 신호를 해당 선택된 출력 라인(L1 ~ Ln)으로 출력한다.The line driver 24 selects n output lines L1 to Ln according to the line selection signal applied from the shift register 23, and the subhighway signal of one line applied from the channel signal generator 21. Output to the selected output lines L1 to Ln.

본 고안의 실시예에 따른 다중 채널 선택 장치는 다음과 같이 동작한다.The multi-channel selection device according to an embodiment of the present invention operates as follows.

먼저, 채널 신호 발생부(11)에서 서브하이웨이 신호를 생성하여 라인 드라이버(14)로 해당 서브하이웨이 신호를 1라인씩으로 인가하면, 해당 1라인의 서브하이웨이 신호가 n 개의 출력 라인(L1 ~ Ln) 중의 선택된 하나로 출력될 수 있도록 하는 다중 채널의 선택에 있어서 쉬프트 레지스터부(23)는 쉬프트 레지스터를 선택에 필요한 수, 즉 출력 라인(L1 ~ Ln)의 수와 동일한 개수인 n 개의 쉬프트 레지스터를 직렬로 구비한다.First, when the channel signal generator 11 generates a subhighway signal and applies the subhighway signal to the line driver 14 by one line, the subhighway signal of the corresponding one line is n output lines L1 to Ln. In selecting a multi-channel which can be output to one of the selected ones, the shift register section 23 serially outputs n shift registers, which is the number required for selecting the shift registers, that is, the same number as the number of output lines L1 to Ln. Equipped.

클럭 발생부(22)는 전체 채널의 동기가 되는 주기에 순환 클럭 신호를 생성하고 상기 채널 신호 발생부(21)에서 생성된 서브하이웨이 신호의 하나의 채널이 할당되는 주기에 채널 및 라인 수의 주기를 가지는 쉬프트 클럭 신호를 생성하여 상기 쉬프트 레지스터부(23)에 인가한다.The clock generator 22 generates a cyclic clock signal in a period in which all channels are synchronized, and a period of channels and lines in a cycle in which one channel of the subhighway signal generated by the channel signal generator 21 is allocated. A shift clock signal having a? Is generated and applied to the shift register unit 23.

이 때, 해당 쉬프트 클럭 신호가 해당 순환 클럭 신호의 클럭 구간 내에서 충분히 동작할만한 시간에 트리거될 수 있도록 인가하므로서, 상기 쉬프트 레지스터부(23)는 상기 클럭 발생부(22)로부터 인가되는 순환 클럭 신호와 쉬프트 클럭 신호에 따라 상기 필요한 수만큼의 쉬프트 레지스터를 통해 라인 선택 신호를 라인 드라이버(24)에 인가한다.At this time, since the shift clock signal is applied to be triggered at a time sufficient to operate within the clock period of the cyclic clock signal, the shift register unit 23 is a cyclic clock signal applied from the clock generator 22. The line select signal is applied to the line driver 24 through the required number of shift registers according to the shift clock signal.

이에, 상기 쉬프트 레지스터(23)로부터 인가되는 라인 선택 신호에 따라 상기 라인 드라이버(24)에서 n 개의 출력 라인(L1 ~ Ln)을 선택하고 상기 채널 신호 발생부(21)로부터 인가되는 1라인의 서브하이웨이 신호를 해당 선택된 출력 라인(L1 ~ Ln)으로 출력하게 된다.Accordingly, according to the line selection signal applied from the shift register 23, the n driver lines L1 to Ln are selected by the line driver 24, and the sub line of one line applied from the channel signal generator 21 is selected. The highway signal is output to the selected output lines L1 to Ln.

이렇게 상기 쉬프트 레지스터부(23)를 사용하므로서, 상기 채널이 많지더라도 해당 추가 채널에 대해 상기 쉬프트 레지스터부(23)의 쉬프트 레지스터의 하나의 셀만 할당하면 되어 출력이 반드시 2ⁿ개가 아닌 회로에도 사용이 가능하며, 다음 채널로의 절체 시에 종래의 카운터와 같은 것을 사용하지 않으므로 선택 처리에 대한 지연 시간이 없어 정확한 절체를 요구하는 출력의 경우에도 응용이 가능하다.By using the shift register 23 as described above, even if there are many channels, only one cell of the shift register of the shift register 23 is allocated to the corresponding additional channel, so that the output is not necessarily used for a circuit whose output is not 2 ^n. In addition, since the same counter as the conventional counter is not used when switching to the next channel, there is no delay time for the selection process, and thus the application is possible even in the case of an output requiring accurate switching.

이상과 같이, 본 고안에 의해 클럭 발생부로부터 생성된 서브하이웨이의 채널에 동기를 맞춘 클럭을 쉬프트 레지스터에서 쉬프트시켜 라인 선택 신호로 라인 드라이버에 인가하여 채널이 선택되도록 하므로써, 다중 채널 선택 시에 필요한 일반 디코더 회로의 동기 문제 및 채널 수의 증가나 연속적인 채널의 반복적인 선택이 지연 시간없이 가능하다.As described above, by shifting the clock synchronized with the channel of the subhighway generated from the clock generator by the present invention in the shift register, and applying the line selection signal to the line driver so that the channel is selected, it is necessary for multichannel selection. Synchronization problems of general decoder circuits and an increase in the number of channels or repeated selection of consecutive channels are possible without delay.

Claims

A channel signal generator 21 for generating a subhighway signal and applying each line, and n output lines L1 to Ln are selected according to the line selection signal, and 1 is applied from the corresponding channel signal generator 21. A multi-channel selecting device having a line driver 24 for outputting a subhighway signal of a line to a corresponding selected output line L1 to Ln, wherein the channel of the subhighway signal generated by the channel signal generator 21 is provided. A clock generator 22 generating and applying a cyclic clock signal and a shift clock signal in synchronization with each other; a shift register section 23 having n shift registers in series and applying the line selection signal to the line driver 24 in accordance with a cyclic clock signal and a shift clock signal applied from the clock generator 22; Multi-channel selection device comprising a.