KR19980054482A - Method of forming device isolation film in semiconductor device - Google Patents

Method of forming device isolation film in semiconductor device Download PDF

Info

Publication number
KR19980054482A
KR19980054482A KR1019960073645A KR19960073645A KR19980054482A KR 19980054482 A KR19980054482 A KR 19980054482A KR 1019960073645 A KR1019960073645 A KR 1019960073645A KR 19960073645 A KR19960073645 A KR 19960073645A KR 19980054482 A KR19980054482 A KR 19980054482A
Authority
KR
South Korea
Prior art keywords
film
protective film
forming
etching
insulating film
Prior art date
Application number
KR1019960073645A
Other languages
Korean (ko)
Inventor
이기엽
남기원
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960073645A priority Critical patent/KR19980054482A/en
Publication of KR19980054482A publication Critical patent/KR19980054482A/en

Links

Landscapes

  • Element Separation (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 장치 제조방법.Semiconductor device manufacturing method.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

트랜치 형성을 위한 식각 공정시 식각제로 쓰인 식각가스에 의한 기판 손상분을 최소화하기 위한 반도체 장치의 소자 분리막 형성방법을 제공하고자 함.To provide a method of forming a device isolation layer of a semiconductor device to minimize substrate damage caused by the etching gas used as an etchant in the etching process for forming the trench.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

반도체 기판상에 후속 공정에서 활성 영역이 손상되는 것을 방지하기 위한 보호막을 형성하고, 소자분리 마스크를 사용하여 상기 보호막 및 소정 깊이의 반도체 기판을 식각하여 폴리머에 의해 측벽이 보호된 타원형태의 트랜치를 형성한 후, 전체구조 상부에 절연막을 형성하고, 상기 절연막과 상기 보호막과의 식각선택비를 이용한 전면 식각 공정에 의해 상기 보호막이 노출될때까지 상기 절연막을 제거하는 것을 포함해서 이루어진 소자분리막 형성방법을 제공하고자 함.An elliptical trench in which sidewalls are protected by a polymer is formed by forming a protective film on the semiconductor substrate to prevent damage to the active region in a subsequent process, and etching the protective film and the semiconductor substrate having a predetermined depth by using an isolation mask. And forming an insulating film over the entire structure, and removing the insulating film until the protective film is exposed by an entire etching process using an etching selectivity ratio between the insulating film and the protective film. To provide.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치 제조 공정중 소자 분리막 형성방법에 이용됨.It is used in the method of forming a device separator in a semiconductor device manufacturing process.

Description

반도체 장치의 소자 분리막 형성방법Method of forming device isolation film in semiconductor device

본 발명은 반도체 장치의 소자 분리막 형성방법에 관한 것이다.The present invention relates to a method of forming an isolation film in a semiconductor device.

일반적으로, 소자 분리막은 집적소자를 구성하는 개별소자를 전기적 및 구조적으로 서로 분리시켜, 각 소자가 인접한 소자의 간섭을 받지 않고 독자적으로 주어진 기능을 수행할 수 있도록 한다.In general, the device isolation layer electrically and structurally separates the individual elements constituting the integrated device, so that each device can perform its own function without interference from adjacent devices.

종래에는, 상기와 같은 소자분리막은 소자분리 영역의 실리콘 기판을 산화시키는 LOCOS(LOCal Oxidation of Silicon) 공정이나 PBL(Polysilicon Buffered LOCal Oxidation of Silicon ; 이하 PBL이라 칭함) 공정에 의해 형성하거나, 소자 분리 영역의 실리콘 기판을 식각하여 트랜치를 형성한 후, CVD 산화막을 매립시키는 트랜치 공정에 의해 형성하였다.Conventionally, the device isolation film as described above is formed by a LOCOS (LOCal Oxidation of Silicon) process or a PBL (Polysilicon Buffered LOCal Oxidation of Silicon (PBL)) process to oxidize a silicon substrate of the device isolation region, or a device isolation region. The silicon substrate was etched to form a trench, and then formed by a trench process of embedding a CVD oxide film.

먼저, PBL 공정의 경우 실리콘 기판상에 패드 산화막, 질화막 및 폴리실리콘막을 차례로 형성하고, 활성영역과 오버랩되는 소자 분리 마스크를 사용하여 패드 산화막이 드러날때까지 상기 폴리실리콘막 및 질화막을 제거한 다음, 열산화(Thermal Oxidation) 공정을 통해 소자간 절연막인 필드 산화막(Field Oxide)을 형성하였다.First, in the case of the PBL process, a pad oxide film, a nitride film, and a polysilicon film are sequentially formed on a silicon substrate, and the polysilicon film and the nitride film are removed until the pad oxide film is exposed using an element isolation mask that overlaps the active region. A field oxide film, which is an insulating film between devices, was formed through a thermal oxidation process.

이어서, 트랜치 공정의 경우 실리콘 기판 상부에 패드 산화막 및 질화막을 차례로 형성한 후, 소자분리 마스크를 이용한 식각 공정에 의해 질화막, 패드 산화막 및 소정깊이의 실리콘 기판을 제거하여 트랜치 구조를 형성한 후, 전체구조 상부에 산화막을 증착한 다음, 상기 질화막이 드러날때까지 상기 산화막을 화학적 기계적 연마(Chemical Mecanical Polyshing) 방식으로 제거하여 평탄화하여 잔류하는 산화막으로 소자간 절연막인 필드 산화막을 형성하였다.Subsequently, in the trench process, after the pad oxide film and the nitride film are sequentially formed on the silicon substrate, the trench structure is formed by removing the nitride film, the pad oxide film and the silicon substrate having a predetermined depth by an etching process using an element isolation mask. After depositing an oxide film on the structure, the oxide film was removed by chemical mechanical polishing until the nitride film was exposed to planarize to form a field oxide film as an inter-element insulating film.

그러나, 전자의 경우 0.30㎛이하 즉 256M DRAM, 1Giga 이상의 디자인 룰(Design Rule)을 갖는 소자에서는 더블 버즈 비크(Double Bird'S Beak) 발생으로 인해 활성영역이 감소하게 되고, 후자의 경우 트랜치 형성을 위한 식각 공정시 활성영역상에 식각제로 쓰인 식각가스가 잔류하게 되고, 잔류하는 식각가스에 의해 기판이 손상됨에 따라 트랜지스터의 동작과 관련하여 소자의 문턱 전압에 영향을 끼치게 되는 등의 문제점이 있었다.However, in the former, the active area is reduced due to the occurrence of a double bird's beak in the device having a design rule of less than 0.30 μm, that is, 256M DRAM and 1 Giga or more, and in the latter, etching for forming trenches During the process, the etching gas used as an etchant remains in the active region, and the substrate is damaged by the remaining etching gas, thereby affecting the threshold voltage of the device in relation to the operation of the transistor.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 트랜치 형성을 위한 식각 공정시 식각제로 쓰인 식각가스에 의한 기판 손상분을 최소화하기 위한 반도체 장치의 소자 분리막 형성방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method for forming a device isolation layer of a semiconductor device for minimizing damage to a substrate by an etching gas used as an etchant during an etching process for forming a trench.

도 1A 내지 도 1C는 본 발명의 일실시예에 따른 반도체 장치의 소자 분리막 형성 공정 단면도.1A to 1C are cross-sectional views of a device isolation film forming process in a semiconductor device according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 실리콘 기판20 : 자연 산화막10 silicon substrate 20 natural oxide film

20 : 산화질화막40 : CVD 산화막20 oxynitride film 40 CVD oxide film

40a : 필드 산화막50 : 포토레지스트 패턴40a: field oxide film 50: photoresist pattern

상기 목적을 달성하기 위하여 본 발명은 반도체 기판상에 후속 공정에서 활성 영역이 손상되는 것을 방지하기 위한 보호막을 형성하는 단계; 상기 보호막상에 소자분리 마스크를 사용하여 활성영역과 오버랩되는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로하여 상기 보호막 및 소정 깊이의 반도체 기판을 식각하여 폴리머에 의해 측벽이 보호된 타원형태의 트랜치를 형성하는 단계; 상기 포토레지스트 패턴을 제거한 후, 전체구조 상부에 절연막을 형성하는 단계; 상기 절연막과 상기 보호막과의 식각선택비를 이용한 전면 식각 공정에 의해 상기 보호막이 노출될때까지 상기 절연막을 제거하는 단계; 및 상기 보호막을 제거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention comprises the steps of forming a protective film on the semiconductor substrate to prevent damage to the active region in a subsequent process; Forming a photoresist pattern on the passivation layer, the photoresist pattern overlapping an active region using an isolation mask; Etching the passivation layer and the semiconductor substrate having a predetermined depth by using the photoresist pattern as an etching mask to form an elliptical trench in which sidewalls are protected by a polymer; Removing the photoresist pattern and forming an insulating film on the entire structure; Removing the insulating film until the protective film is exposed by a front surface etching process using an etching selectivity ratio between the insulating film and the protective film; And removing the protective film.

이하, 본 발명을 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.

도 1A 내지 1C는 본 발명의 일실시예에 따른 반도체 장치의 소자 분리막 형성 공정 단면도이다.1A to 1C are cross-sectional views of a device isolation film forming process of a semiconductor device according to an embodiment of the present invention.

먼저, 도 1A는 자연산화막(20)이 기형성된 실리콘 기판(10)상에 산화질화막(30)을 형성하고, 상기 산화질화막(30) 상부에 후속 공정에서 형성될 소자분리 영역이 노출되는 포토레지스트 패턴(50)을 형성한 후, 상기 포토레지스트 패턴(50)을 식각장벽으로 한 건식 식각(Dry Etch) 공정에 의해 상기 산화질화막(30), 자연산화막(20) 및 소자분리 공정에서 요구되는 정도의 실리콘 기판(10)을 식각하여 트렌티(Trench) 구조를 형성시킨 것을 도시한 것이다.First, FIG. 1A illustrates a photoresist forming an oxynitride layer 30 on a silicon substrate 10 on which a natural oxide layer 20 is already formed, and exposing a device isolation region to be formed in a subsequent process on the oxynitride layer 30. After the pattern 50 is formed, a dry etching process using the photoresist pattern 50 as an etch barrier, and the degree required in the oxynitride film 30, the natural oxide film 20, and the device isolation process The silicon substrate 10 is etched to form a trench structure.

이때, 상기 포토레지스트 패턴(50)을 식각 마스크로한 식각 공정시 상기 포토레지스트 패턴(50)과 상기 건식 식각 공정에서 식각제로 쓰인 식각 가스와 반응하여 생성된 폴리머(60)가 상기 트랜치된 실리콘 기판(10), 자연산화막(20), 산화질화막(30) 및 상기 포토레지스트 패턴(50) 측벽에 패시배이션됨으로써 트랜치된 기판 안쪽으로 들어갈수록 공간이 줄어드는 타원(Ellipsoid) 형태의 트랜치를 형성하게 된다.In this case, in the etching process using the photoresist pattern 50 as an etch mask, the polymer 60 generated by reacting with the photoresist pattern 50 and an etching gas used as an etchant in the dry etching process is the trenched silicon substrate. 10, passivation is performed on the natural oxide film 20, the oxynitride film 30, and the sidewalls of the photoresist pattern 50 to form an ellipsoid-shaped trench in which a space decreases as it enters the trenched substrate. .

또한, 상기 산화질화막(30)은 이후의 소자분리막 형성을 위한 산화막 형성 및 에치백 공정시 상기 실리콘 기판(10)이 손상되는 것을 방지하기 위한 보호막으로 형성된다.In addition, the oxynitride layer 30 is formed as a protective layer for preventing the silicon substrate 10 from being damaged during an oxide layer formation and an etch back process for forming a device isolation layer.

이어서, 도 1B는 상기 포토레지스트 패턴(50)을 제거하고, 일련의 세정 공정을 거쳐 트랜치된 부분에 패시배이션된 폴리머(60)를 제거한 후, 전체구조 상부에 CVD(Chemical Vapor Deposition ; 이하 CVD라 칭함) 방식에 의해 상기 트랜치된 실리콘 기판(10)을 충분히 메울 수 있는 두께의 산화막(40)을 형성한 것을 도시한 것으로, 이때, 상기 DVD 방식에 의한 산화막(40) 형성 공정시 타원 형태의 트랜치 형성으로 인해 트랜치 입구(도면 부호, A) 부분에 있어서 산화막의 돌출(Overhang)현상을 방지할 수 있다.Subsequently, FIG. 1B removes the photoresist pattern 50, removes the polymer 60 passivated in the trenched portion through a series of cleaning processes, and then deposits CVD (Chemical Vapor Deposition) on the entire structure. The oxide film 40 is formed to have a thickness enough to fill the trenched silicon substrate 10 by the method, in which the elliptic shape is formed during the DVD film formation process by the DVD method. Due to the trench formation, overhang of the oxide layer may be prevented at the trench inlet (A).

마지막으로, 도 1C는 상기 CVD 방식에 의한 산화막(40)에 대한 산화질화막(30)의 식각 선택비를 낮추기 위해 주요 식각가스에 질소(Nitrogen) 가스를 포함하여 상기 산화질화막(30)이 노출될때까지 상기 CVD 방식에 의한 산화막(40)을 전면(Blanket) 건식식각한 후, 제 1 BOE/인산/제 2 BOE를 사용한 습식식각 공정에 의해 상기 산화질화막(30) 및 자연 산화막(20)을 제거하여 소자분리막인 필드 산화막(40a)을 형성한 것을 도시한 것이다.Lastly, FIG. 1C illustrates that when the oxynitride layer 30 is exposed to nitrogen oxide (Nitrogen) in the main etching gas in order to lower the etching selectivity of the oxynitride layer 30 to the oxide layer 40 by the CVD method. After the entire dry etching of the oxide film 40 by the CVD method until the wet etching process using a first BOE / phosphoric acid / a second BOE to remove the oxynitride film 30 and the natural oxide film 20 To form a field oxide film 40a as a device isolation film.

이때, 상기 제 2 BOE 공정을 제 1 BOE 공정시의 배쓰(Bath) 온도에 비해 고온으로 진행하여 트랜치 입구(A) 부분에 있어서 산화막의 첨점을 제거한다.At this time, the second BOE process is performed at a higher temperature than the bath temperature at the time of the first BOE process to remove the peaks of the oxide film in the trench inlet A.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

상기와 같이 이루어지는 본 발명은 트랜치 형성을 위한 식각 공정시 타원 형태의 트랜치를 형성함으로써 소자간 절연을 위한 소자분리막으로 사용될 필드 산화막 형성 공정시 야기되기 쉬운 돌출(Overhang) 현상을 방지할 수 있으며, 콘택 저항 개선을 위한 이온주입 및 식각 공정 마진을 확보할 수 있고, 또한 소자의 래치업(Latch-Up) 또는 리프래쉬 특성을 향상시킬 수 있다.The present invention made as described above can form an elliptic trench during the etching process for forming the trench to prevent an overhang phenomenon that is likely to occur during the field oxide film forming process to be used as an isolation layer for inter-device insulation. Ion implantation and etching process margins can be secured to improve resistance, and the device's latch-up or leaflash characteristics can be improved.

Claims (7)

반도체 기판상에 후속 공정에서 활성 영역이 손상되는 것을 방지하기 위한 보호막을 형성하는 단계;Forming a protective film on the semiconductor substrate to prevent damage to the active region in a subsequent process; 상기 보호막상에 소자분리 마스크를 사용하여 활성영역과 오버랩되는 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the passivation layer, the photoresist pattern overlapping an active region using an isolation mask; 상기 포토레지스트 패턴을 식각마스크로하여 상기 보호막 및 소정 깊이의 반도체 기판을 식각하여 폴리머에 의해 측벽이 보호된 타원형태의 트랜치를 형성하는 단계;Etching the passivation layer and the semiconductor substrate having a predetermined depth by using the photoresist pattern as an etching mask to form an elliptical trench in which sidewalls are protected by a polymer; 상기 포토레지스트 패턴을 제거한 후, 전체구조 상부에 절연막을 형성하는 단계;Removing the photoresist pattern and forming an insulating film on the entire structure; 상기 절연막과 상기 보호막과의 식각선택비를 이용한 전면 식각 공정에 의해 상기 보호막이 노출될때까지 상기 절연막을 제거하는 단계; 및Removing the insulating film until the protective film is exposed by a front surface etching process using an etching selectivity ratio between the insulating film and the protective film; And 상기 보호막을 제거하는 단계를 포함해서 이루어진 반도체 장치의 소자 분리막 형성방법.And removing the protective film. 제 1 항에 있어서,The method of claim 1, 상기 포토레지스트 패턴을 제거하는 단계 다음에 상기 폴리머를 제거하기 위한 일련의 세정 공정을 진행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And removing the photoresist pattern, and then performing a series of cleaning processes to remove the polymer. 제 1 항에 있어서,The method of claim 1, 상기 보호막은 하부에 자연산화막을 개재하여 형성된 질화막, 산화질화막 중 어느 한 막 인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.The protective film is a device isolation film forming method of a semiconductor device, characterized in that any one of a nitride film and an oxynitride film formed through a natural oxide film in the lower portion. 제 1 항에 있어서,The method of claim 1, 상기 절연막은 CVD 방식에 의한 산화막, 열산화막 중 어느 한 막인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And the insulating film is one of an oxide film and a thermal oxide film by a CVD method. 제 1 항에 있어서,The method of claim 1, 상기 절연막과 상기 보호막과의 식각선택비를 이용한 전면 식각 공정은 상기 절연막에 대한 상기 보호막의 식각 선택비를 낮추기 위하여 적어도 질소가스를 첨가하여 진행하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And a front surface etching process using an etching selectivity between the insulating film and the protective film is performed by adding at least nitrogen gas to lower the etching selectivity of the protective film with respect to the insulating film. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 보호막은 제 1 BOE/인산/제 2 BOE를 이용한 습식식각에 의해 제거하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And removing the protective film by wet etching using a first BOE / phosphate / second BOE. 제 6 항에 있어서,The method of claim 6, 상기 보호막 제거를 위한 제 1 BOE/인산/제 2 BOE 공정시 상기 제 2 BOE 공정을 상기 제 1 BOE 공정보다 고온에서 진행하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.And the second BOE process is performed at a higher temperature than the first BOE process during the first BOE / phosphate / second BOE process for removing the protective film.
KR1019960073645A 1996-12-27 1996-12-27 Method of forming device isolation film in semiconductor device KR19980054482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960073645A KR19980054482A (en) 1996-12-27 1996-12-27 Method of forming device isolation film in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073645A KR19980054482A (en) 1996-12-27 1996-12-27 Method of forming device isolation film in semiconductor device

Publications (1)

Publication Number Publication Date
KR19980054482A true KR19980054482A (en) 1998-09-25

Family

ID=66382004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073645A KR19980054482A (en) 1996-12-27 1996-12-27 Method of forming device isolation film in semiconductor device

Country Status (1)

Country Link
KR (1) KR19980054482A (en)

Similar Documents

Publication Publication Date Title
US6277709B1 (en) Method of forming shallow trench isolation structure
KR100224700B1 (en) Isolation method of semiconductor device
KR100214068B1 (en) Method of forming an element isolation film in a semiconductor device
KR100741876B1 (en) Manufacturing method of semiconductor device having trench isolation prevented from divot
US7144790B2 (en) Shallow trench isolation type semiconductor device and method of forming the same
JP2802600B2 (en) Method for manufacturing semiconductor device
KR19980054482A (en) Method of forming device isolation film in semiconductor device
KR0170897B1 (en) Method of manufacturing element-segregation insulating film of semiconductor device
KR100895824B1 (en) Method for forming isolation layer of semiconductor device
KR100305026B1 (en) Manufacturing method of semiconductor device
KR100195237B1 (en) Method for providing trench/locos isolation
KR0172760B1 (en) Method of manufacturing element-isolating insulation film of semiconductor device
KR100528797B1 (en) Method of forming an isolation film in a semiconductor device
KR100204022B1 (en) Method for forming an element isolation region in a semiconductor device
JP2000208607A (en) Method for forming insulating part of shallow-groove shape
KR20000043906A (en) Method for manufacturing semiconductor device
KR19980038880A (en) Device Separating Method of Semiconductor Device
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR0172301B1 (en) Method of isolating semiconductor device
KR100237030B1 (en) Method of forming an element field oxide film in a semiconductor device
JP3000130B2 (en) Method for manufacturing semiconductor device
KR20000003508A (en) Method of forming isolation film of semiconductor device
KR20030055997A (en) Semiconductor device having shallow trench isolation(STI) structure and method for forming the same
KR20000003489A (en) Device separation film forming method for semiconductor device
KR20040002117A (en) semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination