KR19980038880A - Device Separating Method of Semiconductor Device - Google Patents
Device Separating Method of Semiconductor Device Download PDFInfo
- Publication number
- KR19980038880A KR19980038880A KR1019960057820A KR19960057820A KR19980038880A KR 19980038880 A KR19980038880 A KR 19980038880A KR 1019960057820 A KR1019960057820 A KR 1019960057820A KR 19960057820 A KR19960057820 A KR 19960057820A KR 19980038880 A KR19980038880 A KR 19980038880A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- trench
- forming
- semiconductor substrate
- film
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 반도체 디바이스의 소자 분리막 형성 방법에 관한 것으로, 열산화막 패턴이 형성된 반도체 기판을 제공하는 단계; 반도체 기판 전면에 불순물을 이온 주입하여 노출된 반도체 기판 내에 질소 이온층을 형성하는 단계; 상기 열산화막 패턴의 측벽에 스페이서를 형성하는 단계; 상기 질소 이온층 내에 트랜치를 형성하기 위하여, 스페이서를 식각 마스크로 하여 상기 질소 이온층을 식각하는 단계; 트랜치가 형성된 질소 이온층을 고온 열처리하여 제 1 필드 산화막을 형성하는단계; 전체 상부에 소정 두께의 산화막을 형성하는 단계; 제 2 필드 산화막을 형성하기 위하여 상기 산화막, 스페이서 및 열산화막 패턴을 화학기계연마법으로 식각하는 단계를 포함하는 것을 특징으로 한다.The present invention relates to a method for forming a device isolation film of a semiconductor device, comprising: providing a semiconductor substrate having a thermal oxide film pattern formed thereon; Implanting impurities into the entire surface of the semiconductor substrate to form a nitrogen ion layer in the exposed semiconductor substrate; Forming spacers on sidewalls of the thermal oxide pattern; Etching the nitrogen ion layer using a spacer as an etch mask to form a trench in the nitrogen ion layer; Forming a first field oxide layer by performing a high temperature heat treatment on the trench where the trench is formed; Forming an oxide film having a predetermined thickness over the whole; And etching the oxide film, the spacer, and the thermal oxide film pattern by chemical mechanical polishing to form a second field oxide film.
Description
본 발명은 반도체 디바이스의 소자 분리막 형성 방법에 관한 것으로, 보다 상세하게는, 트랜치 형태의 필드 산화막을 형성하여 절연 특성을 개선시킨 반도체 디바이스의 소자 분리막 형성 방법에 관한 것이다.The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device in which a trench-type field oxide film is formed to improve insulation characteristics.
반도체 디바이스의 제조 공정에 있어서, 소자와 소자간을 격리 또는 절연시키기 위하여, 소자들 사이에는 소자 분리막이 형성되며, 이러한 소자 분리막을 형성하기 위한 종래의 방법으로는 열산화 공정을 이용하는 로코스(local oxidation of silicon : LOCOS)에 의한 소자 분리막 형성 방법이 주로 이용되고 있다.In the manufacturing process of a semiconductor device, in order to isolate or insulate an element from an element, an element isolation film is formed between the elements, and a conventional method for forming such an element isolation film is a local process using a thermal oxidation process. The device isolation film formation method by oxidation of silicon (LOCOS) is mainly used.
그러나, 이러한 로코스 기술을 이용한 소자 분리막 형성 방법은 열산화 공정시 발생되는 버드 빅(bird's beak)으로 인하여 소자의 활성 영역이 감소되는 문제점이 있으며, 이는 반도체 장치의 집적도 및 전기적 특성을 떨어뜨리는 원인으로 작용하게 된다.However, the method of forming a device isolation layer using the LOCOS technology has a problem in that the active area of the device is reduced due to the bird's beak generated during the thermal oxidation process, which causes a decrease in the integration and electrical characteristics of the semiconductor device. Will act as.
따라서, 상기 문제점을 해결하기 위한 종래의 다른 방법으로써, 트랜치를 이용한 소자 분리막 형성 방법이 이용되어져 왔으며, 트랜치를 이용한 반도체 디바이스의 소자 분리막 형성 방법을 도 1a 내지 도 1e 를 참조하여 설명하면 다음과 같다.Therefore, as another conventional method for solving the above problems, a method of forming an isolation layer using a trench has been used, and a method of forming an isolation layer of a semiconductor device using a trench is described below with reference to FIGS. 1A to 1E. .
도 1a 를 참조하면, 반도체 기판(1) 상에 소정 두께의 열산화막(2)이 형성되고, 열산화막(2) 상에 산화 방지용 질화막 패턴(3)이 형성된다. 그리고 나서, 질화막 패턴(3)을 마스크로 하여 반도체 기판(1) 전면에 산소 이온이 주입되고, 노출된 반도체 기판(1) 내에 산소 이온층(4)이 형성된다.Referring to FIG. 1A, a thermal oxide film 2 having a predetermined thickness is formed on a semiconductor substrate 1, and an oxidation-resistant nitride film pattern 3 is formed on the thermal oxide film 2. Then, oxygen ions are implanted into the entire surface of the semiconductor substrate 1 using the nitride film pattern 3 as a mask, and an oxygen ion layer 4 is formed in the exposed semiconductor substrate 1.
도 1b 를 참조하면, 질화막 패턴(3)의 측벽에 공지의 방법으로 산화막 스페이서(5)가 형성되고, 산화막 스페이서(5)를 식각 마스크로 하는 식각 공정에 의해 산소 이온층(4)에 트랜치(10)가 형성된다.Referring to FIG. 1B, an oxide film spacer 5 is formed on a sidewall of the nitride film pattern 3 by a known method, and a trench 10 is formed in the oxygen ion layer 4 by an etching process using the oxide film spacer 5 as an etching mask. ) Is formed.
도 1c 를 참조하면, 트랜치(10)가 형성된 산소 이온층(4)에 열산화 공정이 실시되고, 이 결과, 산소 이온층(4)에 제 1 필드 산화막(4')이 형성된다.Referring to FIG. 1C, a thermal oxidation process is performed on the oxygen ion layer 4 on which the trench 10 is formed, and as a result, the first field oxide film 4 ′ is formed on the oxygen ion layer 4.
도 1d 를 참조하면, 트랜치(10) 내부를 메우기 위하여, 전체 상부에 CVD(chemical vapor deposition) 산화막(7)이 형성 된다.Referring to FIG. 1D, in order to fill the inside of the trench 10, a CVD (chemical vapor deposition) oxide film 7 is formed over the entire portion.
도 1e 를 참조하면, 제 1 필드 산화막(4')이 노출시키기 위하여, CVD 산화막(6) 및 산화막 스페이서(5)는 에치 백(etch back)된다. 이때, 제 1 필드 산화막(4') 내에 제 2 필드 산화막(7)이 형성된다. 그리고 나서, 식각 공정에 의하여 산화방지용 질화막 패턴(3) 및 열산화막(2)이 제거된다.Referring to FIG. 1E, the CVD oxide film 6 and the oxide film spacer 5 are etched back to expose the first field oxide film 4 ′. At this time, the second field oxide film 7 is formed in the first field oxide film 4 '. Then, the oxidation nitride film pattern 3 and the thermal oxide film 2 are removed by the etching process.
그러나, 상기와 같은 종래 방법은 CVD 산화막 및 산화막 스페이서의 에치백공정시, 식각 종말점(end-point) 설정하기 어렵기 때문에 과도 식각이 발생되어 필드산화막의 표면이 손상되는 문제점이 있었다.However, in the conventional method as described above, during the etch back process of the CVD oxide film and the oxide spacer, it is difficult to set an end point of the CVD oxide film. Thus, there is a problem that excessive etching occurs and the surface of the field oxide film is damaged.
따라서, 상기와 같은 문제점을 해결하기 위하여 본 발명은 반도체 기판 내에 질소 이온층을 형성하고, 상기 질소 이온층 내에 트랜치형 필드 산화막을 형성함으로써, 과도 식각을 방지하여 필드 산화막의 표면 손상을 방지할 수 있는 반도체 디바이스의 소자 분리막 형성 방법을 제공하는 것을 목적으로 한다.Therefore, in order to solve the above problems, the present invention forms a nitrogen ion layer in a semiconductor substrate and a trench type field oxide film is formed in the nitrogen ion layer, thereby preventing excessive etching to prevent surface damage of the field oxide film. An object of the present invention is to provide a device isolation film formation method of a device.
도 1a 내지 도 1e 는 종래 기술에 따른 반도체 디바이스의 소자 분리막 형성방법을 설명하기 위한 일련의 공정 단면도.1A to 1E are a series of cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the prior art.
도 2a 내지 도 2e 는 본 발명에 따른 반도체 디바이스의 소자 분리막 형성방법을 설명하기 위한 일련의 공정 단면도.2A to 2E are a series of cross-sectional views for explaining a method of forming a device isolation film of a semiconductor device according to the present invention.
도 3a 내지 도 3f 는 본 발명의 제 2 실시예에 따른 반도체 디바이스의 소자분리막 형성 방법을 설명하기 위한 일련의 공정 단면도.3A to 3F are a series of cross-sectional views for explaining a method of forming a device isolation film of a semiconductor device according to a second embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11,21 : 반도체 기판 12 : 열산화막 패턴11,21: semiconductor substrate 12: thermal oxide film pattern
l3,25 : 질소 이온층 13',25' : 제 1 필드 산화막l, 25: nitrogen ion layer 13 ', 25': first field oxide film
14,26 : 산화막 스페이서 15 : CVD 산화막14,26 oxide film spacer 15 CVD oxide film
l6,28 : 제 2 필드 산화막 22 : 열산화막l6,28: second field oxide film 22: thermal oxide film
23 : 플리실리콘막 24 : 제 1 CVD막23 polysilicon film 24 first CVD film
27 : 제 2 CVD막 20,30 : 트랜치27: second CVD film 20, 30: trench
상기와 같은 목적은, 열산화막 패턴이 형성된 반도체 기판을 제공하는 단계; 반도체 기판 전면에 불순물을 이온 주입하여 노출된 반도체 기판 내에 질소 이온층을 형성하는 단계; 상기 열산화막 패턴의 측벽에 스페이서를 형성하는 단계; 상기 질소 이온층 내에 트랜치를 형성하기 위하여, 스페이서를 식각 마스크로 하여 상기질소 이온층을 식각하는 단계; 트랜치가 형성된 질소 이온층을 고온 열처리하여 제1 필드 산화막을 형성하는 단계; 전체 상부에 소정 두께의 산화막을 형성하는 단계; 제 2 필드 산화막을 형성하기 위하여 상기 산화막, 스페이서 및 열산화막 패턴을 화학기계연마법으로 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 소자 분리막 형성 방법에 의하여 달성된다.The above object is to provide a semiconductor substrate on which a thermal oxide film pattern is formed; Implanting impurities into the entire surface of the semiconductor substrate to form a nitrogen ion layer in the exposed semiconductor substrate; Forming spacers on sidewalls of the thermal oxide pattern; Etching the nitrogen ion layer using a spacer as an etch mask to form a trench in the nitrogen ion layer; Forming a first field oxide layer by performing a high temperature heat treatment on the trench where the trench is formed; Forming an oxide film having a predetermined thickness over the whole; And etching the oxide film, the spacer and the thermal oxide film pattern by chemical mechanical polishing to form a second field oxide film.
또한, 상기와 같은 목적은 열산화막, 폴리실리콘막 및 제 1 산화막이 형성된 반도체 기판을 제공하는 단계; 사진 식각법으로 열산화막을 노출시기는 단계; 반도체 기판 전면에 질소 이온 주입하여 노출된 반도체 기판 내에 질소 이온층을 형성하는 단계; 상기 제 1 산화막의 측벽에 스페이서를 형성하는 단계; 상기 질소 이온층 내에 트랜치를 형성하기 위하여 스페이서를 마스크로 하여 질소 이온층을 식각하는 단계; 트랜치가 형성된 질소 이온층을 고온 열처리하여 제 1 필드 산화막을 형성하는 단계; 전체 상부에 소정 두께의 제 2 산화막을 형성하는 단계; 제 2 필드산화막을 형성하기 위하여 폴리실리콘막이 노출될 때까지 제 2 산화막, 스페이서 및 제 1 산화막을 화학기계연마법으로 식각하는 단계; 및 폴리실리콘막 및 열산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 소자 분리막 형성 방법에 의하여 달성된다.In addition, the above object is to provide a semiconductor substrate having a thermal oxide film, a polysilicon film and a first oxide film; Exposing the thermal oxide film by photolithography; Forming a nitrogen ion layer in the exposed semiconductor substrate by implanting nitrogen ions into the entire surface of the semiconductor substrate; Forming a spacer on sidewalls of the first oxide film; Etching the nitrogen ion layer using a spacer as a mask to form a trench in the nitrogen ion layer; Forming a first field oxide layer by performing a high temperature heat treatment on the trench where the trench is formed; Forming a second oxide film having a predetermined thickness on the entire upper portion; Etching the second oxide film, the spacer, and the first oxide film by chemical mechanical polishing until the polysilicon film is exposed to form a second field oxide film; And removing the polysilicon film and the thermal oxide film.
본 발명에 따르면, 질소 이온층 내부에 트랜치형 필드 산화막을 형성함으로써, 필드 산화막의 표면 손상을 방지할 수 있으며, 이로 인하여, 반도체 소자의 절연 특성을 개선시킬 수 있다.According to the present invention, by forming the trench type field oxide film inside the nitrogen ion layer, it is possible to prevent surface damage of the field oxide film, thereby improving the insulation characteristics of the semiconductor device.
[실 시 예][Example]
이하, 도 2a 내지 도 2e를 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to FIGS. 2A to 2E.
도 2a 를 참조하면, 반도체 기판(11) 상에 열산화막 패턴(12)이 형성되고, 열산화막 패턴(12)을 마스크로 하여 반도체 기판(11) 전면에 약 1×1013내지 1×1016원자/㎤, 약 50 내지 100KeV의 조건으로 질소 이온이 주입되는 것에 의하여 노출된 반도체 기판(11) 내에 질소 이온층(13)이 형성된다.Referring to FIG. 2A, a thermal oxide pattern 12 is formed on the semiconductor substrate 11, and about 1 × 10 13 to 1 × 10 16 on the entire surface of the semiconductor substrate 11 using the thermal oxide pattern 12 as a mask. The nitrogen ion layer 13 is formed in the exposed semiconductor substrate 11 by the implantation of nitrogen ions under the condition of atoms / cm 3, about 50 to 100 KeV.
도 2b 를 참조하면, 공지의 방법으로 산화막 스페이서(14)가 열산화막 패턴(12)의 측벽에 형성되고, 산화막 스페이서(14)를 마스크로 하는 식각 공정으로 질소 이온층(13)에 트랜치(20)가 형성된다. 여기서, 트랜치(10)를 형성하기 위한 식각 공정시, 열산화막 패턴(12)도 식각되기 때문에, 트랜치(20)의 깊이가 깊어질수록 열산화막(12)의 두께도 얇아지게 된다.Referring to FIG. 2B, an oxide spacer 14 is formed on a sidewall of the thermal oxide pattern 12 by a known method, and a trench 20 is formed in the nitrogen ion layer 13 by an etching process using the oxide spacer 14 as a mask. Is formed. Here, since the thermal oxide pattern 12 is also etched during the etching process for forming the trench 10, the deeper the trench 20 becomes, the thinner the thickness of the thermal oxide film 12 is.
도 2c 를 참조하면, 트랜치(20)가 형성된 질소 이온층(13)은 고온에서 열처리되고, 이로 인하여, 질소 이온층(13)에 제 1 필드 산화막(13')이 형성된다.Referring to FIG. 2C, the nitrogen ion layer 13 on which the trench 20 is formed is heat-treated at a high temperature, whereby a first field oxide film 13 ′ is formed in the nitrogen ion layer 13.
도 2d 를 참조하면, 트랜치(20)를 메우기 위하여 전체 상부에 소정 두께의 CVD 산화막(16)이 형성된다.Referring to FIG. 2D, a CVD oxide film 16 having a predetermined thickness is formed over the entire trench 20 to fill the trench 20.
도 2e 를 참조하면, 제 1 필드 산화막(15)이 노출될 때까지 CVD 산화막(16),산화막 스페이서(14) 및 열산화막 패턴(12)은 화학기계연마법(chemical mechenical polishing) 의하여 제거된다. 이때, 상기 질소 이온으로 형성된 제 1 필드 산화막(4')은 식각 저지층으로 사용되며, 제 1 필드 산화막(15) 내에 트랜치형 제 2 필드산화막(7)이 형성된다.Referring to FIG. 2E, the CVD oxide layer 16, the oxide spacer 14, and the thermal oxide layer pattern 12 are removed by chemical mechanical polishing until the first field oxide layer 15 is exposed. In this case, the first field oxide film 4 ′ formed of the nitrogen ions is used as an etch stop layer, and a trench type second field oxide film 7 is formed in the first field oxide film 15.
본 발명의 다른 실시예를 도 3a 내지 도 3f를 참조하여 설명하면 다음과 같다.Another embodiment of the present invention will be described with reference to FIGS. 3A to 3F.
도 3a 를 참조하면, 반도체 기판(21) 상에 소정 두께의 열산화막(22), 폴리시리콘막(23) 및 제 1 CVD 산화막(24)이 순차적으로 형성되고, 열산화막(22)을 노출시키기 위하여 제 1 CVD 산화막(24) 및 폴리실리콘막(23)은 사진 식각된다. 그리고 나서, 반도체 기판(21) 전면에 제 1 CVD 산화막(24)을 마스크로 하는 질소 이온주입 공정이 실시되고, 이 결과 노출된 반도체 기판(21) 내에 질소 이온층(25)이형성된다. 이때, 질소 이온은 약 1×1013내지 1×1016원자/㎤, 약 50 내지 100KeV의 조건으로 주입된다.Referring to FIG. 3A, a thermal oxide film 22, a polysilicon film 23, and a first CVD oxide film 24 having a predetermined thickness are sequentially formed on the semiconductor substrate 21 to expose the thermal oxide film 22. For this purpose, the first CVD oxide film 24 and the polysilicon film 23 are photo-etched. Then, a nitrogen ion implantation process using the first CVD oxide film 24 as a mask is performed on the entire surface of the semiconductor substrate 21, and as a result, the nitrogen ion layer 25 is formed in the exposed semiconductor substrate 21. At this time, the nitrogen ions are implanted under the conditions of about 1 × 10 13 to 1 × 10 16 atoms / cm 3 and about 50 to 100 KeV.
도 3b 를 참조하면, 공지의 방법으로 제 1 CVD 산화막(24)의 측벽에 산화막스페이서(26)가 형성되고, 산화막 스페이서(26)를 식각 마스크로 하는 식각 공정으로 질소 이온층(25) 내에 트랜치(30)가 형성된다. 여기서, 트랜치(30)를 형성하기 위한 식각 공정시, 제 1 CVD 산화막(24)도 식각되기 때문에, 트랜치(30)의 깊이가 깊어질수록 제 1 CVD 산화막(24)의 두께도 얇아지게 된다.Referring to FIG. 3B, an oxide film spacer 26 is formed on the sidewall of the first CVD oxide film 24 by a known method, and trenches in the nitrogen ion layer 25 are formed by an etching process using the oxide spacer 26 as an etching mask. 30) is formed. Here, since the first CVD oxide film 24 is also etched during the etching process for forming the trench 30, the deeper the trench 30 is, the thinner the first CVD oxide film 24 is.
도 3c 를 참조하면, 트랜치(30)가 형성된 질소 이온층(25)은 고온 열처리되고, 이로 인하여, 질소 이온층(25)에 제 1 필드 산화막(25')이 형성된다.Referring to FIG. 3C, the nitrogen ion layer 25 having the trench 30 formed thereon is subjected to high temperature heat treatment, whereby a first field oxide film 25 ′ is formed in the nitrogen ion layer 25.
도 3d 를 참조하면, 트랜치(30)를 메우기 위하여 전체 상부에 소정 두께의 제 2 CVD 산화막(27)이 형성된다.Referring to FIG. 3D, a second CVD oxide film 27 having a predetermined thickness is formed over the entire trench 30 to fill the trench 30.
도 3e 를 참조하면, 제 2 CVD 산화막(27), 산화막 스페이서(26) 및 제 1 CVD산화막(24)이 화학기계연마 공정에 의하여 제거된다. 이때, 폴리실리콘막(23)은 식각 저지층으로 사용되며, 제 1 필드 산화막(25') 내에 제 2 필드 산화막(28)이 형성된다.Referring to FIG. 3E, the second CVD oxide film 27, the oxide spacer 26, and the first CVD oxide film 24 are removed by a chemical mechanical polishing process. In this case, the polysilicon film 23 is used as an etch stop layer, and a second field oxide film 28 is formed in the first field oxide film 25 ′.
도 3f 를 참조하면, 공지의 식각 공정으로 폴리실리콘막(23) 및 열산화막(22)이 순차적으로 제거되고, 반도체 기판(21)의 소정 영역에 이중 구조의 트랜치형 필드 산화막(28,25')이 형성된다.Referring to FIG. 3F, the polysilicon layer 23 and the thermal oxide layer 22 are sequentially removed by a known etching process, and a trench type field oxide layer 28, 25 ′ having a double structure is formed in a predetermined region of the semiconductor substrate 21. ) Is formed.
이상에서와 같이, 본 발명의 반도체 디바이스의 소자 분리막 형성 방법은, 반도체 기판 내에 질화막을 형성함으로써 과도 식각에 의한 필드 산화막의 표면 손상을 방지할 수 있으며, 이중 구조의 트랜치형 필드 산화막을 형성함으로써 절연특성을 향상시킬 수 있다.As described above, the device isolation film forming method of the semiconductor device of the present invention can prevent surface damage of the field oxide film due to excessive etching by forming a nitride film in the semiconductor substrate, and insulates by forming a trench type field oxide film having a double structure. Properties can be improved.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960057820A KR19980038880A (en) | 1996-11-27 | 1996-11-27 | Device Separating Method of Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960057820A KR19980038880A (en) | 1996-11-27 | 1996-11-27 | Device Separating Method of Semiconductor Device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980038880A true KR19980038880A (en) | 1998-08-17 |
Family
ID=66482553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960057820A KR19980038880A (en) | 1996-11-27 | 1996-11-27 | Device Separating Method of Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980038880A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100478496B1 (en) * | 2002-12-05 | 2005-03-29 | 동부아남반도체 주식회사 | Formation method of trench oxide in semiconductor device |
KR100702115B1 (en) * | 2000-12-15 | 2007-03-30 | 주식회사 하이닉스반도체 | Method for forming the Isolation Layer |
-
1996
- 1996-11-27 KR KR1019960057820A patent/KR19980038880A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100702115B1 (en) * | 2000-12-15 | 2007-03-30 | 주식회사 하이닉스반도체 | Method for forming the Isolation Layer |
KR100478496B1 (en) * | 2002-12-05 | 2005-03-29 | 동부아남반도체 주식회사 | Formation method of trench oxide in semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20020071063A (en) | Dent free trench isolation structure and method for fabricating the same | |
JP2802600B2 (en) | Method for manufacturing semiconductor device | |
US5529948A (en) | LOCOS technology with reduced junction leakage | |
KR20020043279A (en) | Fabrication method of isolation region for semiconductor devices | |
KR20020042251A (en) | Fabrication method of isolation structure for semiconductor device | |
JP3628362B2 (en) | Method for manufacturing isolation structure of semiconductor device | |
KR100468674B1 (en) | Isolation method of semiconductor device | |
KR19980038880A (en) | Device Separating Method of Semiconductor Device | |
US5668043A (en) | Method for forming isolated regions in a semiconductor device | |
JPH0955421A (en) | Manufacture of semiconductor device | |
KR0120571B1 (en) | Device isolation method of semiconductor | |
KR100230745B1 (en) | Method for isolating semiconductor device | |
JPH0729971A (en) | Manufacture of semiconductor device | |
KR100274978B1 (en) | Method for manufacturing shallow trench isolation | |
KR100249026B1 (en) | Semiconductor element isolating method | |
KR20000044560A (en) | Method for forming trench isolation film of semiconductor device | |
KR100297169B1 (en) | Method for forming isolation layer of semiconductor device | |
KR19990074005A (en) | Trench Device Isolation Method to Prevent Impurity Diffusion from Well Area | |
KR100192164B1 (en) | Method of forming an element isolation region in a semiconductor device | |
KR0144026B1 (en) | Forming method of element isolation | |
KR100444315B1 (en) | Method for manufacturing isolation layer with improved uniformity with active region of semiconductor device | |
KR940001813B1 (en) | Isolation method and device of semiconductor | |
KR20040059998A (en) | Method for manufacturing isolation layer in semiconductor device | |
KR0161727B1 (en) | Element isolation method of semiconductor device | |
KR100373710B1 (en) | manufacturing method of shallow trench isolation of semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |