KR19980054384A - 큐피에스케이(qpsk) 복조장치 - Google Patents

큐피에스케이(qpsk) 복조장치 Download PDF

Info

Publication number
KR19980054384A
KR19980054384A KR1019960073532A KR19960073532A KR19980054384A KR 19980054384 A KR19980054384 A KR 19980054384A KR 1019960073532 A KR1019960073532 A KR 1019960073532A KR 19960073532 A KR19960073532 A KR 19960073532A KR 19980054384 A KR19980054384 A KR 19980054384A
Authority
KR
South Korea
Prior art keywords
value
signal
unit
output
frequency offset
Prior art date
Application number
KR1019960073532A
Other languages
English (en)
Other versions
KR100407916B1 (ko
Inventor
류병열
김용훈
조세진
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960073532A priority Critical patent/KR100407916B1/ko
Publication of KR19980054384A publication Critical patent/KR19980054384A/ko
Application granted granted Critical
Publication of KR100407916B1 publication Critical patent/KR100407916B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

QPSK(Quarter Phase Shift Keying) 복조 장치의 주파수 오차의 부호 결정장치에 관한 것으로 반송파 복구시 주파수 오프셋을 스위프 발생기에서 발생되는 신호를 이용하여 반송파 록을 검출하는 큐피에스케이(QPSK) 복조장치에 있어서, 디지탈 신호를 복조하는 복조부와, 상기 복조부에서 복조된 신호를 각각 필터링하여 위상보상 후 위상에러를 검출하는 위상 에러 검출부와, 정합필터를 통과한 신호를 이용하여 순시 위상값을 구하여 순수 위상 변조값을 제거한 후 현재 출력값과 이전 출력값의 차를 구하여 주파수 오프셋 값을 구하는 연산부와, 록검출신호와 스위프 종료신호에 따라 상기 연산부에서 출력된 값의 주파수 오프셋 부호를 판별하여 스위프 주파수 구간 선택신호를 상기 스위프 발생기로 출력하는 주파수 오프셋 부호 판별부로 구성되어 스위프 구간을 옮길 경우 그 방향성을 제시하여 주므로 주파수 오프셋을 제로로 수렴하는 시간을 줄일 수 있는 효과가 있다.

Description

큐피에스케이(QPSK) 복조장치
본 발명은 이동 통신, 위성 통신 디지탈 통신 등에 이용되는 QPSK(Quarter Phase Shift Keying) 복조 장치에 관한 것으로 특히, 주파수 오차의 부호 결정장치에 관한 것이다.
보통 QPSK 복조장치에서 반송파 복구는 AFC(Auto Frequency Control)와 타임 복구(Time Recovery)를 의미하고, 이 반송파 복구가 완료되었을 때에 반송파의 잔류 주파수 즉, 주파수 오프셋이 존재한다.
이 주파수 오프셋은 스위프(Sweep) 발생기에서 발생된 신호와 곱하여 0으로 수렴시켜 스위프 구간내에서 반송파 록(Lock)이 되도록 한다.
이하, 종래기술에 따른 QPSK 복조장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 큐피에스케이(QPSK) 복조장치의 구성을 설명하기 위한 블록도로서, 복조하기 위한 중간 주파수(IF) 신호를 입력받아 튜닝하여 아날로그 I 신호 및 Q 신호를 출력하는 튜너(11)와, 튜너(11)에서 출력된 아날로그 I 신호 Q 신호를 각각 디지탈 신호로 변환하여 일정비트의 디지탈 I 신호 및 Q 신호를 출력하는 A/D 변환부(12)와, A/D 변환부(12)에서 출력된 I 신호 및 Q 신호를 복조하는 복조부(13)와, 복조부(13)에서 복조된 I 신호 및 Q 신호를 각각 필터링는 정합 필터부(14)와, 필터링 된 I 신호 및 Q 신호에 대해 위상을 검출하여 보상하는 위상보상부(15)와, 위상보상부(15)의 보상된 위상을 기준 위상과 비교하여 에러검출 후 위상보상부(15)에 출력하는 위상 에러 검출부(16)와, 반송파 록 검출이 되지 않을 때 록검출부(도시 생략함)에서 출력된 스위프 주파수 구간에 대한 선택신호가 입력되어 이에 해당하는 스위핑 구간신호를 출력하는 스위프 발생부(17)와, 위상 에러 검출부(16)에서 출력된 위상에러 신호가 스위프 발생부(17)에서 출력된 스위핑 구간신호에 가산되어 가산된 구간신호에 해당하는 I 신호 및 Q 신호를 코사인(Cosine)과 사인(Sine) 파형으로 복조부(13)에 출력하는 NCO(Numerical Controlled Oscillator)(18)로 구성된다.
이와 같이 구성된 종래기술의 큐피에스케이(QPSK) 복조장치의 동작을 도 2의 주파수 구간의 이동을 설명하기 위한 도면과 함께 설명한다.
튜너(11)에서 튜닝된 I 신호 및 Q 신호는 A/D 변환부(12)에서 디지탈 신호로 각각 변환되어 복조부(13)에서 복조된다.
복조부(13)에서 복조된 I 신호 및 Q 신호는 각각 정합 필터부(14)에서 필터링되고, 위상보상부(15)는 필터링된 신호를 위상에러 검출부(16)에서 검출된 위상에러에 따라 보상한다.
또한, 위상 에러 검출부(16)에서 출력된 위상에러 신호는 스위프 주파수 구간 선택신호에 따라 스위프 발생부(17)에서 출력되는 주파수 구간신호에 가산 되어 NCO(18)에 출력된다.
즉, 스위프 발생부(17)에서 발생된 스위프 구간내에서 반송파 록이 이루어질 때까지 록 검출부(도시 생략함)는 록 검출이 되지 않으면 일정 스텝으로 변화하는 주파수 구간 선택신호를 출력하고, 이를 입력받은 스위프 발생부(17)는 도 2와 같이 지그-재그로 바뀌는 주파수 구간에 대한 신호를 출력한다.
NCO(18)는 입력된 신호에 해당하는 I 신호 및 Q 신호를 각각 사인과 코사인 파형으로 복조부(13)에 출력한다.
종래기술에 따른 QPSK 복조장치는 스위프 구간내에 반송파 록이 되지 않아 스위프 구간을 기준 주파수를 중심으로 좌우 또는 전혀 다른 방향으로 이동해 나갈 수 있으므로 스위프 발생부를 이용하여 주파수 오프셋을 찾기 매우 오랜 시간이 걸리는 문제점 발생된다.
본 발명은 이와 같은 종래기술의 문제점을 해결하기 위하여 안출한 것으로 스위프 발생부를 이용항 주파수 오프셋을 0으로 수렴하는 시간을 줄일 수 있는 큐피에스케이(QPSK) 복조장치를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 큐피에스케이(QPSK) 복조장치의 구성을 설명하기 위한 블록도
도 2는 도 1의 주파수 구간의 이동을 설명하기 위한 도면
도 3은 본 발명에 따른 큐피에스케이(QPSK) 복조장치의 구성을 설명하기 위한 블록도
도 4는 도 3의 주파수 오프셋 부호 판별부의 상세 구성을 보여주는 블록도
도 5는 도 4의 주파수 오프셋 부호 결정에 대한 도면
*도면의 주요부분에 대한 부호의 설명*
31 : 튜너32 : A/D 변환부
33 : 복조부34 : 정합 필터
35 : 위상보상부36 : 위상에러 검출부
37 : tan-1테이블38 : 곱셈부
39 : 지연부40, 43 : 가산부
41 : 주파수 오프셋 부호 판별부42 : 스위프 발생부
44 : NCO
본 발명에 따른 큐피에스케이(QPSK) 복조장치의 tan-1테이블은 복조부에서 출력된 신호의 순시 위상값을 출력하고, 연산부는 tan-1테이블에서 출력된 위상값에서 순수 위상변조값을 제거하여, 현재 출력된 값과 이전 출력된 값의 차를 구하여 주파수 오프셋을 구하고, 주파수 오프셋 부호 판별부는 록검출 신호와 스위프 종료신호에 따라 연산부에서 출력된 값의 주파수 오프셋 부호를 판별하여 스위프 주파수 구간 선택신호를 출력함에 특징이 있다.
이하, 본 발명에 따른 큐피에스케이(QPSK) 복조장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3은 본 발명에 따른 큐피에스케이(QPSK) 복조장치의 구성을 설명하기 위한 블록도로서, 복조하기 위한 중간 주파수(IF) 신호를 입력받아 튜닝하여 아날로그 I 신호 및 Q 신호를 출력하는 튜너(31)와, 튜너(31)에서 출력된 아날로그 I 신호 및 Q 신호를 각각 디지탈 신호로 변환하여 일정비트의 디지탈 I 신호 및 Q 신호를 출력하는 A/D 변환부(32)와, A/D 변환부(32)에서 출력된 I 신호 및 Q 신호를 복조하는 복조부(33)와, 복조부(33)에서 복조된 I 신호 및 Q 신호를 각각 필터링 하는 정합 필터부(34)와, 필터링 된 I 신호 및 Q 신호에 대해 위상을 검출하여 보상하는 위상보상부(35)와, 위상보상부(35)의 보상된 위상을 기준 위상과 비교하여 에러 검출하는 위상 에러 검출부(36)와, 복조부(33)에서 입력된 I 신호 및 Q 신호의 순시 위상값을 출력하는 tan-1테이블(37)과, tan-1테이블(37)에서 출력된 위상값에 4를 곱하여 순수 위상변조된 값을 제거하는 곱셈부(38)와, 곱셈부(38)에서 현재 출력된 값의 이전 값을 임시 저장하는 지연부(39)와, 곱셈부(38)에서 현재 출력된 값과 지연부(39)에서 출력된 값의 차를 구하여 출력하는 제1가산부(40)와, 록검출부(도시 생략함)에서 출력된 록검출 신호와 스위프 종료신호에 따라 제1가산부(40)에서 출력된 값의 주파수 오프셋 부호를 판별하여 스위프 주파수 구간 선택신호를 출력하는 주파수 오프셋 부호 판별부(41)와, 주파수 오프셋 부호 판별부(41)에서 출력된 스위프 주파수 구간 선택신호에 해당하는 스위핑 구간 신호를 출력하는 스위프 발생부(42)와, 위상 에러 검출부(36)에서 출력된 위상에러 신호와 스위프 발생부(17)에서 출력된 스위핑 구간신호를 가산하는 제2가산부(43)와, 제2가산부(43)에서 출력된 구간신호에 해당하는 I 신호 및 Q 신호를 코사인(Cosine)과 사인(Sine)파형으로 복조부(33)에 출력하는 NCO(Numerical Controlled Oscillator)(44)로 구성된다.
여기서, 주파수 오프셋 부호 판별부(41)는 제1가산부(40)에서 출력된 값에 사인 비트(Sign bit)를 취하여 부호를 결정하는 부호결정부(411)와, 부호결정부(411)에서 결정된 비트값을 논리 곱하는 제1앤드 게이트(412)와, 제1앤드 게이트(412)에서 출력된 값이 양에 대한 비트일 때 카운트하는 제1카운터부(413)와, 부호결정부(411)에서 결정된 비트값을 반전하는 제1인버터(414)와, 제1인버터(414)에서 출력된 비트값을 논리 곱하는 제2앤드게이트(415)와, 제2앤드게이트(415)에서 출력된 값이 음에 대한 비트일 때 카운트하는 제2카운터부(416)와, 부호결정부(411)에서 결정된 비트값과 제1인버터(414)에서 출력된 비트값을 논리 합하는 오아게이트(417)와, 오아게이트(417)에서 출력된 값을 카운트하는 제3카운터부(418)와, 제3카운터부(418)에서 카운트된 값이 일정 값이 되면 제1카운터부(413)와 제2카운터부(416)에서 각각 카운트된 값을 비교하여 주파수 오프셋의 부호를 출력하는 비교부(419)와, 록 검출부(도시 생략함)에서 출력되는 록 검출 여부를 반전하는 제2인버터(420)와, 제2인버터(420)에서 출력되는 값과 스위프 종료 신호를 논리 곱하여 스위프 주파수 구간 선택신호의 출력여부에 대한 인에이블 신호를 출력하는 제3앤드게이트(421)와, 제3앤드게이트(421)의 인에이블 신호에 따라 비교부(419)에서 출력된 주파수 오프셋의 부호에 대한 값을 출력하는 래치(422)로 구성된다.
이와 같이 구성된 본 발명에 따른 큐피에스케이(QPSK) 복조장치의 동작을 첨부된 도 5의 주파수 오프셋 부호 결정에 대한 도면을 참조하여 살펴보자.
보통 반송파 복구시 주파수 오프셋이 존재할 때 도 5와 같이 시계방향으로 위상이 증가하거나 반시계방향으로 위상이 증가하여 검출된다.
이때, 시계방향을 -로, 반시계방향을 +로 정하여 주파수 오프셋의 부호를 결정한다.
먼저, 튜너(31)에서 튜닝된 I 신호 및 Q 신호는 A/D 변환부(32)에서 디지탈 신호로 각각 변환되고, 복조부(33)에서 복조된다.
복조부(33)에서 복조된 I 신호 및 Q 신호는 각각 정합 필터부(34)에서 필터링 되고, 위상보상부(35)는 필터링된 신호를 위상에러 검출부(36)에서 검출된 위상에러에 따라 보상한다.
한편, 정합필터(34)에서 출력된 I 신호 및 Q 신호는 tan-1테이블(37)에 입력되어 순시 위상값을 출력한다.
정합필터(34)에서 출력된 I 신호 및 Q 신호는 다음과 같다.
I = Acos(△f·t + π/4·i)
Q = Asin(△f·t + π/4·i)
여기서, A는 정수이고, △f는 주파수 증가분이고, t는 시간이고, π/4·i는 위상변조된 값이다.
I 신호 및 Q 신호가 tan-1테이블(37)에 입력되면 순시 위상값 즉, △f·t + π/4·i이 결정되고, 이 순시 위상값은 곱셈부(38)를 통해 4가 곱해져 위상변조된 값(π/4·i)이 제거되어 순시 위상오차값이 검출된다.
이 순시 위상오차값을 지연부(39)에 저장된 그 이전 값의 차를 구하여 주파수 오프셋을 산출한 후, 그 값을 주파수 오프셋 부호 판별부(41)의 부호 결정부(411)에 입력한다.
부호결정부(411)는 입력된 신호에 사인 비트만을 취하여 그 비트의 값으로 제1앤드게이트(412)에서 논리곱 되어 제1카운터부(413)로 출력되고, 동시에 제1인버터(414)에서 반전되어 제2앤드게이트(415)에서 논리곱 된 후 제2카운터부(416)로 출력된다.
즉, 도 5와 같이 일정시간 동안 제1카운터부(413)는 부호결정부(411)에서 결정된 양에 대한 비트만을 카운트하여 증가시키고, 제2카운터부(416)는 부호결정부(411)에서 결정된 음에 대한 비트만을 카운트하여 증가시키고, 제3카운터부(418) 결정된 부호에 관계없이 입력된 비트 모두 카운트하여 증가시킨다.
비교부(419)는 제3카운터부(418)에서 카운트된 값이 일정 값이 되면 제1카운터부(413)와 제2카운터부(416)에서 카운트된 값을 비교하여 최종 주파수 오프셋의 부호에 대한 0 또는 1을 래치(422)로 출력한다.
그러면 래치(422)는 최종 주파수 오프셋의 부호 정보를 인에이블 정보에 따라 출력한다. 즉, 제3앤드게이트(421)에서 출력되는 스위프 종료신호와 반전된 록검출 여부신호를 논리곱한 인에이블 정보에 따라 래치(422)는 스위프 주파수 구간 선택신호를 스위프 발생부(42)로 출력한다.
스위프 발생부(42)에서 출력된 스위프 주파수 구간 선택신호에 위상에러검출부(36)에서 검출된 위상 에러가 가산되어 NCO(44)에 입력되고, NCO(44)는 주파수 오프셋 부호 판별부(41)에서 판별된 방향성에 따른 구간신호에 해당하는 I 신호 및 Q 신호를 코사인(Cosine)과 사인(Sine)파형으로 복조부(33)에 출력하여 주파수 오프셋을 제로로 수렴하게 위상을 보상한다.
본 발명에 따른 큐피에스케이(QPSK) 복조장치는 주파수 오프셋 부호 판별부를 부가하여 스위프 구간내에 반송파 록이 되지 않아 스위프 구간을 옮길 경우 그 방향성을 제시하여 주므로 주파수 오프셋을 제로로 수렴하는 시간을 줄일 수 있는 효과가 있다.

Claims (2)

  1. 반송파 복구시 주파수 오프셋을 스위프 발생기에서 발생되는 신호를 이용하여 반송파 록을 검출하는 큐피에스케이(QPSK) 복조장치에 있어서,
    디지탈 신호를 복조하는 복조부와,
    상기 복조부에서 복조된 신호를 각각 필터링하여 위상보상 후 위상에러를 검출하 위상 에러 검출부와,
    상기 복조부에서 출력된 신호의 순시 위상값을 구하여 위상변조된 값을 제거한 후 현재 출력된 값과 이전 출력된 값의 차를 이용하여 주파수 오프셋값을 산출하는 연산부와,
    록검출 신호와 스위프 종료신호에 따라 상기 연산부에서 출력된 값의 주파수 오프셋 부호를 판별하여 스위프 주파수 구간 선택신호를 상기 스위프 발생기로 출력하는 주파수 오프셋 부호 판별부로 구성됨을 특징으로 하는 큐피에스케이(QPSK) 복조장치.
  2. 제1항에 있어서,
    상기 주파수 오프셋 부호 판별부는
    상기 연산부에서 출력된 값에 사인 비트를 취하여 부호를 결정하는 부호결정부와,
    상기 부호결정부에서 결정된 비트값을 논리 곱하는 제1앤드 게이트와,
    상기 제1앤드 게이트에서 출력된 값이 양의 비트일 때 카운트하는 제1카운터부와,
    상기 부호결정부에서 결정된 비트값을 반전하는 제1인버터와,
    상기 제1인버터에서 출력된 비트값을 논리 곱하는 제2앤드게이트와,
    상기 제2앤드게이트에서 출력된 값이 음의 비트일 때 카운트하는 제2카운터부와,
    상기 부호결정부에서 결정된 비트값과 상기 제1인버터에서 출력된 비트값을 논리 합하는 오아게이트와,
    상기 오아게이트에서 출력된 값을 카운트하는 제3카운터부와,
    상기 제3카운터부에서 카운트된 값이 일정 값이 되면 상기 제1카운터부와 제2카운터부에서 각각 카운트된 값을 비교하여 주파수 오프셋의 부호를 출력하는 비교부와,
    록 검출 여부신호를 반전하는 제2인버터와,
    상기 제2인버터에서 출력되는 값과 스위프 종료 신호를 논리 곱하여 스위프 주파수 구간 선택신호의 출력여부를 결정하는 인에이블 신호를 출력하는 제3앤드게이트와,
    상기 제3앤드게이트의 인에이블 신호에 따라 상기 비교부에서 출력된 주파수 오프셋의 부호에 대한 값을 출력하는 래치로 구성됨을 특징으로 하는 큐피에스케이(QPSK) 복조장치.
KR1019960073532A 1996-12-27 1996-12-27 큐피에스케이 복조장치 KR100407916B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960073532A KR100407916B1 (ko) 1996-12-27 1996-12-27 큐피에스케이 복조장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073532A KR100407916B1 (ko) 1996-12-27 1996-12-27 큐피에스케이 복조장치

Publications (2)

Publication Number Publication Date
KR19980054384A true KR19980054384A (ko) 1998-09-25
KR100407916B1 KR100407916B1 (ko) 2004-03-24

Family

ID=37497955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073532A KR100407916B1 (ko) 1996-12-27 1996-12-27 큐피에스케이 복조장치

Country Status (1)

Country Link
KR (1) KR100407916B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459113B1 (ko) * 1997-12-31 2005-09-30 엘지전자 주식회사 큐피에스케이 복조기의 심볼 타이밍 복원장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451711B1 (ko) * 1997-12-27 2005-09-30 엘지전자 주식회사 큐피에스케이 시스템에서 폴스 록 검출장치
KR100490717B1 (ko) 2000-03-28 2005-05-24 인터디지탈 테크날러지 코포레이션 전송 전에 사전 회전을 이용하는 코드 분할 다중 접속시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04172040A (ja) * 1990-11-05 1992-06-19 Matsushita Electric Ind Co Ltd 周波数オフセット補正付遅延検波回路
JPH07212420A (ja) * 1994-01-19 1995-08-11 Toshiba Corp 復調回路
JPH0818614A (ja) * 1994-07-05 1996-01-19 Nec Eng Ltd 同期用符号検出回路
JPH0897874A (ja) * 1994-09-26 1996-04-12 Toshiba Corp オフセットｑｐｓｋ復調器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459113B1 (ko) * 1997-12-31 2005-09-30 엘지전자 주식회사 큐피에스케이 복조기의 심볼 타이밍 복원장치

Also Published As

Publication number Publication date
KR100407916B1 (ko) 2004-03-24

Similar Documents

Publication Publication Date Title
US6490010B1 (en) AFC circuit, carrier recovery circuit and receiver device capable of regenerating a carrier reliably even at the time of low C/N ratio
CA1065419A (en) Digital detection system for differential phase shift keyed signals
US5122758A (en) Differential phase demodulator for psk-modulated signals
CA2061524C (en) Phase/frequency comparator for timing recovering circuit
US5861773A (en) Circuit for detecting the locked condition of PSK or QAM
US4316154A (en) Automatic sweep and acquisition circuit for a phase locked loop
US4764730A (en) Radio receiver demodulation system
KR100301407B1 (ko) 맨체스터-코드화된fm신호용변조기
US5398002A (en) Automatic frequency control system by quadrature-phase in frequency or phase demodulating system
US5410573A (en) Digital phase-locked loop circuit
KR860001654A (ko) 무선 수신기
US6359942B1 (en) FSK demodulator
US6675326B1 (en) Method and apparatus for detecting a data receiving error
KR100407916B1 (ko) 큐피에스케이 복조장치
US5949829A (en) Central error detecting circuit for FSK receiver
US5999577A (en) Clock reproducing circuit for packet FSK signal receiver
US3978411A (en) Sweep output generator having a frequency modulated local oscillator for the station selector of a television receiver
US5675284A (en) Frequency lock indicator for FPLL demodulated signal having a pilot
US20050058221A1 (en) Additive dc component detection included in an input burst signal
US5341105A (en) Quadratore demodulator circuit utilizing automatic frequency control signal and method thereof
JPH04233360A (ja) 搬送波再生装置
KR100290869B1 (ko) 복조기의주파수오프셋부호판별장치
US5652769A (en) Costas loop and data identification apparatus
EP0534180B1 (en) MSK signal demodulating circuit
JP2513329B2 (ja) 周波数変調波受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee