KR19980048151A

KR19980048151A - Separator Formation Method

Info

Publication number: KR19980048151A
Application number: KR1019960066701A
Authority: KR
Inventors: 노재성
Original assignee: 문정환; 엘지반도체 주식회사
Priority date: 1996-12-17
Filing date: 1996-12-17
Publication date: 1998-09-15

Abstract

본 발명은 격리막 형성 방법에 관한 것으로, 특히 격리 특성을 향상시키는 격리막 형성 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a method for forming a separator, and more particularly, to a method for forming a separator that improves isolation characteristics.

이를 위한 본 발명의 격리막 형성 방법은 기판상에 차례로 제 1, 제 2 절연막을 형성하는 단계, 상기 기판 과 제 1, 제 2 절연막을 선택적 패터닝하여 상기 기판에 트렌치를 형성하는 단계, 상기 트렌치내에 상기 제 1 절연막과 같은 식각비를 갖는 제 3 절연막을 형성하는 단계와 상기 제 1, 제 2 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a first and second insulating films on a substrate, and selectively patterning the substrate and the first and second insulating films to form a trench in the substrate, wherein the trench is formed in the trench. And forming a third insulating film having the same etching ratio as that of the first insulating film, and removing the first and second insulating films.

Description

Separator Formation Method

반도체 소자는 매년 집적도의 증가 추세를 보이고 있으며, 이러한 집적도의 증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 계약을 맞게 되는데 그 중에서 소자 분리가 문제 된다.Increasingly, semiconductor devices show an increase in the degree of integration each year, and the increase in the density is accompanied by a reduction in the component area and size of each device, resulting in various process contracts.

소자 분리 기술에는 크게 로코스(LOCOS)방법과 기판을 깍아 낸 다음에 CVD산화막으로 채운뒤에 평탄화하는 트렌치 아이솔레이션(Trench Isolation)방법이 있다.Device isolation techniques include the LOCOS method and the trench isolation method in which a substrate is scraped off and filled with a CVD oxide film and then planarized.

이하 첨부된 도면을 참조하여 종래의 격리막 형성 방법을 설명하면 다음과 같다.Hereinafter, a method of forming a conventional separator will be described with reference to the accompanying drawings.

도 1a내지 도 1c 종래의 격리막 형성 방법을 나타낸 공정 단면도이다.1A to 1C are cross-sectional views illustrating a conventional method of forming a separator.

트렌치 아이솔레이션 방법에 있어서, 도 1a에서와 같이, 격리 영역이 정의된 반도체 기판(11)상에 패드 산화막(12), 질화막(13)과 감광막(14)을 차례로 형성한 다음, 상기 감광막(14)을 상기 격리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상한 감광막(14)을 마스크로 이용하여 상기 질화막(13), 패드 산화막(12)과 반도체 기판(11)을 선택적 식각함으로 트렌치를 형성한다. 여기서 상기 패드 산화막(12)은 전면을 열처리하여 성장한 열산화막이다.In the trench isolation method, as shown in FIG. 1A, a pad oxide film 12, a nitride film 13, and a photosensitive film 14 are sequentially formed on the semiconductor substrate 11 on which the isolation region is defined, and then the photosensitive film 14 is formed. Is selectively exposed and developed so as to be removed only above the isolation region, and then the nitride film 13, the pad oxide film 12, and the semiconductor substrate 11 are formed using the selectively exposed and developed photosensitive film 14 as a mask. Selective etching forms the trench. Here, the pad oxide film 12 is a thermal oxide film grown by heating the entire surface.

도 1b에서와 같이, 상기 감광막(14)을 제거한 다음, 상기 트렌치를 포함한 전면에 필드 산화막(15)을 CVD법으로 형성하고, 상기 필드 산화막(15)을 화학 기계적 경연 연마(CMP)법으로 상기 트렌치내에만 남으면서 평탄화 시킨다.As shown in FIG. 1B, after the photosensitive film 14 is removed, a field oxide film 15 is formed on the entire surface including the trench by CVD, and the field oxide film 15 is chemically mechanically polished (CMP). Flatten it while remaining only in the trench.

도 1c에서와 같이, 상기 반도체 기판(11)상에 형성된 질화막(13) 및 패드 산화막(12)을 제거한다. 여기서 상기 패드 산화막(12)은 열산화막이고, 필드 산화막(35)은 CVD법으로 형성하므로 식각비가 달라 상기 패드 산화막(12)제거시, 상기 반도체 기판(11)과 필드 산화막(15)사이의 경계부위에 첨점이 발생한다.As shown in FIG. 1C, the nitride film 13 and the pad oxide film 12 formed on the semiconductor substrate 11 are removed. Since the pad oxide film 12 is a thermal oxide film and the field oxide film 35 is formed by CVD, the etching ratio is different so that the boundary between the semiconductor substrate 11 and the field oxide film 15 is removed when the pad oxide film 12 is removed. There are spots on the site.

종래의 격리막 형성 방법은 열산화막인 패드 산화막과 CVD법에 의한 필드 산화막의 식각비 차이로 상기 패드 산화막 식각시 반도체 기판과 필드 산화막사이의 경계부위에 첨점이 발생하여 격리막 특성 및 후 공정에서 형성될 게이트 산화막의 신뢰성 과 소자의 신뢰성이 저하되는 문제점이 있었다.In the conventional isolation layer formation method, due to the difference in the etching ratio between the pad oxide layer, which is a thermal oxide layer, and the field oxide layer by CVD, a peak is generated at the boundary between the semiconductor substrate and the field oxide layer when the pad oxide layer is etched to be formed in the separator and in the subsequent process There is a problem in that the reliability of the gate oxide film and the reliability of the device are deteriorated.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 패드 산화막과 필드 산화막을 동일한 CVD법으로 형성하여 동일한 식각비를 갖으므로 상기 패드 산화막 식각시 반도체 기판과 필드 산화막사이의 경계부위에 첨점이 발생하지 않아 격리 특성 및 후 공정에서 형성될 게이트 산화막의 신뢰성 과 소자의 신뢰성을 향상시키는 격리막 형성 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and since the pad oxide film and the field oxide film are formed by the same CVD method and have the same etching ratio, no peaks are generated at the boundary between the semiconductor substrate and the field oxide film when the pad oxide film is etched. Therefore, an object of the present invention is to provide an isolation film formation method for improving the isolation characteristics and the reliability of the gate oxide film to be formed in a later process and the reliability of the device.

도 1a 내지 도 1c는 종래의 격리막 형성 방법을 나타낸 공정 단면도1A to 1C are cross-sectional views showing a conventional method of forming a separator.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 격리막 형성 방법을 나타낸 공정 단면도2A through 2C are cross-sectional views illustrating a method of forming a separator according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

31: 반도체 기판32: 패드 산화막31 semiconductor substrate 32 pad oxide film

33: 질화막34: 감광막33: nitride film 34: photosensitive film

35: 필드 산화막35: field oxide film

본 발명의 격리막 형성 방법은 기판상에 차례로 제 1, 제 2 절연막을 형성하는 단계, 상기 기판 과 제 1, 제 2 절연막을 선택적 패터닝하여 상기 기판에 트렌치를 형성하는 단계, 상기 트렌치내에 상기 제 1 절연막과 같은 식각비를 갖는 제 3 절연막을 형성하는 단계와 상기 제 1, 제 2 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.In the method for forming an isolation layer of the present invention, forming a first and a second insulating film on a substrate in order, selectively patterning the substrate and the first and second insulating films to form a trench in the substrate, and forming the trench in the trench. And forming a third insulating film having the same etching ratio as the insulating film and removing the first and second insulating films.

상기와 같은 본 발명에 따른 격리막 형성 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of the separator according to the present invention as follows.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 격리막 형성 방법을 나타낸 공정 단면도이다.2A to 2C are cross-sectional views illustrating a method of forming a separator according to an embodiment of the present invention.

트렌치 아이솔레이션 방법에 있어서, 도 3a에서와 같이, 격리 영역이 정의된 반도체 기판(31)상에 패드 산화막(32), 질화막(33)과 감광막(34)을 차례로 형성한 다음, 상기 감광막(34)을 상기 격리 영역 상측에만 제거되도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막(34)을 마스크로 이용하여 상기 질화막(33), 패드 산화막(32)과 반도체 기판(31)을 선택적 식각함으로 트렌치를 형성한다. 여기서 상기 패드 산화막(32)은 CVD법에 의해 형성한다.In the trench isolation method, as shown in FIG. 3A, the pad oxide film 32, the nitride film 33, and the photosensitive film 34 are sequentially formed on the semiconductor substrate 31 on which the isolation region is defined, and then the photosensitive film 34 is formed. Is selectively exposed and developed to be removed only above the isolation region, and then the nitride film 33, the pad oxide film 32 and the semiconductor substrate 31 are formed using the selectively exposed and developed photosensitive film 34 as a mask. Selective etching forms the trench. The pad oxide film 32 is formed by the CVD method.

도 3b에서와 같이, 상기 감광막(34)을 제거한 다음, 상기 트렌치를 포함한 전면에 필드 산화막(35)을 CVD법으로 형성하고, 상기 필드 산화막(35)을 화학 기계적 경연 연마(CMP)법으로 상기 트렌치내에만 남으면서 평탄화 시킨 후, 전면에 상기 패드 산화막(32) 형성 온도보다 높은 온도에서 덴시피케이션(Densification)하여 치밀화 한다.As shown in FIG. 3B, after the photosensitive film 34 is removed, a field oxide film 35 is formed on the entire surface including the trench by CVD, and the field oxide film 35 is chemically mechanically polished (CMP). After planarization while remaining only in the trench, densification is performed at a temperature higher than the pad oxide film 32 formation temperature on the entire surface.

도 3c에서와 같이, 상기 반도체 기판(31)상에 형성된 질화막(33) 및 제1산화막(32)을 제거한다. 여기서 상기 패드 및 필드 산화막(32, 35)은 동일한 CVD법으로 형성하여 동일한 식각비를 갖아 상기 패드 산화막(32)제거시, 상기 반도체 기판(31)과 필드 산화막(35)사이의 경계부위에 첨점이 발생하지 않는다.As shown in FIG. 3C, the nitride film 33 and the first oxide film 32 formed on the semiconductor substrate 31 are removed. Here, the pad and field oxide films 32 and 35 are formed by the same CVD method and have the same etching ratio, so that when the pad oxide film 32 is removed, the pad and field oxide films 32 and 35 are attached to the boundary between the semiconductor substrate 31 and the field oxide film 35. No point occurs.

본 발명의 격리막 형성 방법은 반도체 기판과 필드 산화막사이의 경계부위에 첨점이 발생하지 않아 격리 특성 및 후 공정에서 형성될 게이트 산화막의 신뢰성과 소자의 신뢰성을 향상시키는 효과가 있다.The isolation film formation method of the present invention does not generate a point at the boundary between the semiconductor substrate and the field oxide film, thereby improving the isolation characteristics and the reliability of the gate oxide film to be formed in a later step and the reliability of the device.

Claims

Forming first and second insulating films on the substrate in sequence;

Selectively patterning the substrate and the first and second insulating layers to form trenches in the substrate;

Forming a third insulating film having an etch ratio same as that of the first insulating film in the trench;

And removing the first and second insulating films.

The method of claim 1,

Wherein the first and third insulating films are formed by CVD.