KR100190065B1

KR100190065B1 - Trench isolation method

Info

Publication number: KR100190065B1
Application number: KR1019960029872A
Authority: KR
Inventors: 김성의
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-07-23
Filing date: 1996-07-23
Publication date: 1999-06-01
Also published as: KR980012253A

Abstract

디싱현상이 제거된 트렌치 소자분리방법에 대해 기재되어 있다. 이 소자분리방법은, 반도체기판 상에 패드산화막을 형성하는 단계와, 상기 패드산화막 위에 소자형성영역과 소자분리영역으로 구성된 셀 영역을 정의하기 위하여 소정의 제1 질화막 패턴을 형성하는 단계와, 상기 제1 질화막 패턴을 식각마스크로 적용하여 소자분리영역의 반도체기판내에 소정깊이의 트렌치를 형성하는 단계와, 상기 트렌치의 내벽을 따라 소정두께의 희생산화막을 형성하는 단계와, 결과물 전면에 다결정실리콘을 형성한 후, 상기 셀 영역 이외의 주변회로 영역의 패드산화막이 노출되도록 상기 다결정실리콘에 대하여 에치 백 공정을 수행하는 단계와, 결과물 전면에 제2 질화막을 소정두께로 형성하는 단계와, 상기 주변회로 영역에 필드산화막을 형성하는 단계와, 상기 제2 질화막 및 다결정실리콘을 제거하는 단계와, 통상적인 방법으로 트렌치 내부를 절연물질로 채우는 단계를 구비하여 이루어진 것을 특징으로 한다. 따라서, 셀 영역과 주변회로 영역 사이의 단차가 줄어들어 종래에 발생되던 디싱현상을 제거할 수 있다.A method for separating trench elements from which dishing is removed is described. The device isolation method includes forming a pad oxide film on a semiconductor substrate, forming a predetermined first nitride film pattern on the pad oxide film to define a cell region including an element formation region and an isolation region; Forming a trench having a predetermined depth in the semiconductor substrate of the device isolation region by applying the first nitride film pattern as an etching mask, forming a sacrificial oxide film having a predetermined thickness along the inner wall of the trench, and polycrystalline silicon on the entire surface of the resultant After forming, performing an etch back process on the polysilicon to expose the pad oxide film in the peripheral circuit region other than the cell region, forming a second nitride film with a predetermined thickness on the entire surface of the resultant, and Forming a field oxide film in the region, removing the second nitride film and polycrystalline silicon, and a conventional method Due to a step for filling the trench with an insulating material characterized by comprising. Therefore, the step difference between the cell region and the peripheral circuit region is reduced, thereby eliminating the dishing phenomenon that has conventionally occurred.

Description

Trench element isolation

본 발명은 반도체장치의 소자분리방법에 관한 것으로, 특히 반도체기판 내에 형성된 소정깊이의 트렌치를 소자분리영역으로 사용하는 트렌치 소자분리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation method of a semiconductor device, and more particularly to a trench device isolation method using a trench of a predetermined depth formed in a semiconductor substrate as an element isolation region.

디바이스의 집적도를 높이기 위해서는 각 개별소자의 크기를 축소하는 것이 필요하나, 이에 못지 않게 인접된 소자간을 전기적으로 분리하는 영역의 폭과 면적을 축소하는 것도 매우 중요하다. 따라서, IC의 등장으로 부터 현재에 이르기까지 여러가지의 소자분리 방법들이 제안되고 있다. 이러한 여러가지 방법들중 반도체기판 내에 소정 깊이의 트렌치(trench)를 형성하여 소자를 분리하는 방법이 있는데, 이 트렌치를 이용하는 소자분리방법은 대략 다음과 같다.In order to increase the degree of integration of the device, it is necessary to reduce the size of each individual element, but it is equally important to reduce the width and area of the area electrically separating adjacent elements. Therefore, various device isolation methods have been proposed from the advent of IC to the present. Among these various methods, there is a method of separating a device by forming a trench of a predetermined depth in a semiconductor substrate, and the device isolation method using the trench is as follows.

먼저, 반도체기판 내에 소자형성영역과 소자분리영역을 정의하기 위하여 소정의 마스크패턴을 형성하고, 이 마스크패턴을 적용하여 상기 반도체기판을 소정깊이로 식각함으로써 트렌치를 형성하며, 이 트렌치 내부를 절연물질로 채우기 위해 결과물 전면에 절연막을 형성하고, 이 절연막에 대하여 평탄화 공정을 실시함으로써 소자분리영역으로 사용되는 트렌치 내부에만 상기 절연물질을 남겨 소자분리를 완성한다.First, a predetermined mask pattern is formed to define an element formation region and an isolation region in a semiconductor substrate, and the trench is formed by etching the semiconductor substrate to a predetermined depth by applying the mask pattern, and forming an insulating material inside the trench. An insulating film is formed on the entire surface of the resultant to fill the gap, and the insulating film is flattened to leave the insulating material only inside the trench used as the device isolation region, thereby completing device isolation.

이 때, 상기 트렌치 내부만을 절연물질로 채우고 다른 영역의 절연물질은 제거하기 위한 평탄화공정인 CMP(Chemical Mechanical Polishing) 공정을 수행함에 있어, 셀(cell) 영역과 주변회로 영역 사이의 단차로 인하여 트렌치에 매립된 절연물질의 중심부가 오목해지는 디싱(dishing) 현상이 발생되어 소자분리의 신뢰도를 저하시키는 문제점이 있다.At this time, in performing the chemical mechanical polishing (CMP) process, which is a planarization process for filling only the inside of the trench with an insulating material and removing the insulating material of another region, the trench is formed due to the step between the cell region and the peripheral circuit region. A dishing phenomenon occurs in which a central portion of the insulating material embedded in the recess is recessed, thereby lowering the reliability of device isolation.

본 발명이 이루고자 하는 기술적 과제는, 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 상기 주변회로 영역에만 필드산화막을 성장시켜 셀 영역과 주변회로 영역 사이의 단차를 줄임으로써 디싱 현상을 제거할 수 있는 트렌치 소자분리방법을 제공하는데 있다.The technical problem to be achieved by the present invention is to eliminate the dishing phenomenon by reducing the step between the cell region and the peripheral circuit region by growing a field oxide film only in the peripheral circuit region to solve the problems of the prior art as described above. It is to provide a trench isolation method.

도 1a 내지 도 1f는 본 발명에 의한 트렌치 소자분리방법을 나타낸 공정순서도이다.1A to 1F are process flowcharts showing a trench isolation method according to the present invention.

도 2는 산화막과 다결정실리콘 위에 증착되는 질화막 두께의 차이를 보여주기 위한 그래프이다.2 is a graph showing the difference between the thickness of the nitride film deposited on the oxide film and the polysilicon.

도 3은 질화막 두께에 따른 산화막 두께의 차이를 보여주기 위한 그래프이다.3 is a graph showing the difference in oxide film thickness according to the nitride film thickness.

상기 과제를 이루기 위하여 본 발명에 의한 트렌치 소자분리 방법은, 반도체기판 상에 패드산화막을 형성하는 단계; 상기 패드산화막 위에 소자형성영역과 소자분리영역으로 구성된 셀 영역을 정의하기 위하여 소정의 제1 질화막 패턴을 형성하는 단계; 상기 제1 질화막 패턴을 식각마스크로 적용하여 소자분리영역의 반도체기판 내에 소정깊이의 트렌치를 형성하는 단계; 상기 트렌치의 내벽을 따라 소정두께의 희생산화막을 형성하는 단계; 결과물 전면에 다결정실리콘을 형성한 후, 상기 셀 영역 이외의 주변회로 영역의 패드산화막이 노출되도록 상기 다결정실리콘에 대하여 에치 백 공정을 수행하는 단계; 결과물 전면에 제2 질화막을 소정두께로 형성하는 단계; 상기 주변회로 영역에 필드산화막을 형성하는 단계; 상기 제2 질화막 및 다결정실리콘을 제거하는 단계; 및 통상적인 방법으로 트렌치 내부를 절연물질로 채우는 단계를 구비하여 이루어진 것을 특징으로 한다.In order to achieve the above object, a trench device isolation method includes: forming a pad oxide film on a semiconductor substrate; Forming a predetermined first nitride film pattern on the pad oxide layer to define a cell region including an element formation region and an isolation region; Forming a trench having a predetermined depth in the semiconductor substrate of the device isolation region by applying the first nitride film pattern as an etching mask; Forming a sacrificial oxide film having a predetermined thickness along an inner wall of the trench; Forming polycrystalline silicon on the entire surface of the resultant, and then performing an etch back process on the polycrystalline silicon to expose a pad oxide film in a peripheral circuit region other than the cell region; Forming a second nitride film with a predetermined thickness on the entire surface of the resultant material; Forming a field oxide film in the peripheral circuit region; Removing the second nitride film and the polycrystalline silicon; And filling the inside of the trench with an insulating material in a conventional manner.

본 발명의 트렌치 소자분리방법에 있어서, 상기 다결정실리콘을 에치 백 하는 공정으로 CMP공정을 사용하고, 상기 제2 질화막의 두께는 상기 다결정 실리콘위에 적층되는 두께가 상기 주변회로 영역의 패드산화막 위에 적층되는 두께 보다 더 두꺼우며, 특히 상기 주변회로 영역의 패드산화막 위에 적층되는 제2 질화막의 두께는 내산화성을 가지지 않는 두께로 형성되는 것이 바람직하다.In the trench device isolation method of the present invention, a CMP process is used as a process of etching back the polycrystalline silicon, and the thickness of the second nitride film is a thickness of a layer deposited on the polycrystalline silicon is deposited on the pad oxide film of the peripheral circuit region. The thickness of the second nitride film that is thicker than the thickness, and particularly, that is deposited on the pad oxide film in the peripheral circuit region is preferably formed to have a thickness that does not have oxidation resistance.

따라서, 본 발명에 의한 트렌치 소자분리방법에 의하면, 트렌치 내부에 절연물질을 채우기 전에 상기 주변회로 영역에 소정두께의 필드산화막을 형성함으로써, 셀 영역과 주변회로 영역 사이의 단차가 줄어들어 종래에 발생되던 디싱현상을 제거할 수 있다.Therefore, according to the trench isolation method according to the present invention, a field oxide film having a predetermined thickness is formed in the peripheral circuit region before filling the insulating material in the trench, thereby reducing the step difference between the cell region and the peripheral circuit region. Dishes can be eliminated.

이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.

도 1a 내지 도 1f는 본 발명에 의한 트렌치 소자분리방법을 나타낸 공정순서도로, 셀 영역과 주변회로 영역을 함께 도시하였다.1A to 1F are flowcharts illustrating a trench isolation method according to the present invention, and show a cell region and a peripheral circuit region together.

도 1a는 제1 산화막(1) 및 제1 질화막 패턴(3)의 형성공정을 도시한 것으로, 먼저 반도체기판(100) 상에 패드(pad) 산화막인 제1 산화막(1)과 제1 질화막을 소정두께 차례로 적층한 후, 이 제1 질화막 위에 포토레지스트 도포, 마스크노광 및 현상등의 공정을 거쳐 소자형성영역과 분리영역을 정의하기 위한 포토레지스트 패턴(도시되지 않음)을 형성한다. 이어서, 이 포토레지스트 패턴을 적용하여 상기 제1 질화막을 식각함으로써 제1 질화막 패턴(3)을 형성한다.FIG. 1A illustrates a process of forming the first oxide film 1 and the first nitride film pattern 3. First, the first oxide film 1 and the first nitride film, which are pad oxide films, are formed on the semiconductor substrate 100. After laminating in order of a predetermined thickness, a photoresist pattern (not shown) is formed on the first nitride film through a process such as photoresist coating, mask exposure, and development to define the element formation region and the isolation region. Subsequently, the first nitride film pattern 3 is formed by etching the first nitride film by applying the photoresist pattern.

도 1b는 트렌치(10) 및 희생산화막(12)의 형성공정을 도시한 것으로, 먼저, 상기 포토레지스트 패턴을 제거한 후 상기 제1 질화막 패턴(3)을 식각마스크로 적용하여 상기 반도체기판을 소정 깊이로 이방성 식각함으로써 트렌치(10)를 형성하고, 이 트렌치(10) 형성을 위해 손상된 반도체기판의 내벽 즉 트렌치(10)의 내벽을 따라 희생산화막(12)을 소정두께 형성한다.FIG. 1B illustrates a process of forming the trench 10 and the sacrificial oxide layer 12. First, the photoresist pattern is removed, and then the first nitride layer pattern 3 is applied as an etch mask to expose the semiconductor substrate to a predetermined depth. The trench 10 is formed by anisotropic etching, and a sacrificial oxide film 12 is formed along the inner wall of the damaged semiconductor substrate, that is, the inner wall of the trench 10, to form the trench 10.

도 1c는 상기 트렌치 내부를 절연물질(15)로 채우는 공정을 도시한 것으로, 먼저 상기 도 1b의 공정 후, 결과물 전면에 절연물질(15) 예컨대 다결정실리콘을 소정두께로 증착하고, 이어서 상기 주변회로 영역의 제1 산화막(1)이 노출되도록 상기 다결정실리콘에 대하여 에치 백(etch back) 공정을 실시함으로써, 도시된 바와 같이 셀 영역의 상기 트렌치(10) 내부는 상기 절연물질(15)로 채워지도록 하는 한편, 주변회로 영역의 상기 절연물질은 모두 제거한다.FIG. 1C illustrates a process of filling the trench with an insulating material 15. First, after the process of FIG. 1B, an insulating material 15, for example, polycrystalline silicon, is deposited on the entire surface of the resultant, and then the peripheral circuit is formed. By performing an etch back process on the polysilicon so that the first oxide film 1 in the region is exposed, the inside of the trench 10 in the cell region is filled with the insulating material 15 as shown. On the other hand, all the insulating material in the peripheral circuit area is removed.

이 때, 도 2를 참조하면, 채워진 사각형으로 나타낸 경향(a)은 RTO(Rapid Thermal Oxide)상에 질화막(SiN)을 증착할 때 증착시간에 따른 SiN막의 두께변화를 나타내고, 채우지 않은 사각형의 경향(b)은 기판을 HF로 세정한(즉, 산화막을 제거한 상태) 상태에서의 SiN막의 증착시간에 따른 두께변화를 나타낸 것이다.In this case, referring to FIG. 2, the trend (a) represented by a filled rectangle indicates a change in thickness of the SiN film according to deposition time when the nitride film (SiN) is deposited on Rapid Thermal Oxide (RTO), and the trend of unfilled rectangle is shown. (b) shows the thickness change according to the deposition time of the SiN film while the substrate was cleaned with HF (that is, the oxide film was removed).

도 2로부터 SiN막은 산화막 보다는 반도체기판 예컨대 실리콘(Si) 기판상에서 더 빠르게 증착됨을 알 수 있다.It can be seen from FIG. 2 that the SiN film is deposited on a semiconductor substrate such as a silicon (Si) substrate faster than the oxide film.

도 1d는 제2 질화막(17)의 형성공정을 도시한 것으로, 상기 도 1c의 결과물 전면에 소정두께의 제2 질화막(17)을 증착한 상태이다.FIG. 1D illustrates a process of forming the second nitride film 17, in which a second nitride film 17 having a predetermined thickness is deposited on the entire surface of the resultant product of FIG. 1C.

상기 제2 질화막(17)은 상기 제2도를 참조하여 설명한 바와 같이, 상기 다결정실리콘의 절연물질(15) 위에 증착되는 질화막의 두께가 상기 제1 산화막(1) 위에 증착되는 두께보다 두껍게 증착되게 된다. 이때, 상기 제1 산화막(1) 위에 형성되는 제2 질화막은 후속되는 산화공정시에 내산화성을 나타낼 수 없는 얇은 두께가 되도록 하여, 제1 산화막상에 추가로 후술할 필드산화막이 형성되도록 한다.As described above with reference to FIG. 2, the second nitride film 17 may have a thickness of a nitride film deposited on the insulating material 15 of the polysilicon thicker than a thickness deposited on the first oxide film 1. do. In this case, the second nitride film formed on the first oxide film 1 has a thin thickness that cannot exhibit oxidation resistance in a subsequent oxidation process, so that a field oxide film to be described later is formed on the first oxide film.

도 1e는 필드산화막(20)의 형성공정을 도시한 것으로, 상기 제2 질화막(17)의 형성 후 노출된 결과물에 대하여 산화공정을 수행하는 바, 이때 상기 제2 질화막(17)이 두껍게 증착된 절연물질(15)은 산화되지 않고, 상기 제2 질화막(17)이 얇게 증착되어 내산화성이 없는 제1 산화막위, 즉 주변회로 영역 부위만이 산화되어 필드산화막(20)이 형성된다.FIG. 1E illustrates a process of forming the field oxide film 20, in which an oxidation process is performed on the exposed product after the formation of the second nitride film 17, in which the second nitride film 17 is thickly deposited. The insulating material 15 is not oxidized, and the second nitride film 17 is thinly deposited so that only the portion of the peripheral circuit region, that is, the peripheral circuit region, is oxidized to form the field oxide film 20.

도 3의 그래프는 베어 웨이퍼(bare wafer)와 5000Å 두께의 다결정실리콘, 60Å 두께의 산화막위에 내산화성이 없도록 얇은 두께의 질화막을 증착한 다음, 산화공정을 진행한 후의 산화막 두께를 나타낸 것으로, 이때 질화막의 두께는 질화막 증착시 모니터링 웨이퍼(monitoring wafer)의 두께를 나타내는 것이다.The graph of FIG. 3 shows a thickness of an oxide film after a thin wafer is deposited on a bare wafer, a polysilicon of 5000 mm thick, and a 60 nm thick oxide film to prevent oxidation resistance, and then subjected to an oxidation process. The thickness of represents the thickness of the monitoring wafer during the deposition of the nitride film.

도 3을 참조하면, 채워진 사각형으로 경향을 표시한 경우(a)(즉, 산화막상에 SiN막을 증착한 후 산화를 수행한 경우)에 약 3500Å 정도의 두꺼운 산화막이 형성됨을 알 수 있다. 이 결과를 상기 도 1e에서 제1 산화막위, 즉 주변회로 영역 부위에만 필드산화막이 형성되는 근거가 된다.Referring to FIG. 3, when the trend is indicated by the filled rectangle (a) (that is, when the oxidation is performed after the deposition of the SiN film on the oxide film), it can be seen that a thick oxide film of about 3500 kV is formed. This result is the reason why the field oxide film is formed only on the first oxide film, that is, the peripheral circuit region in FIG. 1E.

도 1f는 상기 도 1e의 공정 후 상기 제2 질화막 및 절연물질을 각각 제거한 공정을 도시하였다.FIG. 1F illustrates a process of removing the second nitride film and the insulating material, respectively, after the process of FIG. 1E.

이후, 통상적인 방법으로 트렌치 내부에 절연물질을 채움으로써 소자분리를 완성한다.Thereafter, isolation of the device is completed by filling an insulating material in the trench in a conventional manner.

상술한 바와 같이 본 발명에 의한 트렌치 소자분리방법에 의하면, 트렌치 내부에 절연물질을 채우는 공정의 수행전에 주변회로 영역 부위에 산화막의 성장두께가 하부의 재료에 따라 변화하는 성질을 이용하여 필드산화막을 형성함으로써, 셀 영역 부분과 주변회로 영역 부분 사이의 단차로 인하여 트렌치 내부의 절연물질이 오목해져 소자분리성능을 저하시키는 디싱현상을 제거할 수 있게 된다.According to the trench device isolation method according to the present invention as described above, the field oxide film is formed by using the property that the growth thickness of the oxide film is changed depending on the underlying material before the process of filling the insulating material in the trench. By forming, the insulating material in the trench is concave due to the step between the cell region portion and the peripheral circuit region portion, thereby eliminating dishing phenomenon that degrades device isolation performance.

Claims

Forming a pad oxide film on the semiconductor substrate;

Forming a predetermined first nitride film pattern on the pad oxide layer to define a cell region including an element formation region and an isolation region;

Forming a trench having a predetermined depth in the semiconductor substrate of the device isolation region by applying the first nitride film pattern as an etching mask;

Forming a sacrificial oxide film having a predetermined thickness along an inner wall of the trench;

Forming polysilicon on the entire surface of the resultant, and then performing an etch back process on the polysilicon to expose the pad oxide film in the peripheral circuit region other than the cell region;

Forming a second nitride film with a predetermined thickness on the entire surface of the resultant material;

Forming a field oxide film in the peripheral circuit region;

Removing the second nitride film and the polycrystalline silicon; And

A trench device isolation method comprising the step of filling the trench with an insulating material in a conventional manner.

The method of claim 1, wherein a CMP process is used as a process of etching back the polysilicon.

The thickness of the second nitride film,

And a thickness deposited on the polycrystalline silicon is thicker than a thickness deposited on the pad oxide film of the peripheral circuit region.

The thickness of the second nitride film stacked on the pad oxide film of the peripheral circuit region,

Trench device isolation method characterized in that the thickness does not have oxidation resistance.