KR19980047690A - 플러그 앤 플레이 시스템의 자동 제어 회로 - Google Patents
플러그 앤 플레이 시스템의 자동 제어 회로 Download PDFInfo
- Publication number
- KR19980047690A KR19980047690A KR1019960066203A KR19960066203A KR19980047690A KR 19980047690 A KR19980047690 A KR 19980047690A KR 1019960066203 A KR1019960066203 A KR 1019960066203A KR 19960066203 A KR19960066203 A KR 19960066203A KR 19980047690 A KR19980047690 A KR 19980047690A
- Authority
- KR
- South Korea
- Prior art keywords
- pnp
- configuration
- configuration data
- block
- plug
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Stored Programmes (AREA)
- Studio Circuits (AREA)
Abstract
본 발명은 ISA 카드를 사용하는 시스템의 플러그 앤드 플레이 동작이 효율적으로 이루어지도록 한 플러그 앤 플레이 시스템의 자동 제어 회로에 관한 것으로, 시스템의 점퍼리스 컨피규레이션 데이터를 저장 출력하는 비휘발성 메모리부와, PnP 컨피규레이션 데이터를 저장 출력하는 PnP 컨피규레이션 블록과, PnP 모드를 지원하는 시스템 바이오스나 오퍼레이팅 시스템에 의해서만 초기화되어 초기화 신호를 출력하는 초기화 키 블록과, 상기 초기화 키 블록의 초기화 신호에 따라 상기 비휘발성 메모리부의 점퍼리스 컨피규레이션 데이터(Jumperless Configuration Data) 또는 PnP 컨피규레이션 블록의 PnP 컨피규레이션 데이터의 어느 하나를 실제 컨피규레이션 데이터로 사용할 것인지를 결정하는 컨피규레이션 MUX 블록으로 구성된다.
Description
본 발명은 컴퓨터 시스템에 관한 것으로, 특히 ISA 카드를 사용하는 시스템의 플러그 앤드 플레이 동작이 효율적으로 이루어지도록 한 플러그 앤 플레이 시스템의 자동 제어 회로에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 ISA 플러그 앤드 플레이 카드에 관하여 설명하면 다음과 같다.
도 1 은 종래 기술의 플러그 앤드 플레이 시스템의 개념을 나타낸 구성도이다.
플러그 앤 플레이는 메인 시스템의 시스템 바이오스 또는 오퍼레이팅 시스템이 PnP 모드를 지원하여 주변기기의 사용시에 환경설정이 자동으로 이루어지도록 하는 것을 말한다.
플러그 앤드 플레이(Plug and Play : PnP)지원 디바이스들은 어떤 특정 자원(Interrupt Request : IRQ, Direct Memory Access : DMA 등)들에 대한 여유 자원을 제공한다.
이는 자원관리자(BIOS, O/S 등의)가 다른 PnP 지원 디바이스들의 자원(Resource)들과의 충돌을 방지하기 위한 조치를 취할 수 있도록 하기 위한 것으로 PnP 디바이스 자체내에 하드웨어적으로 여유 자원을 저장하고 있다.
즉, PnP 디바이스는 하드웨어내에 EEPROM 등의 저장매체를 가지고 있다.
종래 기술의 ISA 카드의 플러그 앤 플레이 제어회로의 구성은 다음과 같다.
먼저, ISA(Industry Standard Architecture) 카드의 컨피규레이션(Configuration)을 설정하기 위한 데이터를 저장하고 있는 ROM 또는 EEPROM 등의 비휘발성 메모리부(1)와, 시스템 바이오스(BIOS)나 오퍼레이팅 시스템(O/S)에 따라 PnP 컨피규레이션 데이터를 출력하여 ISA 카드의 컨피규레이션을 지정하는 PnP 블록(2)과, 엔드 유저(End User)의 PnP 모드 선택 신호에 의해 상기 비휘발성 메모리부(1)의 점퍼리스 컨피규레이션 데이터(Jumperless Configuration Data) 또는 PnP 컨피규레이션 데이터의 어느 하나를 실제 컨피규레이션 데이터로 사용할 것인지를 결정하는 컨피규레이션 MUX 블록(3)으로 구성된다.
상기와 같이 구성된 종래 기술의 ISA 카드의 플러그 앤 플레이 제어 회로는 ISA 플러그 앤 플레이 카드의 실제 컨피규레이션을 비휘발성 메모리부(1)에 저장되어 있는 점퍼리스 컨피규레이션 데이터를 사용하여 할 것인지, 아니면 PnP 블록(2)의 PnP 컨피규레이션 데이터를 사용할 것인지의 여부를 엔드 유저가 점퍼로서 설정해주게 된다.
이는 엔드 유저가 시스템이 플러그 앤 플레이 모드인지 아닌지를 미리 알고 있어야 한다.
종래 기술의 ISA 카드의 플러그 앤 플레이 제어 회로는 엔드 유저가 시스템이 플러그 앤 플레이 모드를 지원하는지 지원하지 않는지를 미리 알고 있어야 하기 때문에 시스템의 운용상 그 효율성이 떨어진다.
본 발명은 상기와 같은 종래 기술의 ISA 카드의 플러그 앤 플레이 제어 회로의 문제점을 해결하기 위하여 안출한 것으로, 엔드 유저의 모드 선택 신호 없이도 ISA 카드를 사용하는 시스템의 플러그 앤 플레이 동작이 효율적으로 이루어지도록 한 플러그 앤 플레이 시스템의 자동 제어 회로를 제공하는데 그 목적이 있다.
도 1 은 종래 기술의 플러그 앤드 플레이 시스템의 개념을 나타낸 구성도
도 2 는 본 발명에 따른 플러그 앤드 플레이 시스템의 자동 제어 회로의 구성도
도 3a 와 도 3b 는 본 발명에 따른 초기화 키 블록의 상세 구성도 및 초기화 키의 순서값을 나타낸 테이블
*도면의 주요 부분에 대한 부호의 설명*
20 : 비휘발성 메모리부21 : PnP 블록
22 : 컨피규레이션 MUX 블록23 : PnP 컨피규레이션 블록
24 : 초기화 키 블록
엔드 유저의 모드 선택 신호 없이도 플러그 앤 플레이 동작이 효율적으로 이루어지도록 한 본 발명의 플러그 앤 플레이 시스템의 자동 제어 회로는 시스템의 점퍼리스 컨피규레이션 데이터를 저장 출력하는 비휘발성 메모리부와, PnP 컨피규레이션 데이터를 저장 출력하는 PnP 컨피규레이션 블록과, PnP 모드를 지원하는 시스템 바이오스나 오퍼레이팅 시스템에 의해서만 초기화되어 초기화 신호를 출력하는 초기화 키 블록과, 상기 초기화 키 블록의 초기화 신호에 따라 상기 비휘발성 메모리부의 점퍼리스 컨피규레이션 데이터(Jumperless Configuration Data) 또는 PnP 컨피규레이션 블록의 PnP 컨피규레이션 데이터의 어느 하나를 실제 컨피규레이션 데이터로 사용할 것인지를 결정하는 컨피규레이션 MUX 블록으로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 플러그 앤 플레이 시스템의 자동 제어 회로에 관하여 상세히 설명하면 다음과 같다.
도 2 는 본 발명에 따른 플러그 앤 플레이 시스템의 자동 제어 회로의 구성도이고, 도 3a 와 도 3b 는 본 발명에 따른 초기화 키 블록의 상세 구성도 및 초기화 키의 순서값을 나타낸 테이블이다.
본 발명의 플러그 앤 플레이 시스템의 자동 제어 회로는 시스템이 플러그 앤 플레이 모드를 지원하는지 지원하지 않는지를 자동으로 검색하여 모드 지정 신호를 출력하는 초기화 키 블록(24)을 PnP 블록(21)에 구성하여 플러그 앤 플레이 동작이 효율적으로 이루어지도록 한 것으로 그 상세 구성은 다음과 같다.
먼저, ISA 카드의 컨피규레이션을 설정하기 위한 데이터를 저장하고 있는 ROM 또는 EEPROM 등의 비휘발성 메모리부(20)와, PnP 컨피규레이션 데이터를 저장 출력하는 PnP 컨피규레이션 블록(23), 시스템 바이오스나 오퍼레이팅 시스템이 PnP 모드를 지원하는지 지원하지 않는지를 검지하여 그 검지 결과에 따른 모드 지정 신호를 출력하는 초기화 키 블록(24)으로 구성되어 시스템 바이오스나 오퍼레이팅 시스템에 따라 PnP 컨피규레이션 데이터를 출력하여 ISA 카드의 컨피규레이션을 지정하는 PnP 블록(21)과, 상기 초기화 키 블록(24)의 모드 지정 신호에 의해 상기 비휘발성 메모리부(20)의 점퍼리스 컨피규레이션 데이터(Jumperless Configuration Data) 또는 PnP 컨피규레이션 데이터의 어느 하나를 실제 컨피규레이션 데이터로 사용할 것인지를 결정하는 컨피규레이션 MUX 블록(22)으로 구성된다.
상기의 초기화 키 블록(24)은 플러그 앤 플레이 모드를 지원하는 시스템 바이오스나 오퍼레이팅 시스템만이 초기화시킬 수 있는 블록이다.
그러므로 상기의 초기화 키 블록(24)에서 출력되는 초기화 신호를 모드 지정 신호로 사용하면 점퍼 컨피규레이션 데이터를 실제 컨피규레이션 데이터로 사용할 것인지, 아니면 PnP 컨피규레이션 데이터를 실제 컨피규레이션 데이터로 사용할 것인지를 엔드 유저의 선택 없이도 결정할 수 있게 된다.
상기의 초기화 키 블록(24)의 상세 구성은 도 3a 에서와 같다.
복수개의 D-플립 플롭이 직렬 연결되어 데이터 포트에의 기입 명령(IOWR)에 의해 초기화 키 블록값을 시프트 출력하게 된다.
도 3b 는 초기화 키 순서값을 나타낸 테이블로서 PnP 모드를 지원하는 시스템 바이오스나 오퍼레이팅 시스템만이 데이터 포트에 기입할 수 있다.
예를 들어 초기화 키 블록(24)의 초기값이 6Ah이고, 데이터 포트에 기입되는 값이 6Ah이면 초기화 키 블록(24)의 값이 시프트되어 B5h로 된다.
초기화 키 블록(24)의 시피트 동작으로 데이터 포트에는 B5h가 기입된다.
이와 같은 방법으로 32바이트의 초기화 키값이 정확한 순서로 데이터 포트에 기입되면 이는 시스템 바이오스나 오퍼레이팅 시스템이 플러그 앤 플레이를 지원한다는 것을 의미한다.
그러므로 상기와 같이 방법으로 엔드 유저가 ISA 카드를 시스템에 장착하여 동작시킬 때 시스템이 플러그 앤 플레이를 지원하는지 지원하지 않는지를 판단하여 엔드 유저가 ISA 카드를 시스템에 장착하여 동작시킬 때 PnP 컨피규레이션 데이터 또는 점퍼리스 컨피규레이션 데이터의 어느 하나를 실제 컨피규레이션 데이터로 사용하여 컨피규레이션을 하게 된다.
본 발명의 플러그 앤 플레이 시스템의 자동 제어 회로는 플러그 앤 플레이 모드를 지원하는 시스템 바이오스나 오퍼레이팅 시스템만이 초기화시킬 수 있는 초기화 키 블록을 구성하여 시스템 바이오스 또는 오퍼레이팅 시스템의 초기값 기입 동작에 따라 출력되는 초기화 키 블록의 출력값을 모드 지정 신호로 사용하므로 다음과 같은 효과가 있다.
엔드 유저가 미리 시스템이 PnP 모드를 지원하는지의 여부를 알지 않아도 되고 자동으로 모드가 지정되므로 ISA 카드를 사용할 경우에 보다 효율적으로 플러그 앤 플레이 동작이 이루어지게 하는 효과가 있다.
Claims (3)
- 시스템의 점퍼리스 컨피규레이션 데이터를 저장 출력하는 비휘발성 메모리부와,PnP 컨피규레이션 데이터를 저장 출력하는 PnP 컨피규레이션 블록과,PnP 모드를 지원하는 시스템 바이오스나 오퍼레이팅 시스템에 의해서만 초기화되어 초기화 신호를 출력하는 초기화 키 블록과,상기 초기화 키 블록의 초기화 신호에 따라 상기 비휘발성 메모리부의 점퍼리스 컨피규레이션 데이터(Jumperless Configuration Data) 또는 PnP 컨피규레이션 블록의 PnP 컨피규레이션 데이터의 어느 하나를 실제 컨피규레이션 데이터로 사용할 것인지를 결정하는 컨피규레이션 MUX 블록으로 구성되는 것을 특징으로 하는 플러그 앤 플레이 시스템의 자동 제어 회로.
- 제 1 항에 있어서,비휘발성 메모리부는 ROM 또는 EEPROM 등으로 구성되는 것을 특징으로 하는 플러그 앤 플레이 시스템의 자동 제어 회로.
- 제 1 항에 있어서,초기화 키 블록은 시스템 바이오스나 오퍼레이팅 시스템에 의한 데이터 포트 기입 명령(IOWR)에 의해 초기화값을 시프트 출력하는 복수개의 D-플립 플롭으로 구성되는 것을 특징으로 하는 플러그 앤 플레이 시스템의 자동 제어 회로.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066203A KR100198670B1 (ko) | 1996-12-16 | 1996-12-16 | 플러그 앤 플레이 시스템의 자동 제어 회로 |
| TW086102137A TW354839B (en) | 1996-12-16 | 1997-02-21 | Automatic control circuit in plug and play system |
| JP32994297A JP3227568B2 (ja) | 1996-12-16 | 1997-12-01 | プラグ＆プレイシステムの自動制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066203A KR100198670B1 (ko) | 1996-12-16 | 1996-12-16 | 플러그 앤 플레이 시스템의 자동 제어 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980047690A true KR19980047690A (ko) | 1998-09-15 |
| KR100198670B1 KR100198670B1 (ko) | 1999-06-15 |
Family
ID=19488105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960066203A KR100198670B1 (ko) | 1996-12-16 | 1996-12-16 | 플러그 앤 플레이 시스템의 자동 제어 회로 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3227568B2 (ko) |
| KR (1) | KR100198670B1 (ko) |
| TW (1) | TW354839B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408289B1 (ko) * | 2001-06-26 | 2003-12-03 | 삼성전자주식회사 | 입출력 포맷 코드를 이용한 플러그 앤 플레이 시스템 및그 처리 방법 |
| KR100467519B1 (ko) * | 1997-08-11 | 2005-06-13 | 삼성전자주식회사 | 피앤피리소스를롬에저장하여사용하는컴퓨터및방법 |
-
1996
- 1996-12-16 KR KR1019960066203A patent/KR100198670B1/ko not_active IP Right Cessation
-
1997
- 1997-02-21 TW TW086102137A patent/TW354839B/zh active
- 1997-12-01 JP JP32994297A patent/JP3227568B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467519B1 (ko) * | 1997-08-11 | 2005-06-13 | 삼성전자주식회사 | 피앤피리소스를롬에저장하여사용하는컴퓨터및방법 |
| KR100408289B1 (ko) * | 2001-06-26 | 2003-12-03 | 삼성전자주식회사 | 입출력 포맷 코드를 이용한 플러그 앤 플레이 시스템 및그 처리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10187587A (ja) | 1998-07-21 |
| TW354839B (en) | 1999-03-21 |
| KR100198670B1 (ko) | 1999-06-15 |
| JP3227568B2 (ja) | 2001-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274771A (en) | System for configuring an input/output board in a computer | |
| US5524269A (en) | System for activating and configuring an input/output board in a computer | |
| US6925510B2 (en) | Peripheral or memory device having a combined ISA bus and LPC bus | |
| JP2547654B2 (ja) | データ処理装置 | |
| KR19980035435A (ko) | 자동감지기능을 갖는 컴퓨터시스템 | |
| KR890015137A (ko) | 입출력 제어 시스템 | |
| JPH0719237B2 (ja) | コンピュータアダプタカードおよびそれを用いるコンピュータシステム | |
| KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
| US6173398B1 (en) | Computer system using a common bios for operating plurality of expansion adapters | |
| US5640594A (en) | Method and system for assigning peripheral device addresses | |
| KR100198670B1 (ko) | 플러그 앤 플레이 시스템의 자동 제어 회로 | |
| US5168562A (en) | Method and apparatus for determining the allowable data path width of a device in a computer system to avoid interference with other devices | |
| US6205497B1 (en) | System for configuring and input/output board in a computer | |
| KR19980054349A (ko) | 옵션 자동 설정 회로 | |
| US5561813A (en) | Circuit for resolving I/O port address conflicts | |
| US5786885A (en) | Image processing system | |
| US5748922A (en) | Method and apparatus for reading data from a write only port | |
| EP0556138B1 (en) | A bus for connecting extension cards to a data processing system and test method | |
| KR970066899A (ko) | 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법 | |
| KR0147476B1 (ko) | 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법 | |
| JPH0756847A (ja) | ポータブルコンピュータ | |
| KR970004521B1 (ko) | 컴퓨터 입출력(i/o)보드 제어장치 | |
| KR930005778Y1 (ko) | 컴퓨터 시스템의 범용 롬 라이터 회로 | |
| KR20000002095A (ko) | 산업용 컨트롤러의 옵션 카드 확장 장치 | |
| JPS6126700B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |