JPH0719237B2 - コンピュータアダプタカードおよびそれを用いるコンピュータシステム - Google Patents
コンピュータアダプタカードおよびそれを用いるコンピュータシステムInfo
- Publication number
- JPH0719237B2 JPH0719237B2 JP4281736A JP28173692A JPH0719237B2 JP H0719237 B2 JPH0719237 B2 JP H0719237B2 JP 4281736 A JP4281736 A JP 4281736A JP 28173692 A JP28173692 A JP 28173692A JP H0719237 B2 JPH0719237 B2 JP H0719237B2
- Authority
- JP
- Japan
- Prior art keywords
- adapter card
- address
- data register
- bus
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Exchange Systems With Centralized Control (AREA)
- Information Transfer Systems (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコンピュータシステムに
関し、更に詳細には、夫々が他の対応するセットアップ
レジスタと同じアドレスにアドレス可能な１個以上のセ
ットアップレジスタを有する１以上のアダプタカードを
受入れることの出来るコンピュータシステムに関する。
関し、更に詳細には、夫々が他の対応するセットアップ
レジスタと同じアドレスにアドレス可能な１個以上のセ
ットアップレジスタを有する１以上のアダプタカードを
受入れることの出来るコンピュータシステムに関する。
【０００２】
【従来の技術】アダプタカードの使用はコンピュータシ
ステムの能力の拡張のための周知の技術である。例えば
コンピュータのユーザがデータの送受能力を必要とする
場合にはモデム通信用に特に設計されたアダプタカード
をコンピュータに挿入し、適正な通信ソフトウェアと関
連づけて所要のデータ通信能力を与えることが出来る。
ステムの能力の拡張のための周知の技術である。例えば
コンピュータのユーザがデータの送受能力を必要とする
場合にはモデム通信用に特に設計されたアダプタカード
をコンピュータに挿入し、適正な通信ソフトウェアと関
連づけて所要のデータ通信能力を与えることが出来る。
【０００３】一般に、パーソナルコンピュータは複数の
「スロット」を有し、それにアダプタカードを挿入しう
る。各スロットの主要なエレメントはコネクタであり、
これがコンピュータ内のアドレスバスおよびデータバス
に接続される。アダプタカードはコンピュータのアダプ
タカードコネクタ内の１個、すなわちコンピュータのス
ロットの内の１個に挿入しうるように構成された、一般
には印刷回路板のエッジコネクタであるコネクタを含
む。
「スロット」を有し、それにアダプタカードを挿入しう
る。各スロットの主要なエレメントはコネクタであり、
これがコンピュータ内のアドレスバスおよびデータバス
に接続される。アダプタカードはコンピュータのアダプ
タカードコネクタ内の１個、すなわちコンピュータのス
ロットの内の１個に挿入しうるように構成された、一般
には印刷回路板のエッジコネクタであるコネクタを含
む。
【０００４】システム内にすでにある他のアダプタカー
ド、並びにコンピュータ内の種々の資源との干渉を防止
するために、各アダプタカードはバスを介して通信を行
うポートアドレスの仕様のような或る種の「セットアッ
プ」パラメータを有していなくてはならない。IBM AT
(商品名）コンピュータ（そのバスアーキテクチャはＩ
ＳＡ（工業規格アーキテクチャである）では、セットア
ップパラメータはデュアルインラインスイッチまたはデ
ィップ）スイッチのようなスイッチの設定またはアダプ
タカードに配置されるジャンパの使用により特定され
る。スイッチとジャンパの使用によるセットアップパラ
メータの確立は、ユーザが一般にコンピュータ内の各ア
ダプタカードについてインストラクションマニュアルを
読んだ後にアダプタカードが他と干渉しないように夫々
のカードについてもセットアップパラメータを注意して
選ばねばならないために困難である。
ド、並びにコンピュータ内の種々の資源との干渉を防止
するために、各アダプタカードはバスを介して通信を行
うポートアドレスの仕様のような或る種の「セットアッ
プ」パラメータを有していなくてはならない。IBM AT
(商品名）コンピュータ（そのバスアーキテクチャはＩ
ＳＡ（工業規格アーキテクチャである）では、セットア
ップパラメータはデュアルインラインスイッチまたはデ
ィップ）スイッチのようなスイッチの設定またはアダプ
タカードに配置されるジャンパの使用により特定され
る。スイッチとジャンパの使用によるセットアップパラ
メータの確立は、ユーザが一般にコンピュータ内の各ア
ダプタカードについてインストラクションマニュアルを
読んだ後にアダプタカードが他と干渉しないように夫々
のカードについてもセットアップパラメータを注意して
選ばねばならないために困難である。
【０００５】この欠点を解決するために、IBM Micro Ch
annel （ＩＢＭマイクロチャンネル（商品名））アーキ
テクチャは夫々のアダプタカードが複数の「ＰＯＳ」
（プログラマブル・オプション・セレクト）レジスタと
呼ばれるプログラム可能なセットアップレジスタを含む
システムを使用している。これらセットアップパラメー
タはセットアッププログラムにより自動的に決定される
のであり、このセットアッププログラムは夫々ロマイク
ロチャンネルコンピュータに与えられ、他方、各アダプ
タカードを備えた参照ディスケットに与えられる情報を
使用する。これらセットアップパラメータは通常電源ス
イッチを入れた直後およびシステムの初期化中に夫々の
アダプタカードのＰＯＳレジスタにプログラムされる。
annel （ＩＢＭマイクロチャンネル（商品名））アーキ
テクチャは夫々のアダプタカードが複数の「ＰＯＳ」
（プログラマブル・オプション・セレクト）レジスタと
呼ばれるプログラム可能なセットアップレジスタを含む
システムを使用している。これらセットアップパラメー
タはセットアッププログラムにより自動的に決定される
のであり、このセットアッププログラムは夫々ロマイク
ロチャンネルコンピュータに与えられ、他方、各アダプ
タカードを備えた参照ディスケットに与えられる情報を
使用する。これらセットアップパラメータは通常電源ス
イッチを入れた直後およびシステムの初期化中に夫々の
アダプタカードのＰＯＳレジスタにプログラムされる。
【０００６】従来のマイクロチャンネルアダプタカード
は８個のＰＯＳレジスタＰＯＳ０〜ＰＯＳ７を有し、そ
の内のいくつかが読取専用メモリとなる。夫々のアダプ
タカードの各ＰＯＳレジスタタは他のすべてのアダプタ
カードの対応するＰＯＳレジスタと同じアドレスにアド
レスづけされる。詳細に述べると、マイクロチャンネル
アーキテクチャではＰＯＳレジスタ０〜７は夫々Ｉ／Ｏ
アドレス１００〜１０７（１６進）にアドレスされる。
一つのアダプタカードのＰＯＳレジスタに対する読取ま
たは書込みのために、マイクロチャンネルバスはシステ
ム内の各アダプタカードスロットについて別々のセット
アップラインを含む。このようにコンピュータの第１ス
ロットに物理的に配置されるアダプタカードをセットア
ップするために、このシステムはセットアップモードと
され、そして第１セットアップラインが活性化される。
（他のすべてのセットアップラインは不活性のままであ
る）。一つのアダプタカードを適正に選択した後に、プ
ロセッサが現在選ばれたカードのＰＯＳレジスタの夫々
を個々にアドレスすることが出来る。マイクロチャンネ
ルアーキテクチャのＰＯＳレジスタの詳細については米
国特許第５０３８３２０号明細書を参照されたい。
は８個のＰＯＳレジスタＰＯＳ０〜ＰＯＳ７を有し、そ
の内のいくつかが読取専用メモリとなる。夫々のアダプ
タカードの各ＰＯＳレジスタタは他のすべてのアダプタ
カードの対応するＰＯＳレジスタと同じアドレスにアド
レスづけされる。詳細に述べると、マイクロチャンネル
アーキテクチャではＰＯＳレジスタ０〜７は夫々Ｉ／Ｏ
アドレス１００〜１０７（１６進）にアドレスされる。
一つのアダプタカードのＰＯＳレジスタに対する読取ま
たは書込みのために、マイクロチャンネルバスはシステ
ム内の各アダプタカードスロットについて別々のセット
アップラインを含む。このようにコンピュータの第１ス
ロットに物理的に配置されるアダプタカードをセットア
ップするために、このシステムはセットアップモードと
され、そして第１セットアップラインが活性化される。
（他のすべてのセットアップラインは不活性のままであ
る）。一つのアダプタカードを適正に選択した後に、プ
ロセッサが現在選ばれたカードのＰＯＳレジスタの夫々
を個々にアドレスすることが出来る。マイクロチャンネ
ルアーキテクチャのＰＯＳレジスタの詳細については米
国特許第５０３８３２０号明細書を参照されたい。
【０００７】
【発明が解決しようとする課題】このマイクロチャンネ
ルアーキテクチャの自動セットアップ手順をＩＳＡバス
コンピュータに使用出来るようにすることが望ましい。
しかしながら、ＩＳＡバスコンピュータ用の現在のアダ
プタカードはセットアップまたはＰＳＯレジスタを含ん
でおらず、仮に含んでいたとしてもＩＳＡバスは各カー
ドスロットについて別々のセットアップラインを含んで
いない。
ルアーキテクチャの自動セットアップ手順をＩＳＡバス
コンピュータに使用出来るようにすることが望ましい。
しかしながら、ＩＳＡバスコンピュータ用の現在のアダ
プタカードはセットアップまたはＰＳＯレジスタを含ん
でおらず、仮に含んでいたとしてもＩＳＡバスは各カー
ドスロットについて別々のセットアップラインを含んで
いない。
【０００８】本発明はセットアップまたはＰＯＳレジス
タを有するＩＳＡバスコンピュータ（あるいは各アダプ
タカードについて別々のセットアップラインを含まない
他のバス）用のアダプタカードを提供することを目的と
する。
タを有するＩＳＡバスコンピュータ（あるいは各アダプ
タカードについて別々のセットアップラインを含まない
他のバス）用のアダプタカードを提供することを目的と
する。
【０００９】
【課題を解決するための手段および作用】上述のセット
アップレジスタはマイクロチャンネルアダプタカードの
ＰＯＳレジスタと同様にアドレスされる。すなわち、各
アダプタカードの各セットアップレジスタのアドレスは
他のすべてのアダプタカードの対応するセットアップレ
ジスタのアドレスと同じである。更に、本発明は各アダ
プタカードのセットアップレジスタが共通のアドレスを
共用するにも拘らず、そしてバスが各アダプタカードに
ついて別々のセットアップラインを含まないにも拘ら
ず、個々のアダプタカードのセットアップレジスタをア
ドレスする手段を含む。
アップレジスタはマイクロチャンネルアダプタカードの
ＰＯＳレジスタと同様にアドレスされる。すなわち、各
アダプタカードの各セットアップレジスタのアドレスは
他のすべてのアダプタカードの対応するセットアップレ
ジスタのアドレスと同じである。更に、本発明は各アダ
プタカードのセットアップレジスタが共通のアドレスを
共用するにも拘らず、そしてバスが各アダプタカードに
ついて別々のセットアップラインを含まないにも拘ら
ず、個々のアダプタカードのセットアップレジスタをア
ドレスする手段を含む。
【００１０】本発明はアダプタカードをコンピュータバ
スに電気的に接続するためのバス接続手段を含むコンピ
ュータアダプタカードに関するものである。第１データ
レジスタがバス接続手段から入るプログラム可能なアダ
プタカード番号を記憶する。第１アドレスデコーダがバ
ス接続手段から入る第１アドレスをデコードし、それに
応じて第１データレジスタに第１イネーブル信号を与え
る。ユーザにより手動的に選択可能なスイッチ手段が設
けられてスイッチで選択されるアダプタカード番号を選
択する。第２データレジスタはバス接続手段から入るセ
ットアップデータを記憶し、第２アドレスデコーダが第
２アドレスのデコードに応じて第２データレジスタに第
２イネーブル信号を与える。比較器が第１データレジス
タに記憶されたプログラム可能なアダプタカード番号と
スイッチで選択されるアダプタカード番号とを比較す
る。両者が一致するとこの比較器は第２データレジスタ
に第３イネーブル信号を与える。
スに電気的に接続するためのバス接続手段を含むコンピ
ュータアダプタカードに関するものである。第１データ
レジスタがバス接続手段から入るプログラム可能なアダ
プタカード番号を記憶する。第１アドレスデコーダがバ
ス接続手段から入る第１アドレスをデコードし、それに
応じて第１データレジスタに第１イネーブル信号を与え
る。ユーザにより手動的に選択可能なスイッチ手段が設
けられてスイッチで選択されるアダプタカード番号を選
択する。第２データレジスタはバス接続手段から入るセ
ットアップデータを記憶し、第２アドレスデコーダが第
２アドレスのデコードに応じて第２データレジスタに第
２イネーブル信号を与える。比較器が第１データレジス
タに記憶されたプログラム可能なアダプタカード番号と
スイッチで選択されるアダプタカード番号とを比較す
る。両者が一致するとこの比較器は第２データレジスタ
に第３イネーブル信号を与える。
【００１１】このように本発明は、第２データレジスタ
へのアクセスがスイッチ選択アダプタカード番号にスイ
ッチ手段をセットし、その番号を第１データレジスタに
ロードし、そして第２データレジスタを第２アドレスに
アドレスづけすることにより与えられるように動作す
る。
へのアクセスがスイッチ選択アダプタカード番号にスイ
ッチ手段をセットし、その番号を第１データレジスタに
ロードし、そして第２データレジスタを第２アドレスに
アドレスづけすることにより与えられるように動作す
る。
【００１２】他の実施例では本発明アダプタカード受入
手段を含むバスを有するコンピュータシステムである。
プロセッサがアドレスおよびデータ情報をバスに与え、
メモリがこのプロセッサにより実行されるプログラムを
記憶する。更にこのコンピュータシステムは前述したア
ダプタカードを含む。
手段を含むバスを有するコンピュータシステムである。
プロセッサがアドレスおよびデータ情報をバスに与え、
メモリがこのプロセッサにより実行されるプログラムを
記憶する。更にこのコンピュータシステムは前述したア
ダプタカードを含む。
【００１３】
【実施例】図１は本発明を含むコンピュータシステムの
概略を示すものである。このコンピュータシステムはバ
ス２０１，プロセッサ２０２，メモリ２０３およびアダ
プタカード２０４を含む。バス２０１は周知のＩＳＡバ
ス（または各アダプタカードについて別々のセットアッ
プラインを有さない他のバス）であり、個々の制御、ア
ドレスおよびデータラインを含む。バス２０１はまたア
ダプタカード２０４のようなアダプタカードを受け入れ
るための複数のコンセント２０５を含む。アダプタカー
ドをシステムに挿入しうる夫々の位置をスロットと呼
び、各スロットは１個のコンセント２０５を含む。各ス
ロットは固有のスロットまたはアダプタカード番号に割
当てられる。スロット番号は任意に割当てることが出来
るが、それらは一般にそのスロットの物理的位置に対応
する。メモリ２０３はプロセッサ２０２により実行され
るプログラムを記憶する。ＩＳＡバスではメモリ２０３
とプロセッサ２０２は別のメモリバスで相互に接続され
るが、図１ではそれらはバス２０１を介して通信を行
う。プロセッサ２０２はバス２０１に制御情報、アドレ
ス情報およびデータ情報を与える。
概略を示すものである。このコンピュータシステムはバ
ス２０１，プロセッサ２０２，メモリ２０３およびアダ
プタカード２０４を含む。バス２０１は周知のＩＳＡバ
ス（または各アダプタカードについて別々のセットアッ
プラインを有さない他のバス）であり、個々の制御、ア
ドレスおよびデータラインを含む。バス２０１はまたア
ダプタカード２０４のようなアダプタカードを受け入れ
るための複数のコンセント２０５を含む。アダプタカー
ドをシステムに挿入しうる夫々の位置をスロットと呼
び、各スロットは１個のコンセント２０５を含む。各ス
ロットは固有のスロットまたはアダプタカード番号に割
当てられる。スロット番号は任意に割当てることが出来
るが、それらは一般にそのスロットの物理的位置に対応
する。メモリ２０３はプロセッサ２０２により実行され
るプログラムを記憶する。ＩＳＡバスではメモリ２０３
とプロセッサ２０２は別のメモリバスで相互に接続され
るが、図１ではそれらはバス２０１を介して通信を行
う。プロセッサ２０２はバス２０１に制御情報、アドレ
ス情報およびデータ情報を与える。
【００１４】アダプタカード２０４はコンセント２０５
の内の１個に挿入されるコネクタ２０６を介してバス２
０１に電気的に接続される。アドレスデコーダ２１０は
バス２０１のアドレスラインに接続され、Ｉ／Ｏアドレ
スポート９６ｈ（「ｈ」はその前の数字が１６進法で表
わされることを示す）をデコードする。デコーダ２１０
の出力端はＯＲゲート２１２に接続され、このＯＲゲー
トの出力端はデータレジスタ２１４の第１イネーブル入
力端（Ｅ1 ）に接続される。データレジスタ２１４の第
２イネーブル入力端（Ｅ2 ）はバス２０１の書込ライン
に接続される。第１および第２イネーブル入力端はデー
タレジスタ２１４にデータを書込むとき活性とならねば
ならない。データレジスタ２１４は４個のデータ入力端
を有し、それら入力端はバス２０１のデータラインに接
続される。データレジスタ２１４の４個のデータ入力端
の内の３個（Ｄ0 〜Ｄ2 ）はデータレジスタにプログラ
ム可能スロット番号を書込むために用いられ、４組の入
力端（Ｄ3 ）はこのシステムがセットアップモードとな
るときを示すために用いられる。
の内の１個に挿入されるコネクタ２０６を介してバス２
０１に電気的に接続される。アドレスデコーダ２１０は
バス２０１のアドレスラインに接続され、Ｉ／Ｏアドレ
スポート９６ｈ（「ｈ」はその前の数字が１６進法で表
わされることを示す）をデコードする。デコーダ２１０
の出力端はＯＲゲート２１２に接続され、このＯＲゲー
トの出力端はデータレジスタ２１４の第１イネーブル入
力端（Ｅ1 ）に接続される。データレジスタ２１４の第
２イネーブル入力端（Ｅ2 ）はバス２０１の書込ライン
に接続される。第１および第２イネーブル入力端はデー
タレジスタ２１４にデータを書込むとき活性とならねば
ならない。データレジスタ２１４は４個のデータ入力端
を有し、それら入力端はバス２０１のデータラインに接
続される。データレジスタ２１４の４個のデータ入力端
の内の３個（Ｄ0 〜Ｄ2 ）はデータレジスタにプログラ
ム可能スロット番号を書込むために用いられ、４組の入
力端（Ｄ3 ）はこのシステムがセットアップモードとな
るときを示すために用いられる。
【００１５】データレジスタ２１４に書込を行うため
に、プロセッサ２０２はバス２０１にアドレス９６ｈを
置き、それがアドレスデコーダ２１０によりデコードさ
れる。アドレスデコーダ２１０の出力はデータレジスタ
２１４への入力端Ｅ1 をイネーブルとする。書込動作中
にバス２０１の制御部分の書込ラインが活性とされ、そ
れによりデータレジスタ２１４の入力端Ｅ2 を活性化す
る。これらイネーブル入力端が、活性となるとデータビ
ット（入力端）Ｄ0 〜Ｄ3 がデータレジスタ２１４に書
込まれる。
に、プロセッサ２０２はバス２０１にアドレス９６ｈを
置き、それがアドレスデコーダ２１０によりデコードさ
れる。アドレスデコーダ２１０の出力はデータレジスタ
２１４への入力端Ｅ1 をイネーブルとする。書込動作中
にバス２０１の制御部分の書込ラインが活性とされ、そ
れによりデータレジスタ２１４の入力端Ｅ2 を活性化す
る。これらイネーブル入力端が、活性となるとデータビ
ット（入力端）Ｄ0 〜Ｄ3 がデータレジスタ２１４に書
込まれる。
【００１６】データレジスタ２１４の３個の出力端Ｑ0
〜Ｑ2 （プログラム可能なスロット番号を示す出力端）
の夫々は３個の比較器２１６（図１は１個のみを示す）
の内の１個の第１入力端に接続される。同様に、３個の
スイッチ２１８（図１には１個のみを示す）の夫々が比
較器２１６の１個の第２入力端に接続される。これら比
較器の第２入力端の夫々はプルアップ抵抗２２０を含
む。これらスイッチ２１８はスイッチで選択可能なスロ
ット番号を選択するために用いられる。これらスイッチ
２１８はユーザにより手動的に選択可能であり、そし
て、それに限られるのではないが印刷回路板に直接装着
するのに適した小型の８位置ロータリスイッチ内に含め
るようにするとよい。あるいはこれらスイッチ２１８の
代りにジャンパを用いてもよい。比較器２１６の３個の
出力端は４入力ＡＮＤゲート２２２（図１には２個の入
力端のみを示す）の３個の入力端の内の１個に接続され
る。ＡＮＤゲート２２２の第４入力端はデータレジスタ
２１４のＱ3 出力端（セットアップモードを示す出力
端）に接続される。
〜Ｑ2 （プログラム可能なスロット番号を示す出力端）
の夫々は３個の比較器２１６（図１は１個のみを示す）
の内の１個の第１入力端に接続される。同様に、３個の
スイッチ２１８（図１には１個のみを示す）の夫々が比
較器２１６の１個の第２入力端に接続される。これら比
較器の第２入力端の夫々はプルアップ抵抗２２０を含
む。これらスイッチ２１８はスイッチで選択可能なスロ
ット番号を選択するために用いられる。これらスイッチ
２１８はユーザにより手動的に選択可能であり、そし
て、それに限られるのではないが印刷回路板に直接装着
するのに適した小型の８位置ロータリスイッチ内に含め
るようにするとよい。あるいはこれらスイッチ２１８の
代りにジャンパを用いてもよい。比較器２１６の３個の
出力端は４入力ＡＮＤゲート２２２（図１には２個の入
力端のみを示す）の３個の入力端の内の１個に接続され
る。ＡＮＤゲート２２２の第４入力端はデータレジスタ
２１４のＱ3 出力端（セットアップモードを示す出力
端）に接続される。
【００１７】アダプタカード２０４をコンセント２０５
に挿入した後（あるいはその直前）に、ユーザはそのア
ダプタカードが（スイッチ選択可能なスロット番号に）
さし込まれた特定のスロット番号を示すようにこれらス
イッチ２１８をセットする。データレジスタ２１４のビ
ットＱ0 〜Ｑ2 にロードされたプログラム可能なスロッ
ト番号がスイッチ２１８で選択されたスイッチ選択可能
スロット番号と一致すれば、比較器２１６の出力端は活
性となる。そして、Ｑ3 （データレジスタ２１４のセッ
トアップモードビット）出力も活性であれば、ＡＮＤゲ
ート２２２の出力（カードセットアップ）が活性とな
り、アダプタカード２０４がセットアップモードとなっ
たことを示す。（このシステム内のアダプタカードの夫
々のスイッチが固有のスロット番号にセットされるとす
れば、一時にそれらアダプタカードの１個のみがセット
アップモードになりうることに注意されたい。）ＡＮＤ
ゲート２２２の出力端（カードセットアップ）は８個の
データレジスタＰＯＳ０〜ＰＯＳ７（図１は３個のデー
タレジスタ２２４，２２５，２２６のみを示す）の夫々
の第２イネーブル入力端（Ｅ2 ）に接続される。プログ
ラムオプションセレクトまたは「ＰＯＳ」レジスタと呼
ばれるこれらデータすなわち「セットアップ」レジスタ
はその特定のアダプタカードに固有のセットアップ情報
を記憶するために用いられる。これらセットアップレジ
スタはコンピュータのマイクロチャンネルバスバージョ
ン内のＰＯＳレジスタに対応する。
に挿入した後（あるいはその直前）に、ユーザはそのア
ダプタカードが（スイッチ選択可能なスロット番号に）
さし込まれた特定のスロット番号を示すようにこれらス
イッチ２１８をセットする。データレジスタ２１４のビ
ットＱ0 〜Ｑ2 にロードされたプログラム可能なスロッ
ト番号がスイッチ２１８で選択されたスイッチ選択可能
スロット番号と一致すれば、比較器２１６の出力端は活
性となる。そして、Ｑ3 （データレジスタ２１４のセッ
トアップモードビット）出力も活性であれば、ＡＮＤゲ
ート２２２の出力（カードセットアップ）が活性とな
り、アダプタカード２０４がセットアップモードとなっ
たことを示す。（このシステム内のアダプタカードの夫
々のスイッチが固有のスロット番号にセットされるとす
れば、一時にそれらアダプタカードの１個のみがセット
アップモードになりうることに注意されたい。）ＡＮＤ
ゲート２２２の出力端（カードセットアップ）は８個の
データレジスタＰＯＳ０〜ＰＯＳ７（図１は３個のデー
タレジスタ２２４，２２５，２２６のみを示す）の夫々
の第２イネーブル入力端（Ｅ2 ）に接続される。プログ
ラムオプションセレクトまたは「ＰＯＳ」レジスタと呼
ばれるこれらデータすなわち「セットアップ」レジスタ
はその特定のアダプタカードに固有のセットアップ情報
を記憶するために用いられる。これらセットアップレジ
スタはコンピュータのマイクロチャンネルバスバージョ
ン内のＰＯＳレジスタに対応する。
【００１８】ＰＯＳレジスタの夫々を個々にアドレスす
るためにアドレスデコーダ２３０がアドレス１００ｈ〜
１０７ｈをデコードし、そしてこの範囲内の各アドレス
のデコードにより対応するＰＯＳレジスタの第１イネー
ブル入力端（Ｅ1 ）がイネーブルとなる。例えば、アド
レス１００ｈがデコードされると、ＰＯＳ０レジスタ
（２２４）の入力端Ｅ1 が活性となる。同様に、アドレ
ス１０１ｈがデコードされると、ＰＯＳ１レジスタ（２
２５）の入力端Ｅ1 がイネーブルとされる。しかしなが
ら、ＰＯＳレジスタの内の任意の１個にアクセスする前
にアダプタカードをセットアップモードとしなければな
らず、それによりカードセットアップがＰＯＳレジスタ
の第２イネーブル入力端（Ｅ2 ）を活性化する。
るためにアドレスデコーダ２３０がアドレス１００ｈ〜
１０７ｈをデコードし、そしてこの範囲内の各アドレス
のデコードにより対応するＰＯＳレジスタの第１イネー
ブル入力端（Ｅ1 ）がイネーブルとなる。例えば、アド
レス１００ｈがデコードされると、ＰＯＳ０レジスタ
（２２４）の入力端Ｅ1 が活性となる。同様に、アドレ
ス１０１ｈがデコードされると、ＰＯＳ１レジスタ（２
２５）の入力端Ｅ1 がイネーブルとされる。しかしなが
ら、ＰＯＳレジスタの内の任意の１個にアクセスする前
にアダプタカードをセットアップモードとしなければな
らず、それによりカードセットアップがＰＯＳレジスタ
の第２イネーブル入力端（Ｅ2 ）を活性化する。
【００１９】アダプタカードをセットアップするため
に、プロセッサはＰＯＳレジスタにセットアップパラメ
ータを書込み、それらからセットアップパラメータを読
出さねばならない。プロセッサは、システム初期化時に
通常走行するメモリ２０３内のセットアッププログラム
の制御のもとでこれを行う。セットアッププログラムは
マイクロチャンネルコンピュータの分野では周知である
から、その詳細はここでは述べない。
に、プロセッサはＰＯＳレジスタにセットアップパラメ
ータを書込み、それらからセットアップパラメータを読
出さねばならない。プロセッサは、システム初期化時に
通常走行するメモリ２０３内のセットアッププログラム
の制御のもとでこれを行う。セットアッププログラムは
マイクロチャンネルコンピュータの分野では周知である
から、その詳細はここでは述べない。
【００２０】ＰＯＳレジスタにパラメータを書込み、そ
れらからパラメータを読出すためにプロセッサ２０２は
バスにアドレス９６ｈを置き、アドレスデコーダ２１０
を選択する。次にプロセッサはデータレジスタ２１４に
「プログラム可能カードスロット番号」を書込むことに
より一つの特定のアダプタカードスロットを選択する。
プログラム可能カードスロット番号の書込みと同時に、
プロセッサはデータレジスタ２１４の第３ビット
（Ｑ3 ）を活性にセットしてそのシステムが今セットア
ップモードで動作中であることを示す。システムがセッ
トアップモードとなっており、そしてデータレジスタ２
１４に記憶されたプログラム可能カードスロット番号が
スイッチ２１８の設定により決まるスイッチ選択可能カ
ード番号と一致すれば、今選択されたアダプタカードの
ＰＯＳレジスタの夫々が個々にアクセスしうることにな
る。特定の１個のＰＯＳレジスタにアクセスするため
に、プロセッサはバスにそのＰＯＳレジスタの対応する
アドレス（ＰＯＳ０については１００ｈ、ＰＯＳ１につ
いては１０１ｈ、等）を置き、アドレスデコーダ２３０
がそのＥ1 入力を介してこの選択されたＰＯＳレジスタ
をイネーブルとする。
れらからパラメータを読出すためにプロセッサ２０２は
バスにアドレス９６ｈを置き、アドレスデコーダ２１０
を選択する。次にプロセッサはデータレジスタ２１４に
「プログラム可能カードスロット番号」を書込むことに
より一つの特定のアダプタカードスロットを選択する。
プログラム可能カードスロット番号の書込みと同時に、
プロセッサはデータレジスタ２１４の第３ビット
（Ｑ3 ）を活性にセットしてそのシステムが今セットア
ップモードで動作中であることを示す。システムがセッ
トアップモードとなっており、そしてデータレジスタ２
１４に記憶されたプログラム可能カードスロット番号が
スイッチ２１８の設定により決まるスイッチ選択可能カ
ード番号と一致すれば、今選択されたアダプタカードの
ＰＯＳレジスタの夫々が個々にアクセスしうることにな
る。特定の１個のＰＯＳレジスタにアクセスするため
に、プロセッサはバスにそのＰＯＳレジスタの対応する
アドレス（ＰＯＳ０については１００ｈ、ＰＯＳ１につ
いては１０１ｈ、等）を置き、アドレスデコーダ２３０
がそのＥ1 入力を介してこの選択されたＰＯＳレジスタ
をイネーブルとする。
【００２１】主としてテストのためにデータレジスタ２
１４の内容を読出すことも出来る。データレジスタ２１
４の内容の読出しを可能とするために、４ラインバスト
ランシーバ２３１の出力端がバス２０１のデータ部分に
接続され、データレジスタ２１４のＱ0 〜Ｑ3 出力端が
このバストランシーバの入力端に接続される。比較器２
１６の出力とアドレスデコーダ２１０の出力が２入力Ａ
ＮＤゲート２３２の入力端に入力される。ＡＮＤゲート
２３２の出力端はＯＲゲート２３４の一方の入力端に接
続される。このＯＲゲートの出力端は２入力ＡＮＤゲー
ト２３６の一方の入力端に接続される。ＡＮＤゲート２
３６の他方の入力端はバス２０１の制御部分の読取ライ
ンに接続される。ＡＮＤゲート２３６の出力端はトラン
シーバ２３１のイネーブル入力端に接続される。従っ
て、カードがセットアップモードであれば、比較器２１
６の出力端とＡＮＤゲート２３２の第１入力端が活性と
なる。ＡＮＤゲート２３２の第２入力端はアドレスデコ
ーダ２１０がバスにアドレス９６ｈを置くことにより選
択されたとき活性となる。これら両方の条件下でＡＮＤ
ゲート２３２の出力端は活性となり、この信号がＯＲゲ
ート２３４を介してＡＮＤゲート２３６の第１入力端に
入る。バス２０１の制御部分が読取を活性とすることに
より読取モードとなっていることを示すときにはＡＮＤ
ゲート２３６の他方の入力端も活性となる。ＡＮＤゲー
ト２３６の両入力端はこのようにして活性となるから、
その出力端は活性となり、トランシーバ２３１をイネー
ブルとしデータレジスタ２１４の内容をバスに通す。
１４の内容を読出すことも出来る。データレジスタ２１
４の内容の読出しを可能とするために、４ラインバスト
ランシーバ２３１の出力端がバス２０１のデータ部分に
接続され、データレジスタ２１４のＱ0 〜Ｑ3 出力端が
このバストランシーバの入力端に接続される。比較器２
１６の出力とアドレスデコーダ２１０の出力が２入力Ａ
ＮＤゲート２３２の入力端に入力される。ＡＮＤゲート
２３２の出力端はＯＲゲート２３４の一方の入力端に接
続される。このＯＲゲートの出力端は２入力ＡＮＤゲー
ト２３６の一方の入力端に接続される。ＡＮＤゲート２
３６の他方の入力端はバス２０１の制御部分の読取ライ
ンに接続される。ＡＮＤゲート２３６の出力端はトラン
シーバ２３１のイネーブル入力端に接続される。従っ
て、カードがセットアップモードであれば、比較器２１
６の出力端とＡＮＤゲート２３２の第１入力端が活性と
なる。ＡＮＤゲート２３２の第２入力端はアドレスデコ
ーダ２１０がバスにアドレス９６ｈを置くことにより選
択されたとき活性となる。これら両方の条件下でＡＮＤ
ゲート２３２の出力端は活性となり、この信号がＯＲゲ
ート２３４を介してＡＮＤゲート２３６の第１入力端に
入る。バス２０１の制御部分が読取を活性とすることに
より読取モードとなっていることを示すときにはＡＮＤ
ゲート２３６の他方の入力端も活性となる。ＡＮＤゲー
ト２３６の両入力端はこのようにして活性となるから、
その出力端は活性となり、トランシーバ２３１をイネー
ブルとしデータレジスタ２１４の内容をバスに通す。
【００２２】データレジスタ２１４の内容を読取るため
のもう一つの方法がある。これを行うためにアドレスデ
コーダ２３８は３個の入力端を有し、それら入力端がス
イッチ２１８の出力端に接続され、アドレスデコーダ２
３８にスイッチプログラム可能カード番号を与える。ア
ドレスデコーダ２３８の他方の入力端はバス２０１のア
ドレスラインに接続され、アドレスデコーダ２３８が１
０８ｈ〜１０Ｆｈの範囲内の一つのアドレスをデコード
する。デコードされるこの範囲内のその特定のアドレス
はスイッチ２１８からの３個の入力信号により決まる。
従って、スイッチ２１８がカード番号０をセットする
と、アドレスデコーダ２３８の出力は、アドレス１０８
ｈがバスに置かれたときのみ活性となる。同様に、これ
らスイッチがカード番号１にセットされると、バスにア
ドレス１０９ｈが置かれたときにのみアドレスデコーダ
の出力端が活性となる。アドレスデコーダ２３８のこの
出力端はＯＲゲート２３４の第２入力端に接続され、バ
ス２０１の読取ラインが活性のときバストランシーバ２
３１をイネーブルとする。
のもう一つの方法がある。これを行うためにアドレスデ
コーダ２３８は３個の入力端を有し、それら入力端がス
イッチ２１８の出力端に接続され、アドレスデコーダ２
３８にスイッチプログラム可能カード番号を与える。ア
ドレスデコーダ２３８の他方の入力端はバス２０１のア
ドレスラインに接続され、アドレスデコーダ２３８が１
０８ｈ〜１０Ｆｈの範囲内の一つのアドレスをデコード
する。デコードされるこの範囲内のその特定のアドレス
はスイッチ２１８からの３個の入力信号により決まる。
従って、スイッチ２１８がカード番号０をセットする
と、アドレスデコーダ２３８の出力は、アドレス１０８
ｈがバスに置かれたときのみ活性となる。同様に、これ
らスイッチがカード番号１にセットされると、バスにア
ドレス１０９ｈが置かれたときにのみアドレスデコーダ
の出力端が活性となる。アドレスデコーダ２３８のこの
出力端はＯＲゲート２３４の第２入力端に接続され、バ
ス２０１の読取ラインが活性のときバストランシーバ２
３１をイネーブルとする。
【００２３】アドレスデコーダ２３８の出力端もＯＲゲ
ート２１２の第２入力端に接続され、１０８ｈ〜１０Ｆ
ｈの範囲内の一つのアドレスがデコードされ、そのアド
レスがスイッチ２１８によりセットされたスイッチプロ
グラム可能カード番号に対応するときデータレジスタ２
１４の第１イネーブル入力端Ｅ1 をイネーブルとする。
このようにしてカードをアドレスすることにより、デー
タレジスタ２１４にデータを書込むための第２の方法が
与えられる。
ート２１２の第２入力端に接続され、１０８ｈ〜１０Ｆ
ｈの範囲内の一つのアドレスがデコードされ、そのアド
レスがスイッチ２１８によりセットされたスイッチプロ
グラム可能カード番号に対応するときデータレジスタ２
１４の第１イネーブル入力端Ｅ1 をイネーブルとする。
このようにしてカードをアドレスすることにより、デー
タレジスタ２１４にデータを書込むための第２の方法が
与えられる。
【００２４】
【発明の効果】本発明によれば、セットアップまたはＰ
ＯＳレジスタを有するＩＳＡバスコンピュータ用あるい
は各アダプタカードについて別々のセットアップライン
を含まない他のバス用のアダプタカードを提供し、ある
いはそのようなアダプタカードを用いるコンピュータシ
ステムを提供することができる。
ＯＳレジスタを有するＩＳＡバスコンピュータ用あるい
は各アダプタカードについて別々のセットアップライン
を含まない他のバス用のアダプタカードを提供し、ある
いはそのようなアダプタカードを用いるコンピュータシ
ステムを提供することができる。
【図１】本発明のアダプタカードを含むコンピュータシ
ステムの概略図である。
ステムの概略図である。
２０１ バス ２０２ プロセッサ ２０３ メモリ ２０４ アダプタカード ２０５ コンセント ２０６ コネクタ ２１０ アドレスデコーダ ２１４ データレジスタ ２１６ 比較器 ２１８ スイッチ ２２４〜２２６ データレジスタ ２３０ アドレスデコーダ ２３８ アドレスデコーダ
Claims (6)
- 【請求項１】アダプタカードをコンピュータバスに電気
的に接続するバス接続手段、上記バス接続手段から入る
プログラム可能なアダプタカード番号を記憶する第１デ
ータレジスタ、上記バス接続手段から入る第１アドレス
をデコードし、そのデコードに応じて上記第１データレ
ジスタに第１イネーブル信号を与える第１アドレスデコ
ーダ、スイッチで選択されるアタプタカード番号を選択
するスイッチ手段、上記バス接続手段から入るセットア
ップデータを記憶する第２データレジスタ、上記バス接
続手段から入る第２アドレスをデコードし、そのデコー
ドに応じて上記第２データレジスタに第２イネーブル信
号を与える第２アドレスデコーダ、および上記第１デー
タレジスタに記憶された上記プログラム可能なアダプタ
カード番号と上記スイッチで選択されたアダプタカード
番号とを比較し、両者が一致したとき上記第２データレ
ジスタに第３イネーブル信号を与える比較器を備え、上
記スイッチ手段を上記スイッチで選択されるアダプタカ
ード番号にセットし、このスイッチで選択されるアダプ
タカード番号を上記第１データレジスタにロードし、上
記第２データレジスタを上記第２アドレスにアドレスづ
けすることにより、上記第２データレジスタへのアクセ
スが行われるように動作する、コンピュータアダプタカ
ード。 - 【請求項２】前記アダプタカードはノーマルモードとセ
ットアップモードで動作可能であり、更に、前記バス接
続手段からのモードインジケータを記憶するための第３
レジスタであって、上記モードインジケータが不活性状
態のとき上記アダプタカードがノーマルモードとなり、
上記モードインジケータが活性状態のとき上記アダプタ
カードがセットアップモードとなるように動作する第３
レジスタ、および上記モードインジケータが不活性状態
のとき前記第３イネーブル信号を禁止するためのロジッ
ク手段を備えた請求項１のコンピュータアダプタカー
ド。 - 【請求項３】前記スイッチ手段に接続された入力端を有
し、前記スイッチで選択されるアダプタカード番号に対
応する前記バス接続手段からのアドレスに応じて前記第
１データレジスタに第４イネーブル信号を与えるよう
に、前記バス接続手段から入る一つのアドレス範囲をデ
コードするための第３アドレスデコーダであって、上記
範囲内の夫々のアドレスが固有のアダプタカード番号に
対応づけられる第３アドレスデコーダを更に備えた請求
項１のコンピュータアダプタカード。 - 【請求項４】アダプタカード受入手段を含むバス、上記
バスにアドレスおよびデータ情報を与えるプロセッサ、
上記プロセッサにより実行されるプログラムを記憶する
メモリ、およびアダプタカードを備え、上記アダプタカ
ードは、アダプタカードをコンピュータバスに電気的に
接続するためのバス接続手段、上記バス接続手段から入
るプログラム可能なアダプタカード番号を記憶する第１
データレジスタ、上記バス接続手段から入る第１アドレ
スをデコードし、そのデコードに応じて上記第１データ
レジスタに第１イネーブル信号を与える第１アドレスデ
コーダ、スイッチで選択されるアダプタカード番号を選
択するためのスイッチ手段、上記バス接続手段から入る
セットアップデータを記憶する第２データレジスタ、上
記バス接続手段から入る第２アドレスをデコードし、そ
のデコードに応じて上記第２データレジスタにイネーブ
ル信号を与える第２アドレスデコーダ、および上記第１
データレジスタに記憶された上記プログラム可能なアダ
プタカード番号と上記スイッチで選択されたアダプタカ
ード番号とを比較し、両者が一致したとき上記第２デー
タレジスタに第３イネーブル信号を与える比較器を備
え、上記スイッチ手段を上記スイッチで選択されるアダ
プタカード番号にセットし、このスイッチで選択される
アダプタカード番号を上記第１データレジスタにロード
し、上記第２データレジスタを上記第２アドレスにアド
レスづけすることにより上記第２データレジスタへのア
クセスが行われるように動作するものである、コンピュ
ータシステム。 - 【請求項５】前記アダプタカードはノーマルモードとセ
ットアップモードで動作可能であり、上記アダプタカー
ドは更に、前記バス接続手段からのモードインジケータ
を記憶するための第３レジスタであって、上記モードイ
ンジケータが不活性状態のとき上記アダプタカードがノ
ーマルモードとなり、上記モードインジケータが活性状
態のとき上記アダプタカードがセットアップモードとな
るように動作する第３レジスタ、および上記モードイン
ジケータが不活性状態のとき前記第３イネーブル信号を
禁止するためのロジック手段を備えたものである、請求
項４のコンピュータシステム。 - 【請求項６】前記アダプタカードは、前記スイッチ手段
に接続された入力端を有し、前記スイッチで選択される
アダプタカード番号に対応する前記バス接続手段からの
アドレスに応じて第４イネーブル信号を与えるように、
前記バス接続手段から入る一つのアドレス範囲をデコー
ドするための第３アドレスデコーダであって、上記範囲
内の夫々のアドレスが固有のアダプタカード番号に対応
づけられる、第３アドレスデコーダを更に備えたもので
ある、請求項４のコンピュータシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US801215 | 1991-12-02 | ||
| US07/801,215 US5329634A (en) | 1991-12-02 | 1991-12-02 | Computer system with automatic adapter card setup |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0628297A JPH0628297A (ja) | 1994-02-04 |
| JPH0719237B2 true JPH0719237B2 (ja) | 1995-03-06 |
Family
ID=25180489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4281736A Expired - Fee Related JPH0719237B2 (ja) | 1991-12-02 | 1992-10-20 | コンピュータアダプタカードおよびそれを用いるコンピュータシステム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5329634A (ja) |
| EP (1) | EP0545675B1 (ja) |
| JP (1) | JPH0719237B2 (ja) |
| BR (1) | BR9204596A (ja) |
| CA (1) | CA2084133C (ja) |
| DE (1) | DE69225681T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2675286B1 (fr) * | 1991-04-15 | 1993-06-18 | Bull Sa | Circuit integre arbitreur de bus mca et utilisations d'un tel circuit. |
| US5544334A (en) * | 1993-12-22 | 1996-08-06 | International Business Machines Corporation | Micro channel bus computer system with IDE hard drive interface |
| EP0662664B1 (en) * | 1994-01-05 | 2001-10-31 | Hewlett-Packard Company, A Delaware Corporation | Self-describing data processing system |
| US5544092A (en) * | 1994-02-25 | 1996-08-06 | Intel Corporation | Method and apparatus for configuring an integrated circuit |
| US5517646A (en) * | 1994-04-25 | 1996-05-14 | Compaq Computer Corp. | Expansion device configuration system having two configuration modes which uses automatic expansion configuration sequence during first mode and configures the device individually during second mode |
| EP0685803B1 (en) * | 1994-06-03 | 2001-04-18 | Hyundai Electronics America | Method of producing an electrical device adapter |
| US5796981A (en) * | 1994-09-16 | 1998-08-18 | Cirrus Logic, Inc. | Method and apparatus for providing register compatibility between non-identical integrated circuits |
| US5812827A (en) * | 1995-01-30 | 1998-09-22 | Intel Corporation | Enhanced cardbus adapter and associated buffering circuitry for interfacing multiple cardbus/16 bit PC cards |
| DE19543075A1 (de) * | 1995-11-13 | 1997-05-15 | Francotyp Postalia Gmbh | Verfahren und Anordnung zur automatischen Modem-Typerkennung und Adaption |
| DE19616943C2 (de) * | 1996-04-27 | 2002-04-18 | Venture Engineering Man Gmbh | Adapter-Vorrichtung zum Manipulieren eines Speicherbausteins einer Chipkarte und einen Anbieterterminal zum Erwerb von Waren und/oder Dienstleistungen mittels einer Chipkarte |
| US6154793A (en) * | 1997-04-30 | 2000-11-28 | Zilog, Inc. | DMA with dynamically assigned channels, flexible block boundary notification and recording, type code checking and updating, commands, and status reporting |
| US6314482B1 (en) * | 1999-03-19 | 2001-11-06 | International Business Machines Corporation | Method and system for indexing adapters within a data processing system |
| US6728772B1 (en) * | 2000-05-12 | 2004-04-27 | International Business Machines Corporation | Automatic configuration of a channel-to-channel connection employing channel-to-channel functioning integrated within one or more channels of a computing environment |
| US6859439B1 (en) | 2000-05-12 | 2005-02-22 | International Business Machines Corporation | Partition-to-partition communication employing a single channel path with integrated channel-to-channel function |
| US7870417B2 (en) * | 2007-04-20 | 2011-01-11 | International Business Machines Corporation | Apparatus, system, and method for adapter card failover |
| US7596651B2 (en) * | 2007-05-29 | 2009-09-29 | International Business Machines Corporation | Multi-character adapter card |
| US8200954B2 (en) * | 2008-07-08 | 2012-06-12 | Texas Instruments Incorporated | Multi-stage boot pin sampling |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63182726A (ja) * | 1987-01-26 | 1988-07-28 | Nec Corp | 自動電源制御方式 |
| US5038320A (en) * | 1987-03-13 | 1991-08-06 | International Business Machines Corp. | Computer system with automatic initialization of pluggable option cards |
| US4964038A (en) * | 1987-10-28 | 1990-10-16 | International Business Machines Corp. | Data processing system having automatic address allocation arrangements for addressing interface cards |
| JPH0240753A (ja) * | 1988-07-22 | 1990-02-09 | Internatl Business Mach Corp <Ibm> | 情報処理システムを自動的に構成するためのシステム |
| US5119498A (en) * | 1989-06-12 | 1992-06-02 | International Business Machines Corporation | Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact |
| JP2852074B2 (ja) * | 1989-08-08 | 1999-01-27 | 日本電気株式会社 | 情報処理装置における制御ボード内部設定のセットアップ回路 |
-
1991
- 1991-12-02 US US07/801,215 patent/US5329634A/en not_active Expired - Fee Related
-
1992
- 1992-10-20 JP JP4281736A patent/JPH0719237B2/ja not_active Expired - Fee Related
- 1992-11-27 BR BR9204596A patent/BR9204596A/pt not_active IP Right Cessation
- 1992-11-30 CA CA002084133A patent/CA2084133C/en not_active Expired - Fee Related
- 1992-12-02 EP EP92310982A patent/EP0545675B1/en not_active Expired - Lifetime
- 1992-12-02 DE DE69225681T patent/DE69225681T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69225681D1 (de) | 1998-07-02 |
| EP0545675A1 (en) | 1993-06-09 |
| US5329634A (en) | 1994-07-12 |
| DE69225681T2 (de) | 1999-02-25 |
| BR9204596A (pt) | 1993-06-08 |
| JPH0628297A (ja) | 1994-02-04 |
| CA2084133C (en) | 1996-12-03 |
| CA2084133A1 (en) | 1993-06-03 |
| EP0545675B1 (en) | 1998-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5038320A (en) | Computer system with automatic initialization of pluggable option cards | |
| CA1335843C (en) | Programmable option select | |
| KR950009573B1 (ko) | 도커블 휴대용 컴퓨터 시스템 및 통신 포트 할당 자동 구성(configuration)방법 | |
| JPH0719237B2 (ja) | コンピュータアダプタカードおよびそれを用いるコンピュータシステム | |
| US4964038A (en) | Data processing system having automatic address allocation arrangements for addressing interface cards | |
| US4373181A (en) | Dynamic device address assignment mechanism for a data processing system | |
| US5367640A (en) | System for configuring an input/output board in a computer | |
| US5274771A (en) | System for configuring an input/output board in a computer | |
| EP0465079B1 (en) | Method and device for assigning I/O address in data processing apparatus | |
| US5420987A (en) | Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units | |
| US5758099A (en) | Plug and play protocol for bus adapter card | |
| US4688172A (en) | Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus | |
| US4675813A (en) | Program assignable I/O addresses for a computer | |
| JP3310990B2 (ja) | 電子機器 | |
| US5175831A (en) | System register initialization technique employing a non-volatile/read only memory | |
| US5537663A (en) | System for determining configuration of devices installed on a computer bus by comparing response time of data lines to read from I/O address when undriven | |
| JPH06131257A (ja) | 動的に構成可能なメモリサイズ可変インタフェースカード | |
| US5638520A (en) | Method and apparatus for distributing bus loading in a data processing system | |
| US5708813A (en) | Programmable interrupt signal router | |
| JPH0562785B2 (ja) | ||
| US5168562A (en) | Method and apparatus for determining the allowable data path width of a device in a computer system to avoid interference with other devices | |
| US5594879A (en) | Method of and apparatus for arbitrarily disabling under processor control individual slots on a computer bus | |
| US6205497B1 (en) | System for configuring and input/output board in a computer | |
| EP0556138B1 (en) | A bus for connecting extension cards to a data processing system and test method | |
| US5561813A (en) | Circuit for resolving I/O port address conflicts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |