JPH10187587A - プラグ＆プレイシステムの自動制御回路 - Google Patents
プラグ＆プレイシステムの自動制御回路Info
- Publication number
- JPH10187587A JPH10187587A JP9329942A JP32994297A JPH10187587A JP H10187587 A JPH10187587 A JP H10187587A JP 9329942 A JP9329942 A JP 9329942A JP 32994297 A JP32994297 A JP 32994297A JP H10187587 A JPH10187587 A JP H10187587A
- Authority
- JP
- Japan
- Prior art keywords
- plug
- play
- block
- initialization key
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Stored Programmes (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】
【課題】 エンドユーザのモード選択信号無しに、ＩＳ
Ａカードを使用するシステムのプラグ＆プレイ動作を効
率よく行うようにする。 【解決手段】 システムのジャンパレス構成データを格
納し、出力する非揮発性メモリ部と、ＰｎＰ構成データ
を格納し、出力するＰｎＰ構成ブロックと、ＰｎＰモー
ドを支援するシステムバイオスやオペレーティングシス
テムから書き込まれ、適切に書き込まれたときに出力信
号を出力する開始キーブロックと、開始キーブロックの
出力信号に基づいて非揮発性メモリ部のジャンパレス構
成データまたはＰｎＰ構成データのいずれかを選択する
構成ＭＵＸブロックとから構成される。
Ａカードを使用するシステムのプラグ＆プレイ動作を効
率よく行うようにする。 【解決手段】 システムのジャンパレス構成データを格
納し、出力する非揮発性メモリ部と、ＰｎＰ構成データ
を格納し、出力するＰｎＰ構成ブロックと、ＰｎＰモー
ドを支援するシステムバイオスやオペレーティングシス
テムから書き込まれ、適切に書き込まれたときに出力信
号を出力する開始キーブロックと、開始キーブロックの
出力信号に基づいて非揮発性メモリ部のジャンパレス構
成データまたはＰｎＰ構成データのいずれかを選択する
構成ＭＵＸブロックとから構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テムに係り、特にＩＳＡカードを使用するシステムのプ
ラグ＆プレイ（ＰｎＰ）動作が効率よく行われるように
したプラグ＆プレイシステムの自動制御回路に係る。
テムに係り、特にＩＳＡカードを使用するシステムのプ
ラグ＆プレイ（ＰｎＰ）動作が効率よく行われるように
したプラグ＆プレイシステムの自動制御回路に係る。
【０００２】
【従来の技術】以下、添付した図面に基づき従来の技術
のＩＳＡプラグ＆プレイカードについて説明する。図１
は、従来の技術のプラグ＆プレイシステムの概念を示す
構成図である。プラグ＆プレイ制御回路は、メーンシス
テムのシステムバイオス又はオペレーティングシステム
がプラグ＆プレイモードを支援している場合、周辺機器
の使用時に環境設定が自動で成されるようにする。プラ
グ＆プレイ支援デバイスは、何らかの特定リソース（Ｉ
ＲＱ，ＤＭＡなど）に対する余裕リソースを提供する。
これは、リソースマネージャ（ＢＩＯＳ， Ｏ／Ｓな
ど）が異なる他のプラグ＆プレイ支援デバイスのリソー
スとの衝突を防止するための措置を取ることができるよ
うにするためのもので、プラグ＆プレイデバイス自体内
にハードウェア的に余裕リソースを格納している。つま
り、プラグ＆プレイデバイスは、ハードウェア内にＥＥ
ＰＲＯＭなどの格納媒体を持っている。
のＩＳＡプラグ＆プレイカードについて説明する。図１
は、従来の技術のプラグ＆プレイシステムの概念を示す
構成図である。プラグ＆プレイ制御回路は、メーンシス
テムのシステムバイオス又はオペレーティングシステム
がプラグ＆プレイモードを支援している場合、周辺機器
の使用時に環境設定が自動で成されるようにする。プラ
グ＆プレイ支援デバイスは、何らかの特定リソース（Ｉ
ＲＱ，ＤＭＡなど）に対する余裕リソースを提供する。
これは、リソースマネージャ（ＢＩＯＳ， Ｏ／Ｓな
ど）が異なる他のプラグ＆プレイ支援デバイスのリソー
スとの衝突を防止するための措置を取ることができるよ
うにするためのもので、プラグ＆プレイデバイス自体内
にハードウェア的に余裕リソースを格納している。つま
り、プラグ＆プレイデバイスは、ハードウェア内にＥＥ
ＰＲＯＭなどの格納媒体を持っている。
【０００３】以下、従来の技術のＩＳＡカードのプラグ
＆プレイ制御回路の構成について説明する。まず、ＩＳ
Ａカードの構成を設定するためのデータを格納している
ＲＯＭ又はＥＥＰＲＯＭなどの非揮発性メモリ部１と、
システムバイオスやオペレーティングシステム（Ｏ／
Ｓ）に応じてプラグ＆プレイ構成データを出力してＩＳ
Ａカードの構成を指定するプラグ＆プレイブロック２
と、エンドユーザのプラグ＆プレイモード選択信号によ
り、非揮発性メモリ部１のジャンパレス構成データ又は
プラグ＆プレイ構成データのいずれか１つを実際の構成
データとして使用するのかを決定する構成ＭＵＸブロッ
ク３とから構成される。
＆プレイ制御回路の構成について説明する。まず、ＩＳ
Ａカードの構成を設定するためのデータを格納している
ＲＯＭ又はＥＥＰＲＯＭなどの非揮発性メモリ部１と、
システムバイオスやオペレーティングシステム（Ｏ／
Ｓ）に応じてプラグ＆プレイ構成データを出力してＩＳ
Ａカードの構成を指定するプラグ＆プレイブロック２
と、エンドユーザのプラグ＆プレイモード選択信号によ
り、非揮発性メモリ部１のジャンパレス構成データ又は
プラグ＆プレイ構成データのいずれか１つを実際の構成
データとして使用するのかを決定する構成ＭＵＸブロッ
ク３とから構成される。
【０００４】上記のように構成された従来の技術のＩＳ
Ａカードのプラグ＆プレイ制御回路は、ＩＳＡプラグ＆
プレイカードを、非揮発性メモリ部１に格納されている
ジャンパレス構成データを使用して構成するか、それと
もプラグ＆プレイブロック２のプラグ＆プレイ構成デー
タを使用して構成するかをエンドユーザがジャンパとし
て設定してやるようになる。これは、エンドユーザが、
システムがプラグ＆プレイモードであるかどうかをあら
かじめ知っていなければならない。
Ａカードのプラグ＆プレイ制御回路は、ＩＳＡプラグ＆
プレイカードを、非揮発性メモリ部１に格納されている
ジャンパレス構成データを使用して構成するか、それと
もプラグ＆プレイブロック２のプラグ＆プレイ構成デー
タを使用して構成するかをエンドユーザがジャンパとし
て設定してやるようになる。これは、エンドユーザが、
システムがプラグ＆プレイモードであるかどうかをあら
かじめ知っていなければならない。
【０００５】
【発明が解決しようとする課題】従来の技術のＩＳＡカ
ードのプラグ＆プレイ制御回路は、エンドユーザが、シ
ステムがプラグ＆プレイモードを支援している否かをあ
らかじめ知っていなければならないため、システムの運
用上その効率性が低下される。本発明は、上記の従来の
技術のＩＳＡカードのプラグ＆プレイ制御回路の問題を
解決するためのもので、エンドユーザからのモード選択
信号無しにもＩＳＡカードを使用するシステムのプラグ
＆プレイ動作が効率よく行われるようにしたプラグ＆プ
レイシステムの自動制御回路を提供することが目的であ
る。
ードのプラグ＆プレイ制御回路は、エンドユーザが、シ
ステムがプラグ＆プレイモードを支援している否かをあ
らかじめ知っていなければならないため、システムの運
用上その効率性が低下される。本発明は、上記の従来の
技術のＩＳＡカードのプラグ＆プレイ制御回路の問題を
解決するためのもので、エンドユーザからのモード選択
信号無しにもＩＳＡカードを使用するシステムのプラグ
＆プレイ動作が効率よく行われるようにしたプラグ＆プ
レイシステムの自動制御回路を提供することが目的であ
る。
【０００６】
【課題を解決するための手段】エンドユーザのモード選
択信号無しにもプラグ＆プレイ動作が効率よく行われる
ようにした本発明のプラグ＆プレイシステムの自動制御
回路は、システムのジャンパレス構成データを格納して
出力する非揮発性メモリ部と、プラグ＆プレイ構成デー
タを格納して出力するプラグ＆プレイ構成ブロックと、
プラグ＆プレイモードを支援するシステムバイオスやオ
ペレーティングシステムから書き込まれてその書き込み
が適合した場合に信号を出力する初期化キーブロック
と、前記初期化キーブロックの出力信号に基づいて前記
非揮発性メモリ部のジャンパレス構成データまたはプラ
グ＆プレイ構成ブロック中のプラグ＆プレイ構成データ
のいずれかを実際の構成データとして使用するか決定す
る構成ＭＵＸブロックとを有することを特徴とする。
択信号無しにもプラグ＆プレイ動作が効率よく行われる
ようにした本発明のプラグ＆プレイシステムの自動制御
回路は、システムのジャンパレス構成データを格納して
出力する非揮発性メモリ部と、プラグ＆プレイ構成デー
タを格納して出力するプラグ＆プレイ構成ブロックと、
プラグ＆プレイモードを支援するシステムバイオスやオ
ペレーティングシステムから書き込まれてその書き込み
が適合した場合に信号を出力する初期化キーブロック
と、前記初期化キーブロックの出力信号に基づいて前記
非揮発性メモリ部のジャンパレス構成データまたはプラ
グ＆プレイ構成ブロック中のプラグ＆プレイ構成データ
のいずれかを実際の構成データとして使用するか決定す
る構成ＭＵＸブロックとを有することを特徴とする。
【０００７】
【発明の実施の形態】以下、添付した図面に基づき本発
明実施形態のプラグ＆プレイシステムの自動制御回路に
ついて詳細に説明する。図２は、本発明によるプラグ＆
プレイシステムの自動制御回路の構成図であり、図３
（ａ）（ｂ）は、本実施形態の初期化キーブロックの詳
細構成図及び初期化キーの手順値を示すテーブルであ
る。本実施形態のプラグ＆プレイシステムの自動制御回
路は、システムがプラグ＆プレイモードを支援するか否
かを自動で検索して、モード指定信号を出力する初期化
キーブロック２４をプラグ＆プレイブロック２１に組み
込んで、プラグ＆プレイ動作が効率よく行われるように
したもので、その詳細構成は、次の通りである。まず、
従来同様ＩＳＡカードの構成を設定するためのデータを
格納しているＲＯＭ又はＥＥＰＲＯＭなどの非揮発性メ
モリ部２０を備えている。さらに、本実施形態は、プラ
グ＆プレイ構成データを格納して出力するプラグ＆プレ
イ構成ブロック２３と初期化キーブロック２４とを有す
るプラグ＆プレイブロック２１を備えている。この初期
化キーブロック２４は、システムバイオスやオペレーテ
ィングシステムがプラグ＆プレイモードを支援するか否
かを検知して、その検知結果に応ずるモード指定信号を
出力信号として出力するものである。また、本実施形態
は、これらの非揮発性メモリ部２０やプラグ＆プレイブ
ロック２１に結合され、初期化キーブロック２４のモー
ド指定信号により非揮発性メモリ部２０のジャンパレス
構成データかプラグ＆プレイ構成データか、いずれを実
際の構成データとして使用するかを決定する構成ＭＵＸ
ブロック２２を備えている。
明実施形態のプラグ＆プレイシステムの自動制御回路に
ついて詳細に説明する。図２は、本発明によるプラグ＆
プレイシステムの自動制御回路の構成図であり、図３
（ａ）（ｂ）は、本実施形態の初期化キーブロックの詳
細構成図及び初期化キーの手順値を示すテーブルであ
る。本実施形態のプラグ＆プレイシステムの自動制御回
路は、システムがプラグ＆プレイモードを支援するか否
かを自動で検索して、モード指定信号を出力する初期化
キーブロック２４をプラグ＆プレイブロック２１に組み
込んで、プラグ＆プレイ動作が効率よく行われるように
したもので、その詳細構成は、次の通りである。まず、
従来同様ＩＳＡカードの構成を設定するためのデータを
格納しているＲＯＭ又はＥＥＰＲＯＭなどの非揮発性メ
モリ部２０を備えている。さらに、本実施形態は、プラ
グ＆プレイ構成データを格納して出力するプラグ＆プレ
イ構成ブロック２３と初期化キーブロック２４とを有す
るプラグ＆プレイブロック２１を備えている。この初期
化キーブロック２４は、システムバイオスやオペレーテ
ィングシステムがプラグ＆プレイモードを支援するか否
かを検知して、その検知結果に応ずるモード指定信号を
出力信号として出力するものである。また、本実施形態
は、これらの非揮発性メモリ部２０やプラグ＆プレイブ
ロック２１に結合され、初期化キーブロック２４のモー
ド指定信号により非揮発性メモリ部２０のジャンパレス
構成データかプラグ＆プレイ構成データか、いずれを実
際の構成データとして使用するかを決定する構成ＭＵＸ
ブロック２２を備えている。
【０００８】上記の初期化キーブロック２４は、プラグ
＆プレイモードを支援するシステムバイオスやオペレー
ティングシステムが初期化させることができ、他は初期
化させることができない。ゆえに、初期化キーブロック
２４から出力される出力信号をモード指定信号に使う
と、ジャンパレス構成データを実際の構成データとして
使うか、それともプラグ＆プレイ構成データを実際の構
成データとして使うかをエンドユーザの選択無しにも決
定できるようになる。
＆プレイモードを支援するシステムバイオスやオペレー
ティングシステムが初期化させることができ、他は初期
化させることができない。ゆえに、初期化キーブロック
２４から出力される出力信号をモード指定信号に使う
と、ジャンパレス構成データを実際の構成データとして
使うか、それともプラグ＆プレイ構成データを実際の構
成データとして使うかをエンドユーザの選択無しにも決
定できるようになる。
【０００９】上記の初期化キーブロック２４の詳細構成
を図３（ａ）に示す。周知のようにＩＳＡスロットに差
し込まれたカードがプラグ＆プレイ機能を有するかどう
かを感知するためにアドレスポートへの３２回の記入指
令（ＩＯＷＲ）により初期化キーブロック値をシフトし
て出力するように複数個のＤ−フリップフロップが直列
連結されている。プラグ＆プレイモードを支援するシス
テムバイオスやオペレーティングシステムだけがアドレ
スタポートに記入できる。図３（ｂ）は、現在一般的に
行われている初期化キーの手順値を示すテーブルであ
る。例えば、初期化キーブロック２４の初期値が６Ａで
あり、アドレスポートに記入される値が６Ａであると、
初期化キーブロック２４の値がシフトされてＢ５とな
る。このようにして、図に示した順に正確にアドレスポ
ートに書き込まれると最終的に３９になる。一方、正確
に書き込まれなければ、常に初期値６Ａに戻るようにな
っている。本発明はこれを利用するもので、アドレスポ
ートに３７が入力されて３９と変わったときにアドレス
ポートに３９が入力されると図２のプラグ＆プレイモー
ド信号がアクティブになる。すなわち初期化キーブロッ
ク２４から出力信号が出る。それによって構成ＭＵＸ２
２はプラグ＆プレイ構成ブロック２３からのプラグ＆プ
レイ構成データを選択する。そうでない場合、非揮発性
メモリ２０のジャンパレス構成データを選択する。
を図３（ａ）に示す。周知のようにＩＳＡスロットに差
し込まれたカードがプラグ＆プレイ機能を有するかどう
かを感知するためにアドレスポートへの３２回の記入指
令（ＩＯＷＲ）により初期化キーブロック値をシフトし
て出力するように複数個のＤ−フリップフロップが直列
連結されている。プラグ＆プレイモードを支援するシス
テムバイオスやオペレーティングシステムだけがアドレ
スタポートに記入できる。図３（ｂ）は、現在一般的に
行われている初期化キーの手順値を示すテーブルであ
る。例えば、初期化キーブロック２４の初期値が６Ａで
あり、アドレスポートに記入される値が６Ａであると、
初期化キーブロック２４の値がシフトされてＢ５とな
る。このようにして、図に示した順に正確にアドレスポ
ートに書き込まれると最終的に３９になる。一方、正確
に書き込まれなければ、常に初期値６Ａに戻るようにな
っている。本発明はこれを利用するもので、アドレスポ
ートに３７が入力されて３９と変わったときにアドレス
ポートに３９が入力されると図２のプラグ＆プレイモー
ド信号がアクティブになる。すなわち初期化キーブロッ
ク２４から出力信号が出る。それによって構成ＭＵＸ２
２はプラグ＆プレイ構成ブロック２３からのプラグ＆プ
レイ構成データを選択する。そうでない場合、非揮発性
メモリ２０のジャンパレス構成データを選択する。
【００１０】このような方法で３２バイトの初期化キー
値が正確な手順でアドレスポートに記入されると、これ
は、システムバイオスやオペレーティングシステムがプ
ラグ＆プレイを支援していることを意味する。ゆえに、
上記のような方法でエンドユーザがＩＳＡカードをシス
テムに装着して動作させるとき、システムがプラグ＆プ
レイを支援するか否かを判断することができる。その結
果に基づいて構成ＭＵＸブロック２２にいずれかを選択
させる。したがって、エンドユーザがＩＳＡカードをシ
ステムに装着して動作させるとき、自動的にプラグ＆プ
レイ構成データ又はジャンパレス構成データのいずれか
１つを実際の構成データとして使用することができる。
値が正確な手順でアドレスポートに記入されると、これ
は、システムバイオスやオペレーティングシステムがプ
ラグ＆プレイを支援していることを意味する。ゆえに、
上記のような方法でエンドユーザがＩＳＡカードをシス
テムに装着して動作させるとき、システムがプラグ＆プ
レイを支援するか否かを判断することができる。その結
果に基づいて構成ＭＵＸブロック２２にいずれかを選択
させる。したがって、エンドユーザがＩＳＡカードをシ
ステムに装着して動作させるとき、自動的にプラグ＆プ
レイ構成データ又はジャンパレス構成データのいずれか
１つを実際の構成データとして使用することができる。
【００１１】
【発明の効果】本発明のプラグ＆プレイシステムの自動
制御回路は、プラグ＆プレイモードを支援するシステム
バイオスやオペレーティングシステムだけが初期化させ
得る初期化キーブロックを利用して、システムバイオス
やオペレーティングシステムからの記入動作に従って出
力される初期化キーブロックの出力値をモード指定信号
として使用するので、エンドユーザがあらかじめシステ
ムがプラグ＆プレイモードを支援するか否かを知ってい
なくても、自動でモードが指定されるので、ＩＳＡカー
ドを使用する場合により効率よくプラグ＆プレイ動作が
行われるという効果がある。
制御回路は、プラグ＆プレイモードを支援するシステム
バイオスやオペレーティングシステムだけが初期化させ
得る初期化キーブロックを利用して、システムバイオス
やオペレーティングシステムからの記入動作に従って出
力される初期化キーブロックの出力値をモード指定信号
として使用するので、エンドユーザがあらかじめシステ
ムがプラグ＆プレイモードを支援するか否かを知ってい
なくても、自動でモードが指定されるので、ＩＳＡカー
ドを使用する場合により効率よくプラグ＆プレイ動作が
行われるという効果がある。
【図１】従来の技術のプラグ＆プレイシステムの概念を
示す構成図。
示す構成図。
【図２】本発明のプラグ＆プレイシステムの自動制御回
路の構成図。
路の構成図。
【図３】（ａ）（ｂ）は本発明の初期化キーブロックの
詳細構成図及び初期化キーの順序値を示すテーブル。
詳細構成図及び初期化キーの順序値を示すテーブル。
２０ 非揮発性メモリ部 ２１ プラグ＆プレイブロック ２２ 構成ＭＵＸブロック ２３ プラグ＆プレイ構成ブロック ２４ 初期化キーブロック
Claims (3)
- 【請求項１】 システムのジャンパレス構成データを格
納して出力する非揮発性メモリ部と、 プラグ＆プレイ構成データを格納して出力するプラグ＆
プレイ構成ブロックと、 プラグ＆プレイモードを支援するシステムバイオスやオ
ペレーティングシステムによって書き込まれて、正しく
書き込まれたときに出力信号を出力する初期化キーブロ
ックと、 前記初期化キーブロックの出力信号に基づいて、前記非
揮発性メモリ部のジャンパレス構成データ又はプラグ＆
プレイ構成ブロック中のプラグ＆プレイ構成データを実
際の構成データとして使用するかを決定する構成ＭＵＸ
ブロックと、を有することを特徴とするプラグ＆プレイ
システムの自動制御回路。 - 【請求項２】 非揮発性メモリ部がＲＯＭ又はＥＥＰＲ
ＯＭなどで構成されることを特徴とする請求項１に記載
のプラグ＆プレイシステムの自動制御回路。 - 【請求項３】 初期化キーブロックは、システムバイオ
スやオペレーティングシステムによるアドレスポート記
入指令により値をシフト出力する複数個のＤ−フリップ
フロップで構成されることを特徴とする請求項１に記載
のプラグ＆プレイシステムの自動制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066203A KR100198670B1 (ko) | 1996-12-16 | 1996-12-16 | 플러그 앤 플레이 시스템의 자동 제어 회로 |
| KR66203/1996 | 1996-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10187587A true JPH10187587A (ja) | 1998-07-21 |
| JP3227568B2 JP3227568B2 (ja) | 2001-11-12 |
Family
ID=19488105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32994297A Expired - Fee Related JP3227568B2 (ja) | 1996-12-16 | 1997-12-01 | プラグ＆プレイシステムの自動制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3227568B2 (ja) |
| KR (1) | KR100198670B1 (ja) |
| TW (1) | TW354839B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467519B1 (ko) * | 1997-08-11 | 2005-06-13 | 삼성전자주식회사 | 피앤피리소스를롬에저장하여사용하는컴퓨터및방법 |
| KR100408289B1 (ko) * | 2001-06-26 | 2003-12-03 | 삼성전자주식회사 | 입출력 포맷 코드를 이용한 플러그 앤 플레이 시스템 및그 처리 방법 |
-
1996
- 1996-12-16 KR KR1019960066203A patent/KR100198670B1/ko not_active IP Right Cessation
-
1997
- 1997-02-21 TW TW086102137A patent/TW354839B/zh active
- 1997-12-01 JP JP32994297A patent/JP3227568B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW354839B (en) | 1999-03-21 |
| KR19980047690A (ko) | 1998-09-15 |
| KR100198670B1 (ko) | 1999-06-15 |
| JP3227568B2 (ja) | 2001-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7159107B2 (en) | Booting method capable of executing a warm boot or a cold boot when a CPU crash occurs and computer system therefor | |
| US6925510B2 (en) | Peripheral or memory device having a combined ISA bus and LPC bus | |
| US5420987A (en) | Method and apparatus for configuring a selected adapter unit on a common bus in the presence of other adapter units | |
| US5951684A (en) | Method of booting a computer system with identifying a CD-ROM disk drive of the system and a method of loading a device driver | |
| US20030145191A1 (en) | Computer system and method of controlling the same | |
| JPH09293393A (ja) | メモリシステムおよびそれに用いられる半導体記憶装置 | |
| US5329634A (en) | Computer system with automatic adapter card setup | |
| JP2000105725A (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| US8015448B2 (en) | System and method for conducting BIST operations | |
| JP3227568B2 (ja) | プラグ＆プレイシステムの自動制御回路 | |
| US20020049898A1 (en) | Computer system and method for setting up information on an operating system thereof | |
| JP2000132494A (ja) | コンピュータシステムおよび同システムにおけるオーディオ出力制御方法 | |
| US20020143844A1 (en) | Computer system with two operating systems | |
| JPH10198463A (ja) | 動作条件自動設定回路 | |
| JPH0935026A (ja) | コンピュータ用カード | |
| US10628159B2 (en) | Processor with selection circuit and selectively controllable register and method of operating same | |
| JP3649178B2 (ja) | 情報処理装置 | |
| KR970066899A (ko) | 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법 | |
| KR20000008628A (ko) | 컴퓨터 시스템의 부팅음악 출력방법 | |
| KR100810795B1 (ko) | 집적 반도체 메모리 및 그의 작동 방법 | |
| EP1562112A1 (en) | Booting method capable of executing a warm boot or a cold boot when a CPU crash occurs and computer system therefor | |
| JPH0756847A (ja) | ポータブルコンピュータ | |
| US7900007B2 (en) | Host device, storage device, and method for accessing storage device | |
| JPH08106377A (ja) | プログラム登録方法 | |
| JP2839631B2 (ja) | パーソナルコンピュータシステムおよびその構成変更方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |