KR19980040644A - Manufacturing Method of Semiconductor Device - Google Patents

Manufacturing Method of Semiconductor Device Download PDF

Info

Publication number
KR19980040644A
KR19980040644A KR1019960059868A KR19960059868A KR19980040644A KR 19980040644 A KR19980040644 A KR 19980040644A KR 1019960059868 A KR1019960059868 A KR 1019960059868A KR 19960059868 A KR19960059868 A KR 19960059868A KR 19980040644 A KR19980040644 A KR 19980040644A
Authority
KR
South Korea
Prior art keywords
film
forming
interlayer insulating
insulating film
substrate
Prior art date
Application number
KR1019960059868A
Other languages
Korean (ko)
Inventor
권동철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960059868A priority Critical patent/KR19980040644A/en
Publication of KR19980040644A publication Critical patent/KR19980040644A/en

Links

Abstract

반도체 장치의 제조방법이 개시된다. 본 발명은 반도체 기판 상에 제1 층간절연막을 형성하는 단계와, 상기 제1 층간절연막 상에 제1 금속층을 형성하는 단계와, 상기 제1 금속층 상에 제2 층간절연막을 형성하는 단계와, 상기 제2 층간절연막을 이방성식각하여 상기 제1 금속층을 노출하는 비아홀을 형성하는 단계와, 상기 비아홀이 형성된 기판의 전면에 타이타늄막을 400 450 ℃의 고온에서 형성하여 상기 비아홀에 의하여 노출된 제1 금속막 상에 반응층을 형성하는 단계와, 상기 제2 층간절연막의 측벽 및 표면 상에 형성된 상기 타이타늄막을 제거하는 단계와, 상기 결과물 전면에 타이타늄 나이트라이드막을 형성하는 단계와, 상기 타이타늄 나이트라이드막이 형성된 기판의 전면에 텅스텐막을 형성하는 단계를 포함한다. 본 발명은 글루우층을 고온에서 Ti막을 형성함으로써 얻어진 반응층과 타이타늄 나이트라이드막으로 구성함으로써 비아홀의 저항 및 전자이동 특성을 동시에 개선시킬 수 있다.A method of manufacturing a semiconductor device is disclosed. The present invention provides a method for forming a semiconductor device, the method comprising: forming a first interlayer insulating film on a semiconductor substrate, forming a first metal layer on the first interlayer insulating film, forming a second interlayer insulating film on the first metal layer, and Anisotropically etching the second interlayer insulating film to form a via hole exposing the first metal layer, and forming a titanium film on the entire surface of the substrate on which the via hole is formed at a high temperature of 400 450 ° C. to expose the first metal film by the via hole. Forming a reaction layer on the substrate, removing the titanium film formed on the sidewalls and the surface of the second interlayer insulating film, forming a titanium nitride film on the entire surface of the resultant, and forming the substrate on which the titanium nitride film is formed. Forming a tungsten film on the entire surface of the substrate. The present invention can simultaneously improve the resistance and electron transfer characteristics of the via hole by configuring the glue layer with a reaction layer and a titanium nitride film obtained by forming a Ti film at a high temperature.

Description

반도체 장치의 제조방법Manufacturing Method of Semiconductor Device

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 비아홀(Via hole)에 형성된 글루우층의 특성이 향상된 반도체 장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having improved characteristics of a glue layer formed in a via hole.

반도체 장치에 있어서 하부 금속층과 상부 금속층을 연결할 때 상기 하부 금속층과 상부 금속층 사이의 층간절연막에 형성된 비아홀을 통하여 연결한다. 그런데, 비아홀이 반도체 장치가 고집적화됨에 따라 종횡비가 크게 되어, 종래에 사용하던 알루미늄막으로는 비아홀을 효과적으로 매립할 수 없게 되었다.In the semiconductor device, the lower metal layer and the upper metal layer are connected through a via hole formed in the interlayer insulating layer between the lower metal layer and the upper metal layer. However, as the via holes become highly integrated with the semiconductor device, the aspect ratio becomes large, so that the via holes cannot be effectively filled with the aluminum film used in the prior art.

이를 해결하기 위하여 텅스텐막을 상기 비아홀에 매립하여 배선층을 형성하는 방법이 제안되었다. 그런데, 텅스텐막의 핵생성을 쉽게 하기 위하여 글루우층을 먼저 증착한다. 상기 글루우층은 초기에는 Ti막을 사용하였는데, Ti막만을 사용할 경우 텅스텐막 증착시 사용되는 WF6가스에 의하여 Ti막이 손상을 입게 된다. 따라서, 최근에는 이를 억제하기 위해 상기 Ti막 상에 배리어용 TiN막을 형성하여 Ti막 및 TiN막의 이중막으로 글루우층을 형성한다.In order to solve this problem, a method of forming a wiring layer by embedding a tungsten film in the via hole has been proposed. By the way, in order to easily nucleate a tungsten film, a glue layer is first deposited. The glue layer initially used a Ti film. When only the Ti film is used, the Ti film is damaged by the WF 6 gas used in the tungsten film deposition. Therefore, recently, in order to suppress this, a TiN film for barrier is formed on the Ti film to form a glue layer as a double film of the Ti film and the TiN film.

상기 Ti막 및 TiN막을 글루우층으로 이용할 경우, 상기 TiN막의 배리어 특성은 두께 및 텅스텐막의 단차피복성에 의존한다. 따라서, TiN을 통한 플로린(F)의 확산에 의한 Ti막의 손상을 완전히 배제하지 못한다. 이러한 경우 Ti-F 반응물이 형성되어 비아홀의 저항이 증가되고 전자이동(electromigration)에 매우 취약하게 된다.When the Ti film and the TiN film are used as the glue layer, the barrier property of the TiN film depends on the thickness and the step coverage of the tungsten film. Therefore, it is not possible to completely exclude the damage of the Ti film due to the diffusion of the florin (F) through the TiN. In this case, a Ti-F reactant is formed, which increases the resistance of the via hole and becomes very vulnerable to electromigration.

따라서, 본 발명의 기술적 과제는 상술한 문제점을 해결하여 최적의 글루우층을 갖는 반도제 장치의 제조방법을 제공하는 데 있다.Accordingly, the technical problem of the present invention is to solve the above problems and to provide a method for manufacturing a semiconductor device having an optimal glue layer.

도 1 내지 도 5는 본 발명에 의한 반도체 장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.1 to 5 are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.

상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 제1 층간절연막을 형성하는 단계와, 상기 제1 층간절연막 상에 제1 금속층을 형성하는 단계와, 상기 제1 금속층 상에 제2 층간절연막을 형성하는 단계와, 상기 제2 층간절연막을 이방성식각하여 상기 제1 금속층을 노출하는 비아홀을 형성하는 단계와, 상기 비아홀이 형성된 기판의 전면에 타이타늄막을 400 450 ℃의 고온에서 형성하여 상기 비아홀에 의하여 노출된 제1 금속막 상에 반응층을 형성하는 단계와, 상기 제2 층간절연막의 측벽 및 표면 상에 형성된 상기 타이타늄막을 제거하는 단계와, 상기 결과물 전면에 타이타늄 나이트라이드막을 형성하는 단계와, 상기 타이타늄 나이트라이드막이 형성된 기판의 전면에 텅스텐막을 형성하는 단계를 포함한다.In order to achieve the above technical problem, the present invention provides a method of forming a first interlayer insulating film on a semiconductor substrate, a first metal layer on the first interlayer insulating film, and a second interlayer on the first metal layer. Forming an insulating film, anisotropically etching the second interlayer insulating film, forming a via hole exposing the first metal layer, and forming a titanium film on the entire surface of the substrate on which the via hole is formed at a high temperature of 400 to 450 ° C. Forming a reaction layer on the exposed first metal film, removing the titanium film formed on the sidewall and the surface of the second interlayer insulating film, and forming a titanium nitride film on the entire surface of the resultant material; And forming a tungsten film on the entire surface of the substrate on which the titanium nitride film is formed.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 5는 본 발명에 의한 반도체 장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.1 to 5 are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.

도 1에서, 반도체 기판(1) 상에 제1 층간절연막(3)을 형성한다. 이어서, 상기 제1 층간절연막(3) 상에 제1 금속층(5)을 형성한 후, 상기 제1 금속층(5) 상에 제1 타이타늄 나이트라이드막(7, 이하, TiN막이라 함)을 형성한다. 계속하여, 상기 제1 TiN막(7) 상에 제2 층간절연막(9)을 형성한다.In FIG. 1, a first interlayer insulating film 3 is formed on a semiconductor substrate 1. Subsequently, after the first metal layer 5 is formed on the first interlayer insulating film 3, a first titanium nitride film 7 (hereinafter, referred to as a TiN film) is formed on the first metal layer 5. do. Subsequently, a second interlayer insulating film 9 is formed on the first TiN film 7.

도 2에서, 상기 제1 TiN막(7)과 제2 층간절연막(9)을 이방성식각하여 상기 제1 금속층(5)의 표면을 노출시키는 비아홀(10)을 형성한다.In FIG. 2, the via hole 10 exposing the surface of the first metal layer 5 is formed by anisotropically etching the first TiN film 7 and the second interlayer insulating film 9.

도 3에서, 상기 비아홀(10)이 형성된 기판(1)의 전면에 고온, 예컨대 400 450 ℃에서 타이타늄막(11, 이하, Ti막이라 함)을 형성한다. 이렇게 되면, 상기 비아홀(10)에 의하여 노출된 제1 금속막(5) 상에 반응층(13), 즉 TiAl3층을 형성한다.In FIG. 3, a titanium film 11 (hereinafter, referred to as a Ti film) is formed at a high temperature, for example, 400 450 ° C., on the entire surface of the substrate 1 on which the via holes 10 are formed. In this case, the reaction layer 13, that is, the TiAl 3 layer is formed on the first metal film 5 exposed by the via hole 10.

상기 Ti막(11)은 산소 및 폴리머에 대한 게더링 효과가 있으므로 층간절연막의 식각시 재스퍼터링에 의해 비아홀의 바닥에 잔류하는 이물질을 제거할 수 있다. 또한, 고온에서 형성된 TiAl3반응층(13)은 전류 바이패스 효과가 있으므로 전기이동에 대한 저항이 개선되는 효과를 얻을 수 있다.Since the Ti film 11 has a gathering effect on oxygen and a polymer, foreign matter remaining on the bottom of the via hole may be removed by resputtering during etching of the interlayer insulating film. In addition, since the TiAl 3 reaction layer 13 formed at a high temperature has a current bypass effect, resistance to electrophoresis may be improved.

도 4에서, 상기 제2 층간절연막(9)의 표면 및 측면에 형성된 Ti막(11)을 제거한 후, 기판의 전면에 제2 TiN막(15)을 형성한다. 결과적으로, 본 발명은 고온에서 Ti막을 형성함으로써 얻어진 반응층(13)과 제2 TiN막(15)으로 글루우층을 형성한다.In FIG. 4, after removing the Ti film 11 formed on the surface and side surfaces of the second interlayer insulating film 9, the second TiN film 15 is formed on the entire surface of the substrate. As a result, the present invention forms a glue layer with the reaction layer 13 and the second TiN film 15 obtained by forming the Ti film at a high temperature.

도 5에서, 상기 글루우층이 형성된 형성된 기판(1)의 전면에 텅스텐막(17)을 형성한다. 이렇게 되면, 상기 비아홀(10)에 보이드 없이 신뢰성 있게 매립된 텅스텐막(17)이 형성된다.In FIG. 5, a tungsten film 17 is formed on the entire surface of the substrate 1 on which the glue layer is formed. In this case, a tungsten film 17 that is reliably buried without voids is formed in the via hole 10.

상술한 바와 같이 본 발명은 글루우층을 고온에서 Ti막을 형성함으로써 얻어진 반응층과 타이타늄 나이트라이드막으로 구성함으로써 비아홀의 저항 및 전자이동 특성을 동시에 개선시킬 수 있다.As described above, the present invention can simultaneously improve the resistance and electron transfer characteristics of the via hole by configuring the glue layer with the reaction layer and the titanium nitride film obtained by forming the Ti film at a high temperature.

Claims (1)

반도체 기판 상에 제1 층간절연막을 형성하는 단계;Forming a first interlayer insulating film on the semiconductor substrate; 상기 제1 층간절연막 상에 제1 금속층을 형성하는 단계;Forming a first metal layer on the first interlayer insulating film; 상기 제1 금속층 상에 제2 층간절연막을 형성하는 단계;Forming a second interlayer insulating film on the first metal layer; 상기 제2 층간절연막을 이방성식각하여 상기 제1 금속층을 노출하는 비아홀을 형성하는 단계;Anisotropically etching the second interlayer insulating film to form a via hole exposing the first metal layer; 상기 비아홀이 형성된 기판의 전면에 타이타늄막을 400 450 ℃의 고온에서 형성하여 상기 비아홀에 의하여 노출된 제1 금속막 상에 반응층을 형성하는 단계;Forming a titanium layer on the entire surface of the substrate on which the via holes are formed at a high temperature of 400 to 450 ° C. to form a reaction layer on the first metal film exposed by the via holes; 상기 제2 층간절연막의 측벽 및 표면 상에 형성된 상기 타이타늄막을 제거하는 단계;Removing the titanium film formed on the sidewalls and the surface of the second interlayer insulating film; 상기 결과물 전면에 타이타늄 나이트라이드막을 형성하는 단계; 및Forming a titanium nitride film on the entire surface of the resultant product; And 상기 타이타늄 나이트라이드막이 형성된 기판의 전면에 텅스텐막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.And forming a tungsten film on an entire surface of the substrate on which the titanium nitride film is formed.
KR1019960059868A 1996-11-29 1996-11-29 Manufacturing Method of Semiconductor Device KR19980040644A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960059868A KR19980040644A (en) 1996-11-29 1996-11-29 Manufacturing Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960059868A KR19980040644A (en) 1996-11-29 1996-11-29 Manufacturing Method of Semiconductor Device

Publications (1)

Publication Number Publication Date
KR19980040644A true KR19980040644A (en) 1998-08-17

Family

ID=66482878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059868A KR19980040644A (en) 1996-11-29 1996-11-29 Manufacturing Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR19980040644A (en)

Similar Documents

Publication Publication Date Title
US4960732A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US5963827A (en) Method for producing via contacts in a semiconductor device
KR20010023696A (en) Borderless vias with cvd barrier layer
US20020048880A1 (en) Method of manufacturing a semiconductor device including metal contact and capacitor
JPS63205951A (en) Stable low resistance contact
US7872351B2 (en) Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same
US6492267B1 (en) Low temperature nitride used as Cu barrier layer
JP3027946B2 (en) Semiconductor device and manufacturing method thereof
KR20010048302A (en) Contact forming method for semiconductor device
JP3102555B2 (en) Method for manufacturing semiconductor device
KR19980040644A (en) Manufacturing Method of Semiconductor Device
US6787447B2 (en) Semiconductor processing methods of forming integrated circuitry
KR100307827B1 (en) Metal wiring contact formation method of semiconductor device
JP3087692B2 (en) Method for manufacturing semiconductor device
JPH065674B2 (en) Method for manufacturing semiconductor device
KR0156126B1 (en) Formation method of contact hole in semiconductor device
KR100257154B1 (en) Method of forming metal wiring in semiconductor device
KR100227622B1 (en) Method of fabricating bit line of semiconductor device
KR20100036008A (en) Method for forming metal wiring of semiconductor device
KR100197992B1 (en) Forming method for metal wiring in semiconductor device
KR100219053B1 (en) Forming method for metal film of semiconductor device
KR100558034B1 (en) Method for forming semiconductor device capable of preventing plug loss during tungsten bit line formation process
KR100353534B1 (en) Method for forming metal interconnection layer in semiconductor device
KR100187675B1 (en) Method of forming barrier metal layer in a semiconductor device
KR100695483B1 (en) Method of forming metal contact in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination