KR19980037103A - 1-홀 신호를 이용한 3상 비엘디씨 모터의 인덱스 검출 회로 - Google Patents

Abstract

이 발명은 1-홀 신호를 이용한 3상 비엘디씨 모터의 인덱스 검출 회로에 관한 것으로서, 모터를 회전시키기 위한 메인 마그네트가 배열된 비엘디씨 모터에 있어서, 모터의 인덱스 신호를 검출하기 위해 특정 극의 일부분에 한 번의 역착자 과정을 시행하여 극성의 세기가 약화된 부분이 부가된 서브 마그네트와, 상기 서브 마그네트 극성의 세기에 따른 홀 신호를 검출하기 위한 홀 센서와, 상기 홀 센서를 통해 검출된 홀 신호의 절대값을 출력하는 절대값 회로와, 상기 절대값 회로의 출력 신호가 한 주기 내에서 극대값을 갖는 지점을 검출하기 위한 극점 검출 회로와, 상기 극점 검출 회로의 출력 신호를 내부 기준 전압과 비교하기 위한 히스테리시스 비교기와, 상기 히스테리시스 비교기의 출력 신호에서 인덱스 신호 성분을 분리하기 위한 인덱스 분리 회로를 포함하여 이루어져 있으며, 특별한 소자나 기구적인 수단을 사용하지 않고 모터 회전시 생성되는 홀 신호의 피크 지점을 검출함으로써 모터의 절대적인 위치 검출을 위한 인덱스 신호를 생성할 수 있는 모터의 인덱스 검출 회로에 관한 것이다.

Description

1-홀 신호를 이용한 3상 비엘디씨 모터의 인덱스 검출 회로

이 발명은 1-홀 신호를 이용한 3상 비엘디씨 모터의 인덱스 검출 회로에 관한 것으로서, 더욱 상세히 말하자면 한 개의 홀 신호를 사용하여 소프트-스위칭을 수행하는 3상 비엘디씨 모터 구동 시스템(대한민국 특허출원번호 96-37803호로 1996년 9월 2일 기출원)에 있어서, 모터의 절대적 위치 검출을 위한 인덱스 신호를 생성하는 인덱스 검출 회로에 관한 것이다.

VCR(Video Cassette Recorder)이나 FDD(Floppy Disk Driver)와 같이 정속 운전하는 비엘디씨(BLDC; BrushLess Direct Current) 모터를 이용하여 데이터를 읽거나 쓰는 장치에 있어서, 사용자는 데이터의 읽기와 쓰기를 위해 모터의 절대적인 위치를 검출할 필요가 있다. 이와 같이 모터의 절대적인 위치를 검출하여 데이터를 읽고 쓰는 방식은 3상 비엘디씨 모터를 이용한 데이터 검출 방식에서 가장 널리 사용되는 방식으로서, 이러한 모터의 절대적인 위치는 데이터 읽기와 쓰기의 시작점을 제공해준다.

그러나, 종래의 비엘디씨 모터에 있어서 이러한 모터의 절대적인 위치 신호(이하 인덱스 신호)를 검출하기 위해서는 비교적 많은 기구적인 요소가 필요하다.

예를 들어, 도 1에 도시되어 있는 VCR에 사용되는 2상 드럼 모터(Drum Motor)의 경우를 살펴보기로 한다.

먼저, 도 1의 (a)에 도시된 바와 같이 모터의 캡 특정 부분에는 인덱스 신호를 검출하기 위한 기구적인 요철(1)이 형성되어야 한다. 또한, 도 1의 (b)에 도시된 바와 같이 모터의 순차적인 정류를 위한 2개의 홀 센서(3)에 더하여 모터 회전시 기구적인 요철(1)의 운동을 감지하여 모터가 1회전할 때 1회의 인덱스 신호를 검출하기 위한 또하나의 센서(4)가 필요하다.

이렇게 기구적인 요소들을 사용하여 모터의 인덱스 신호를 검출하게 되면 이러한 모터를 사용하는 제품의 제작비용(Cost)이 크게 상승한다는 문제점이 있다.

따라서 이 발명의 과제는, 한 개의 홀 센서를 사용하여 소프트-스위칭을 수행하는 3상 비엘디씨 모터 구동 시스템에 있어서, 모터의 인덱스 신호를 검출하기 위한 종래 기구적인 요소들을 회로적인 형태로 전환시킬 수 있는 인덱스 검출 회로를 제공하는 데에 있다.

도 1의 (a), (b)는 인덱스(Index) 신호를 검출하기 위한 종래 2상 드럼 모터의 설계예이고,

도 2는 이 발명의 실시예에 따른 서브 마그네트(Sub Magnet) 착자 상태에서 홀 센서(Hall Sensor)를 통해 검출된 홀 신호의 파형도이고,

도 3은 이 발명의 실시예에 따른 모터의 인덱스 검출 회로의 블럭도이고,

도 4는 이 발명의 실시예에 따른 절대값 회로의 상세 회로도이고,

도 5는 이 발명의 실시예에 따른 극점 검출 회로의 상세 회로도이고,

도 6은 이 발명의 실시예에 따른 모터의 인덱스 검출 회로에서 각 블럭의 출력 파형도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 기구적 요철 2 : 마그네트부 2-1 : 메인 마그네트

2-2 : 서브 마그네트 3 : 홀 센서 4 : 인덱스 신호 검출용 센서

5 : 정속 운전 제어 신호(FG 신호) 발생을 위한 PCB 패턴

10a : 역착자된 부분 20 : 절대값 회로 30 : 극점 검출 회로

40 : 히스테리시스 비교기 50 : 인덱스 분리 회로

상기의 과제를 달성하기 위한 이 발명의 구성은,

모터를 회전시키기 위한 메인 마그네트가 배열된 비엘디씨 모터에 있어서,

모터의 인덱스 신호를 검출하기 위해 특정 극의 일부분에 한 번의 역착자 과정을 시행하여 극성의 세기가 약화된 부분이 부가된 서브 마그네트와;

상기 서브 마그네트 극성의 세기에 따른 홀 신호를 검출하기 위한 홀 센서와;

상기 홀 센서를 통해 검출된 홀 신호의 절대값을 출력하는 절대값 회로와;

상기 절대값 회로의 출력 신호가 한 주기 내에서 극대값을 갖는 지점을 검출하기 위한 극점 검출 회로와;

상기 극점 검출 회로의 출력 신호를 내부 기준 전압과 비교하기 위한 히스테리시스 비교기와;

상기 히스테리시스 비교기의 출력 신호에서 인덱스 신호 성분을 분리하기 위한 인덱스 분리 회로를 포함하여 이루어져 있다.

상기 구성에 있어서, 서브 마그네트의 특정 부분에 한 번의 부가적인 역착자(반대의 극성을 착자함)를 시행하였기 때문에, 홀 센서는 이 특정 부분에 해당하는 위치에서 굴곡을 갖는 사인 함수 형태의 홀 신호를 출력하게 된다.

이렇게 생성된 홀 신호에서, 굴곡이 형성되어 있는 반주기 동안 홀 신호의 피크가 되는 지점을 검출하면 반주기 동안 두 개의 클럭이 발생된다. 이 때 발생된 두 개의 클럭 중 하나는 모터를 정류시키기 위한 클럭으로 사용되고, 다른 하나는 인덱스 신호로 사용된다.

이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.

도 2는 이 발명의 실시예에 따른 서브 마그네트 착자 상태에서 홀 센서를 통해 검출된 홀 신호의 파형도이고, 도 3은 이 발명의 실시예에 따른 모터의 인덱스 검출 회로의 블럭도이고, 도 4는 이 발명의 실시예에 따른 절대값 회로의 상세 회로도이고, 도 5는 이 발명의 실시예에 따른 극점 검출 회로의 상세 회로도이다.

도 2 및 도 3에 도시되어 있듯이, 모터를 회전시키기 위한 메인 마그네트(2-1)가 배열된 비엘디씨 모터에 있어서,

모터의 인덱스 신호를 검출하기 위한 서브 마그네트(2-2)에는 특정 극의 일부분에 한 번의 역착자 과정을 시행하여 극성의 세기가 약화된 부분(10a)이 부가되어 있다. 홀 센서는 상기 서브 마그네트(2-2)의 극성에 따른 홀 신호를 검출하는데, 서브 마그네트(2-2)에서 역착자된 부분(10a)으로 인해 특정 부분에 굴곡을 지닌 사인 함수 형태의 홀 신호(Hall)를 출력하게 된다.

다음에, 절대값 회로(20)는 상기 홀 센서를 통해 검출된 홀 신호(Hall)의 절대값(Vabs)을 출력하는데, 이 때 입력되는 홀 신호(Hall)는 홀 바이어스(Hall Bias) 전압을 기준으로 180˚의 위상차를 갖는 양의 홀 신호(Hall+)와 음의 홀 신호(Hall-)를 의미한다.

극점 검출 회로(30)는, 상기 절대값 회로(20)의 출력 신호(Vabs)가 한 주기 내에서 극대값을 갖는 지점을 검출하여 이 지점에서 로우 레벨의 전압(Vx)을 출력한다.

히스테리시스 비교기(40)는, 상기 극점 검출 회로(30)의 출력 신호(Vx)를 내부 기준 전압과 비교하므로 일련의 회로 동작에 의해 발생될 수 있는 노이즈 등에 의한 오동작을 방지하고 성형된 파형의 신호(Vh)를 출력하며, 마지막으로 인덱스 분리 회로(50)는 상기 히스테리시스 비교기(40)의 출력 신호(Vh)에서 인덱스 신호 성분만을 분리하여 최종적인 인덱스 신호(Vindex)를 출력한다.

도 4에 도시되어 있듯이, 상기 절대값 회로(20)는,

상기 양의 홀 신호(Hall+)와 음의 홀 신호(Hall-)를 각각 비반전(+) 입력으로 받으며, 반전(-) 단자가 서로 연결되어 있는 증폭기(21, 22)와;

상기 증폭기(21, 22)의 각 출력 단자와 각 반전(-) 입력 단자 사이에 각각 애노드와 캐소드가 연결되어 있는 다이오드(D1, D2)로 이루어져 있다.

도 5에 도시되어 있듯이, 상기 극점 검출 회로(30)는,

상기 절대값 회로(20)의 출력 신호(Vabs)를 반전(-) 입력으로 받고, 특정 레벨의 기준 전압(Vref)을 비반전(+) 입력으로 받는 비교기(31)와;

상기 절대값 회로(20)의 출력 신호(Vabs)를 비반전(+) 입력으로 받는 증폭기(32)와;

상기 증폭기(32)의 출력 단자와 반전(-) 입력 단자 사이에 애노드와 캐소드가 연결되어 있는 다이오드(D3)와;

두 바이폴라 트랜지스터(Q1, Q2)가 공통 베이스, 공통 에미터의 미러 형태로 연결되고, 상기 비교기(31)의 출력 신호를 입력받아 상기 증폭기(32)의 반전(-) 입력 단자로 생성된 신호를 출력하는 미러 회로(33)와;

상기 증폭기(32)의 반전(-) 입력 단자와 접지 단자 사이에 저항(R1)과 커패시터(C1)가 직렬로 연결되는 저항-커패시터 회로(34)로 이루어져 있다.

상기와 같이 구성되어 있는 이 발명의 실시예에 따른 모터의 인덱스 검출 회로의 동작은 다음과 같다.

이 발명은 1개의 홀 센서를 이용하여 소프트-스위칭을 수행하는 3상 비엘디씨 모터 구동 시스템에 있어서, 모터의 절대적인 위치를 제공하는 인덱스 신호를 발생시키기 위해 사용되는 착자(모터에 있는 영구 자석의 자화) 형태와 이 착자 형태를 이용하여 인덱스 신호를 검출하는 회로에 관한 것이다. 이를 위해서 이 발명에서는 모터를 회전시키기 위한 메인 마그네트 외에 부가적으로 모터의 인덱스 신호를 검출하기 위한 서브 마그네트를 필요로 한다.

이 발명의 실시예에 따른 1-홀 신호를 이용한 3상 비엘디씨 모터의 인덱스 검출 회로에서, 홀 신호는 서브 마그네트의 극성의 세기에 따른 출력되는 신호로서, 홀 바이어스를 기준으로 홀 바이어스 이상과 이하의 값을 갖는다. 이러한 홀 신호는 모터를 소프트-스위칭하는데 사용되는 동시에 인덱스 신호의 발생을 가능하게 한다.

그러면, 이 발명의 실시예에 따른 모터의 인덱스 신호를 검출하는 과정에 대해 설명하기로 한다.

먼저, 이 발명의 실시예에 따라 서브 마그네트(2-2)의 특정 부분에는 한 번의 부가적인 역착자 과정이 시행되어 극성의 세기가 약화된 부분(10a)이 부가되었기 때문에, 도 6에 도시되어 있는 홀 신호(Hall)는 역착자된 부분에 해당하는 위치에 굴곡을 지닌 사인 함수 형태의 신호가 된다.

이와 같은 형태의 홀 신호를 입력받는 절대값 회로(20)를 포함하여 극점 검출 회로(30)와 히스테리시스 비교기(40)는, 입력되는 홀 신호의 피크가 되는 지점을 검출하여 펄스 형태로 출력하는 기능을 수행한다. 이러한 과정을 통해 입력되는 홀 신호의 반주기 동안에 한 개의 클럭이 발생되고, 상기 서브 마그네트(2-2)에서 이중으로 착자된 부분(10a)에서는 반주기 동안 두 개의 클럭이 발생된다. 이것은 이중으로 착자된 부분(10a)에서는 홀 신호의 반주기 동안 피크가 되는 지점이 두 번 검출되기 때문이다.

이렇게 발생된 클럭 신호(Vh)는 모터의 정류(Commutation)를 위한 신호와 모터의 인덱스 신호를 만드는데 사용된다. 도 6에 도시된 클럭 신호(Vh)에서 ①은 모터를 정류하기 위한 클럭으로 사용되고, ②는 인덱스 신호를 만드는데 사용될 수 있다.

다음에, 인덱스 분리 회로(50)를 통하여 상기 클럭 신호(Vh) 가운데 인덱스 신호로 사용될 신호(②)만을 분리하게 되는데, 분리된 이 신호(②)가 도 6에 도시된 최종적인 인덱스 신호(Vindex)가 되며 이 인덱스 신호(Vindex)는 모터 1회전당 1회 발생된다.

그러면, 상기 홀 신호(Hall)의 피크가 되는 지점을 검출하여 펄스 형태로 출력하기 위한 각 회로들의 동작에 대해 좀 더 상세히 설명하기로 한다.

먼저 절대값 회로(20)에서, 양의 홀 신호(Hall+)와 음의 홀 신호(Hall-)를 각각 비반전(+) 입력으로 받는 증폭기(21, 22)는 버퍼(Buffer)로서의 기능을 수행하며, 다이오드(D1, D2)는 정류(Rectifying)용 스위치로서 작동된다. 상기 증폭기(21, 22)가 버퍼로서 동작하기 때문에, 상기 다이오드(D1, D2)가 온(ON) 되는 동안에는 상기 홀 신호와 동일한 형태의 파형을 출력한다.

그러나, 상기 다이오드(D1)가 온(ON) 되는 구간에서 다이오드(D2)는 오프(OFF) 되고 상기 다이오드(D2)가 온(ON) 되는 구간에서 다이오드(D1)는 오프(OFF) 되므로, 이러한 일련의 반복적인 동작에 의해 상기 증폭기(21, 22)를 통해 출력되는 신호는 입력된 두 홀 신호(Hall+, Hall-)의 절대값이 된다. 그리고 출력되는 절대값은 언제나 홀 바이어스(Hall Bias) 이상의 값을 유지한다. 도 4는 이 발명의 실시예에 따른 절대값 회로(20)의 상세 회로도를 보여주며, 출력되는 절대값 신호(Vabs)의 파형은 도 6에 도시되어 있다.

다음에, 상기 절대값 회로(20)의 출력 신호(Vabs)는 극점 검출 회로(30)로 입력된다. 상기 극점 검출 회로(30)는 입력된 신호(Vabs)의 한주기 내에서 극대값을 갖는 지점에서 로우 레벨의 전압을 출력하며, 이 신호(Vx)의 파형이 도 6에 도시되어 있다.

그러면, 도 5를 참조로 하여 상기 극점 검출 회로(30)의 동작 과정에 대해 좀 더 상세히 설명하기로 한다.

먼저, 입력 전압으로서 상기 절대값 신호(Vabs)가 도 5에 도시된 비교기(31)의 기준 전압(Vref)보다 큰 경우를 생각해보기로 한다.

이와 같은 경우(VabsVref), 상기 비교기(31)의 출력 전압은 '로우'가 되며 미러 회로(33)의 트랜지스터(Q1, Q2)는 오프 상태가 된다. 이 시간 동안 저항-커패시터 회로(34)의 커패시터(C1)는 충전 동작을 수행하며, 이 커패시터(C1)의 충전은 상기 트랜지스터(Q1, Q2)가 온 되기 전까지 계속된다.

이 때 상기 절대값 신호(Vabs)를 입력받는 증폭기(32)가 버퍼의 기능을 수행하기 때문에, 이 시간 동안 상기 커패시터(C1)는 상기 절대값 신호(Vabs)를 그대로 충전하게 되며, 절대값 신호(Vabs)가 극점을 지나 감소하더라도 상기 트랜지스터(Q1, Q2)에 의한 방전이 없는 한 커패시터(C1)에 충전되는 전압(Vcap)은 일정한 값을 유지하게 된다.

상기 커패시터 전압(Vcap)의 방전은 상기 절대값 신호(Vabs)가 극점으로부터 감소하기 시작하여 상기 기준 전압(Vref)과 같아지는 시점에서 시작되며, 방전이 완료된 후 상기 커패시터 전압(Vcap)은 다시 증폭기(32)의 버퍼 동작에 의해 절대값 신호(Vabs)와 같아지게 된다. 이와 같은 커패시터 전압(Vcap)의 파형이 도 6에 도시되어 있다.

이러한 과정 속에서 상기 증폭기(32)는 절대값 신호(Vabs)와 커패시터 전압(Vcap)을 비교, 증폭하여 신호(Vx)를 출력한다.

결국, 상기 증폭기(32)는 커패시터 전압(Vcap)이 입력되는 절대값 신호(Vabs) 보다 큰 경우 낮은 전압을 출력하며, 상기 커패시터 전압(Vcap)이 낮은 전압 상태에서 절대값 신호(Vabs)를 따라가는 경우 높은 전압을 출력한다.

다음에, 앞에서 언급한 바와 같이 상기 절대값 신호(Vabs)가 기준 전압(Vref)보다 작은 경우를 생각해보기로 한다.

이와 같은 경우(VabsVref), 미러 회로(33)의 트랜지스터(Q1, Q2)는 온 되며, 이 시간 동안 상기 커패시터(C1)는 상기 트랜지스터(Q1, Q2)가 오프 되기 전까지 방전한다. 이 방전 시간(Tdischarge)은 상기 트랜지스터(Q1)의 컬렉터 전류(Ic1)에 의해 결정되는데, 이를 수식으로 표현하면 다음 수학식 1과 같다. 여기서, C는 상기 커패시터(C1)의 커패시턴스(Capacitance)이다.

[수학식 1]

Tdischarge =

상기 극점 검출 회로(30)의 출력 신호(Vx)를 입력받는 히스테리시스 비교기(40)는 일련의 회로 동작에 있어서 발생될 수 있는 노이즈 등에 의한 오동작을 방지하기 위한 회로이며, 처음에 입력된 홀 신호의 극점에서 포지티브 에지 트리거(Positive Edge Trigger)를 위한 클럭(Vh)을 최종적으로 출력한다.

이렇게 발생된 클럭 신호(Vh)는 모터 운전을 위한 정류 신호와 모터의 절대적 위치를 검출하기 위한 인덱스 신호(Vindex)를 만드는데 사용된다.

따라서 이 발명의 실시예에 따른 모터의 인덱스 검출 회로의 효과는, 1개의 홀 신호를 사용하여 소프트-스위칭을 수행하는 모터 구동 시스템에 있어서, 특별한 소자나 기구적인 수단을 사용하지 않고 모터 회전시 생성되는 홀 신호의 피크 지점을 검출함으로써 모터의 인덱스 신호를 생성할 수 있다는 것이다.

Claims (4)

1. 모터를 회전시키기 위한 메인 마그네트가 배열된 비엘디씨 모터에 있어서,

   모터의 인덱스 신호를 검출하기 위해 특정 극의 일부분에 한 번의 역착자 과정을 시행하여 극성의 세기가 약화된 부분이 부가된 서브 마그네트와;

   상기 서브 마그네트 극성의 세기에 따른 홀 신호를 검출하기 위한 홀 센서와;

   상기 홀 센서를 통해 검출된 홀 신호의 절대값을 출력하는 절대값 회로와;

   상기 절대값 회로의 출력 신호가 한 주기 내에서 극대값을 갖는 지점을 검출하기 위한 극점 검출 회로와;

   상기 극점 검출 회로의 출력 신호를 내부 기준 전압과 비교하기 위한 히스테리시스 비교기와;

   상기 히스테리시스 비교기의 출력 신호에서 인덱스 신호 성분을 분리하기 위한 인덱스 분리 회로를 포함하여 이루어져 있는 모터의 인덱스 검출 회로.
2. 청구항 1에 있어서, 상기 홀 센서는, 홀 바이어스 전압을 기준으로 180˚의 위상차를 갖는 양의 홀 신호와 음의 홀 신호를 검출하는 모터의 인덱스 검출 회로.
3. 청구항 1에 있어서, 상기 절대값 회로는,

   양의 홀 신호와 음의 홀 신호를 각각 비반전 입력으로 받으며, 반전 단자가 서로 연결되어 있는 제1, 제2 증폭기와;

   상기 제1, 제2 증폭기의 각 출력 단자와 각 반전 입력 단자 사이에 각각 연결되어 있는 제1, 제2 다이오드로 이루어져 있는 모터의 인덱스 검출 회로.
4. 청구항 1에 있어서, 상기 극점 검출 회로는,

   상기 절대값 회로의 출력 신호를 반전 입력으로 받고, 특정 레벨의 기준 전압을 비반전 입력으로 받는 비교기와;

   상기 절대값 회로의 출력 신호를 비반전 입력으로 받는 증폭기와;

   상기 증폭기의 출력 단자와 반전 입력 단자 사이에 연결되어 있는 다이오드와;

   두 개의 트랜지스터가 공통 베이스, 공통 에미터의 미러 형태로 연결되고, 상기 비교기의 출력 신호를 입력받아 상기 증폭기의 반전 입력 단자로 생성된 신호를 출력하는 미러 회로와;

   상기 증폭기의 반전 입력 단자와 접지 단자 사이에 저항과 커패시터가 직렬로 연결되는 저항-커패시터 회로로 이루어져 있는 모터의 인덱스 검출 회로.